JP2009042338A - 画素数変換方法、画素数変換装置及び画素数変換プログラム - Google Patents

Abstract

【課題】ラインメモリを用いて垂直画素数変換を行う画素数変換装置では、１ライン分のラインメモリが保存できる水平画素数を超える水平画素数の画像信号に対しては、垂直画素数変換処理を正しく行う事ができない。
【解決手段】画素数変換対象の画像データの水平画素数Ｈ１がラインメモリの画素サイズＨＬよりも大であるときは、その画素数変換対象の画像データを、水平方向の画素数がラインメモリの画素サイズＨＬ以下の画素数ＨＳとした第１の画像データと、画素数（Ｈ１−ＨＳ）とした第２の画像データとに分割し、それら分割画像データのそれぞれに対して、複数のラインメモリを用いて垂直画素数変換を別々に行う（Ｓ２〜Ｓ５）。これにより、ラインメモリの画素サイズに依存せず、画像データに対して目的の垂直画素数Ｖ２への画素数変換を行うことができる。
【選択図】図２

Description

本発明は画素数変換方法、画素数変換装置及び画素数変換プログラムに係り、特に画像サイズの水平及び垂直方向の拡大又は縮小を行うために、画像信号の水平及び垂直方向における画素数の変換を行う画素数変換方法、画素数変換装置及び画素数変換プログラムに関する。

記録再生装置において、ハイビジョン信号などの高解像度の画像信号を標準解像度の画像信号に変換して記録する記録時や、記録した画像の解像度を変換して別の解像度の画像信号として出力する再生時に、画素数変換処理（スケーリング処理）が行われる。この画素数変換処理は、ラインメモリを必要とした画素数変換回路（スケーリング回路）を用いて行うのが一般的とされている（例えば、特許文献１参照）。

この特許文献１に記載の画素数変換回路では、水平方向の画素数変換処理を行う水平画素数変換部と垂直方向の画素数（ライン数）を変換する垂直画素数変換部とを持つことで様々な変換率に対応した画素数変換を実現している。また、特許文献１に記載の画素数変換回路の水平画素数変換部は、画素を記録するためのフリップフロップを複数持ち、記録した複数画素に対して補間処理を行うことで水平画素数を変換している。さらに特許文献１に記載の画素数変換回路の垂直画素数変換部は、１ライン分の画素データ（ラインデータ）を記録するためのラインメモリを複数持ち、記録した変換前画像の複数のラインデータに対して補間処理を行うことで垂直画素数を変換している。

特開２００７−５７６３１号公報

近年、ハイビジョン信号（水平画素数１９２０、垂直画素数１０８０）や静止画の５メガサイズ（水平画素数２５９２、垂直画素数１９４４）等、画素サイズの大きな画像の画素数変換を行う必要性が増してきている。しかし、ラインメモリを持つ特許文献１記載の従来の画素数変換回路の場合、変換前の画像の１ライン分の水平画素数がラインメモリが保存できる水平画素数を超えた場合、ラインメモリにその変換前の画像の水平画素数分の画素データを記録することができず、画素数変換処理を正しく行う事ができない等の課題がある。

また、ラインメモリの画素サイズを越える大きな画素サイズの画像の画素数変換に対応するためには、画素数変換回路内部のラインメモリの画素サイズを増やす必要があり、新規回路設計の必要性や回路規模が大きくなるという課題もある。

本発明は上記の点に鑑みなされたもので、画素数変換回路が持つラインメモリの画素サイズを越える画素サイズを有する画像に対しても画素数変換を行うことが可能な画素数変換方法、画素数変換装置及び画素数変換プログラムを提供することを目的とする。

また、本発明の他の目的は、回路規模を縮小することができる画素数変換方法、画素数変換装置及び画素数変換プログラムを提供することにある。

上記の目的を達成するため、第１の発明は、画素数変換対象の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第１のステップと、第１のステップにより第１の水平画素数が第２の水平画素数よりも大である比較結果が得られたときは、画素数変換対象の画像信号を、それぞれ水平方向の画素数が第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、複数のラインメモリを用いて垂直画素数変換を行う第２のステップと、第２のステップで垂直画素数変換された複数の分割画像信号を合成すると共に、その合成した画像信号に対して、水平画素数変換を行う第３のステップと、を含むことを特徴とする。

また、上記の目的を達成するため、第２の発明は、画素数変換対象の画像信号に対して水平画素数変換を行う第１のステップと、水平画素数変換後の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第２のステップと、第２のステップにより第１の水平画素数が第２の水平画素数よりも大である比較結果が得られたときは、水平画素数変換後の画像信号を、それぞれ水平方向の画素数が第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、複数のラインメモリを用いて垂直画素数変換を行うと共に、垂直画素数変換された複数の分割画像信号を合成する第３のステップと、を含むことを特徴とする。

また、上記の目的を達成するため、第３の発明は、画素数変換対象の画像信号を、水平画素数変換する水平画素数変換手段と、画素数変換対象の画像信号を、複数のラインメモリを用いて垂直画素数変換する垂直画素数変換手段と、垂直画素数変換前の画素数変換対象の画像信号の第１の水平画素数と、ラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する比較手段と、比較手段により第１の水平画素数が第２の水平画素数よりも大である比較結果が得られたときは、垂直画素数変換前の画素数変換対象の画像信号を、それぞれ水平方向の画素数が第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、垂直画素数変換手段を用いて垂直画素数変換を行わせる第１の制御手段と、第１の制御手段により垂直画素数変換された複数の分割画像信号を合成すると共に、その合成した画像信号に対して、水平画素数変換手段を用いて水平画素数変換を行わせる第２の制御手段とを有することを特徴とする。

また、上記の目的を達成するため、第４の発明は、画素数変換対象の画像信号を、複数のラインメモリを用いて垂直画素数変換する垂直画素数変換手段と、画素数変換対象の画像信号を、水平画素数変換する水平画素数変換手段と、水平画素数変換後の画素数変換対象の画像信号の第１の水平画素数と、ラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する比較手段と、水平画素数変換手段を用いて水平画素数変換を行わせる第１の制御手段と、比較手段により第１の水平画素数が第２の水平画素数よりも大である比較結果が得られたときは、水平画素数変換後の画素数変換対象の画像信号を、それぞれ水平方向の画素数が第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、垂直画素数変換手段を用いて垂直画素数変換を行わせると共に、垂直画素数変換された複数の分割画像信号を合成する第２の制御手段とを有することを特徴とする。

また、上記の目的を達成するため、第５の発明は画素数変換対象の画像信号に対して、コンピュータにより水平画素数変換と垂直画素数変換を行わせる画素数変換プログラムであって、第１の発明の各ステップをコンピュータに実行させることを特徴とする。

更に、上記の目的を達成するため、第６の発明は画素数変換対象の画像信号に対して、コンピュータにより水平画素数変換と垂直画素数変換を行わせる画素数変換プログラムであって、第２の発明の各ステップをコンピュータに実行させることを特徴とする。

第１乃至第６の発明では、垂直画素数変換部が備えるラインメモリの１ラインあたりの画素サイズよりも水平画素数が大きな画素数変換処理対象の画像信号に対しては、画素数変換対象の画像信号を、それぞれ水平方向の画素数がラインメモリの画素サイズ以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、垂直方向の画素数を別々に目的の垂直画素数にするように垂直画素数変換を行うようにしたため、ラインメモリの画素サイズに依存せず、目的の垂直画素数への画素数変換を行うことができる。

本発明によれば、画素数変換回路が持つラインメモリの画素サイズを越える画素サイズを有する画像に対しても画素数変換を行うことができる。

また、本発明によれば、垂直画素数変換部のラインメモリの画素サイズを小さくすることが可能になるため、従来に比し回路規模を縮小することができる。

次に、本発明の実施の形態について図面と共に説明する。

図１は、本発明の画素数変換装置の一実施の形態を示す構成図、図２は、本発明の実施例１のフローチャート、図３は、本実施の形態におけるＭ×Ｎサイズ画像の配置例を示す図、図４は、本実施の形態における垂直画素数変換前の画像に対するメモリの使用状況を示す図、図５は、本実施の形態における垂直画素数変換後の画像に対するメモリの使用状況を示す図、図６は、本発明の実施例２のフローチャート、図７は、本実施の形態における垂直画素数変換前の画像に対するメモリの使用状況を示す図、図８は、本実施の形態における垂直画素数変換後の画像に対するメモリの使用状況を示す図である。

図１において、メモリ１は画像データの記録再生に使用される。垂直画素数変換部３と水平画素数変換部４は信号選択部２を介して、メモリ１に対して画像データの読み書きを行う。

垂直画素数変換部３は、内部にそれぞれ１０２４画素の４つのラインメモリ３１、３２、３３、３４を有し、ラインメモリ３１〜３４にそれぞれ保存した垂直方向に連続する４ライン分の画像データに対して補間処理を行い、１ライン分の画像データを生成することで垂直方向の画素数変換を行う。

水平画素数変換部４は、内部に水平方向に連続する５画素分の画素データを保存できる画素メモリを備え、その画素メモリに保存した画素データに対して補間処理を行い、水平方向の画素数変換を行う。この水平方向の画素数変換により、水平方向の画像サイズが変換される。

記憶装置７は、画素数変換前後の画像画素数等の画素数変換情報及び画素数変換命令等を含み、ＣＰＵ６に本装置の動作を行わせるための画素数変換プログラム７１を記憶している。

ＣＰＵ６は、記憶装置６から読み出した画素数変換プログラム７１を実行し、このプログラム内の画素数変換情報及び画素数変換命令を、画素数変換装置制御部５へ送る。

制御部５は、ＣＰＵ６から送られた画素数変換情報及び画素数変換命令に基づいて、垂直画素数変換部３と水平画素数変換部４の制御を行い、それぞれ垂直画素数と水平画素数の変換を行わせる。

次に、図１〜図５と共に本発明の実施例１の動作について説明する。

実施例１は、画像を拡大する例である。以降の説明は、水平方向１９２０画素（＝Ｈ１）、垂直方向１０８０画素（＝Ｖ１）の画像データ（すなわち、１９２０×１０８０の画像データ）を、水平方向２５９２画素（＝Ｈ２）、垂直方向１９４４画素（＝Ｖ２）の画像データ（すなわち、２５９２×１９４４の画像データ）に拡大する例である。図３は、この場合の変換前後の画像における画素配置を示す図である。水平方向Ｍ画素、垂直方向ＮラインのＭ×Ｎサイズで配置されることを示す。

次に、実施例１の動作手順を図２のフローチャートに基づいて説明する。

まず、制御部５の制御により垂直画素数変換部３が信号選択部２を介してメモリ１から変換前画像データの水平方向の１９２０画素（＝Ｈ１）の画素データを取得し、この水平画素数Ｈ１を、垂直画素数変換を行っていない画像の水平画素数ａとする（ステップＳ１）。

次に、垂直画素数変換部３は、内蔵のラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数１０２４（これをＨＬとする）と、上記の水平画素数ａとを比較する（ステップＳ２）。この時点では、上記の水平画素数ａは、垂直画素数変換前の画像データの水平画素数Ｈ１（＝１９２０）と等しい。従って、この水平画素数ａは、垂直画素数変換部３が持つラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数ＨＬ（＝１０２４）より大きい。

そこで、垂直画素数変換部３は、図４に示すとおり１回目の垂直画素数変換前の画像１１をＨＬ以下の任意の水平画素数ＨＳ（ここでは１０２４）、垂直画素数Ｖ１（＝１０８０）として、その画像１１の垂直画素数Ｖ１（＝１０８０）を目的の垂直画素数Ｖ２（＝１９４４）へ拡大する垂直画素数変換を行う。垂直画素数変換部３は、その垂直画素数変換後の画像をメモリ１へ一時的に保存する（ステップＳ３）。これにより、メモリ１には、この１回目の垂直画素数変換後の画像が図５に１３で示すように、水平方向の画素数ＨＳ（＝１０２４）、垂直方向の画素数Ｖ２（＝１９４４）として保存される。

続いて、垂直画素数変換部３は、画素数変換対象の画像の未だ垂直画素数変換を行っていない画像の水平画素数（ａ）をａ＝ａ−ＨＳにより演算する（ステップＳ４）。この時点では未だ垂直画素数変換を行っていない画像の水平画素数ａは、８９６画素（＝ａーＨＳ＝１９２０−１０２４）である。

次に、再び垂直画素数変換部３は、内蔵のラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数ＨＬ（＝１０２４）と、上記の水平画素数ａとを比較する（図２のステップＳ２）。この時点では、上記の水平画素数ａは８９６画素であるから、上記画素数ＨＬ（＝１０２４）より小さい。

そこで、垂直画素数変換部３は、図４に示すとおり２回目の垂直画素数変換前の画像１２を水平画素数ａ（＝Ｈ１−ＨＳ＝８９６）、垂直画素数Ｖ１（＝１０８０）として、その画像１２の垂直画素数Ｖ１（＝１０８０）を目的の垂直画素数Ｖ２（＝１９４４）へ拡大する垂直画素数変換を行い、その垂直画素数変換後の画像をメモリ１へ一時的に保存する（ステップＳ５）。これにより、メモリ１には、この２回目の垂直画素数変換後の画像が図５に１４で示すように、水平方向の画素数ａ（＝Ｈ１−ＨＳ＝８９６）、垂直方向の画素数Ｖ２（＝１９４４）として保存される。

続いて、水平画素数変換部４は、信号選択部２を介して、メモリ１から以上のステップ（Ｓ１〜Ｓ５）で垂直画素数変換が行われた図５に示す垂直画素数変換後の画像１３及び１４からなる１９２０×１９４４（＝Ｈ１×Ｖ２）の画像を読み出し、その画像に対してＨ１をＨ２（＝２５９２画素）とする水平画素数変換を行い、その水平画素数変換後の画像を最終的な変換画像としてメモリ１へ保存する（ステップＳ６）。これにより、メモリ１には、水平画素数１９２０（＝Ｈ１）が目的の水平画素数２５９２（＝Ｈ２）へ拡大された、水平画素数２５９２（＝Ｈ２）、垂直画素数１９４４（＝Ｖ２）の目的の画像サイズの画像が保存される。以上で、画素数変換処理を終了する。

このように本実施例では、画像サイズの拡大を行う画素数変換において、水平画素数Ｈ１（＝１９２０画素）がラインメモリの画素サイズＨＬ（＝１０２４画素）よりも大である画素数変換対象の画像データに対しては、垂直画素数変換前の画素数変換対象の画像データを、それぞれ水平方向の画素数がラインメモリの画素サイズＨＬ以下の画素数である画像データ１１及び１２に分割し、その分割画像データ１１及び１２のそれぞれに対して、垂直方向の画素数Ｖ１を別々に目的の垂直画素数Ｖ２（＝１９４４画素）にするように垂直画素数変換部３により垂直画素数変換を行う。これにより、水平画素数Ｈ１がラインメモリの画素サイズＨＬよりも大きな画素数変換処理対象の画像データに対しても、ラインメモリ３１〜３４の画素サイズに依存せず、目的の垂直画素数Ｖ２への画素数変換を行うことができる。

また、本実施例によれば、垂直画素数変換部３のラインメモリ３１〜３４の画素サイズＨＬ（＝１０２４画素）を、画素数変換処理対象の画像の垂直画素数Ｖ１（＝１０８０画素）よりも小さくすることが可能になるため、回路規模を縮小することができる効果も持つ。

次に、図１、図６〜図８と共に本発明の実施例２の動作について説明する。

実施例２は画像を縮小する例である。以降の説明は、水平方向１９２０画素（＝Ｈ３）、垂直方向１０８０画素（＝Ｖ３）の画像データ（すなわち、１９２０×１０８０の画像データ）を、水平方向６４０画素（＝Ｈ４）、垂直方向４８０画素（＝Ｖ４）の画像データ（すなわち、６４０×４８０の画像データ）に縮小する例である。

次に、実施例２の動作手順を図６のフローチャートに基づいて説明する。

まず、制御部５からの制御により垂直画素数変換部３が信号選択部２を介してメモリ１から変換前画像データの水平方向の１９２０画素（＝Ｈ３）を取得し、この水平画素数Ｈ３を、垂直画素数変換を行っていない画像の水平画素数ｂとする（ステップＳ１１）。

次に、垂直画素数変換部３は、内蔵のラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数１０２４（これをＨＬとする）と、上記の水平画素数ｂとを比較する（ステップＳ１２）。この時点では、上記の水平画素数ｂは垂直画素数変換前の画像データの水平画素数Ｈ３（＝１９２０）と等しい。従って、水平画素数ｂは垂直画素数変換部３が持つラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数ＨＬ（＝１０２４）より大きい。

そこで、垂直画素数変換部３は、図７に示すとおり１回目の垂直画素数変換前の画像２１をＨＬ以下の任意の水平画素数ＨＳ（ここでは１０２４）、垂直画素数Ｖ３（＝１０８０）として、その画像２１の垂直画素数Ｖ３（＝１０８０）を目的の垂直画素数Ｖ４（＝４８０）へ縮小する垂直画素数変換を行う。垂直画素数変換部３は、その垂直画素数変換後の画像をメモリ１へ一時的に保存する（ステップＳ１３）。これにより、メモリ１には、この１回目の垂直画素数変換後の画像が図８に２３で示すように、水平方向の画素数ＨＳ（＝１０２４）、垂直方向の画素数Ｖ４（＝４８０）として保存される。

続いて、垂直画素数変換部３は、画素数変換対象の画像の未だ垂直画素数変換を行っていない画像の水平画素数（ｂ）をｂ＝ｂ−ＨＳにより演算する（ステップＳ１４）。この時点では未だ垂直画素数変換を行っていない画像の水平画素数ｂは、８９６（＝ｂーＨＳ＝１９２０−１０２４）である。

次に、再び垂直画素数変換部３は、内蔵のラインメモリ３１〜３４の１ラインあたりの画素サイズである画素数ＨＬ（＝１０２４）と、上記の水平画素数ｂとを比較する（ステップＳ１２）。この時点では、上記の水平画素数ｂは８９６画素であるから、上記画素数ＨＬ（＝１０２４）より小さい。

そこで、垂直画素数変換部３は、図７に示すとおり２回目の垂直画素数変換前の画像２２を水平画素数ｂ（＝Ｈ３−ＨＳ＝８９６）、垂直画素数Ｖ３（＝１０８０）として、その画像２２の垂直画素数Ｖ３（＝１０８０）を目的の垂直画素数Ｖ４（＝４８０）へ縮小する垂直画素数変換を行い、その垂直画素数変換後の画像をメモリ１へ一時的に保存する（ステップＳ１５）。これにより、メモリ１には、この２回目の垂直画素数変換後の画像が図８に２４で示すように、水平方向の画素数ｂ（＝Ｈ３−ＨＳ＝８９６）、垂直方向の画素数Ｖ４（＝４８０）として保存される。

続いて、水平画素数変換部４は信号選択部２を介して、メモリ１から以上のステップで垂直画素数変換が行われた図８に示す垂直画素数変換後の画像２３及び２４からなる１９２０×４８０（＝Ｈ３×Ｖ４）の画像を読み出し、その画像に対してＨ３をＨ４（＝６４０画素）とする水平画素数変換を行い、その水平画素数変換後の画像を最終的な変換画像としてメモリ１へ保存する（ステップＳ１６）。これにより、メモリ１には、水平画素数１９２０（＝Ｈ３）が目的の水平画素数６４０（＝Ｈ４）へ縮小された、水平画素数６４０（＝Ｈ４）、垂直画素数４８０（＝Ｖ４）の目的の画像サイズの画像が保存される。以上で、画素数変換処理を終了する。

このように本実施例では、画像サイズの縮小を行う画素数変換において、水平画素数Ｈ１（＝１９２０画素）がラインメモリの画素サイズＨＬ（＝１０２４画素）よりも大である画素数変換対象の画像データに対しては、垂直画素数変換前の画素数変換対象の画像データを、それぞれ水平方向の画素数がラインメモリの画素サイズＨＬ以下の画素数である画像データ２１及び２２に分割し、その分割画像データ２１及び２２のそれぞれに対して、垂直方向の画素数Ｖ３を別々に目的の垂直画素数Ｖ４（＝４８０画素）にするように垂直画素数変換部３により垂直画素数変換を行う。これにより、水平画素数Ｈ３がラインメモリの画素サイズＨＬよりも大きな画素数変換処理対象の画像データに対しても、ラインメモリ３１〜３４の画素サイズに依存せず、目的の垂直画素数Ｖ４への画素数変換を行うことができる。

また、本実施例によれば、垂直画素数変換部３が持つラインメモリ３１〜３４の画素サイズＨＬ（＝１０２４画素）を、画素数変換処理対象の画像の垂直画素数Ｖ３（＝１０８０画素）よりも小さくすることが可能になるため、回路規模を縮小することができる。

なお、実施例１及び２における垂直方向及び水平方向の拡大縮小処理の具体的な方法は、従来より用いられている方法であれば、どのようなものでもよい。

なお、本発明は図２や図６のフローチャートの各ステップをコンピュータのソフトウェアにより実行させる画素数変換プログラムも包含するものである。この画素数変換プログラムは、記録媒体に記録されてコンピュータに取り込まれるか、ネットワークを介して配信されてコンピュータに取り込まれか、予め装置内にファームウェアとして組み込まれる。

また、本発明は以上の実施の形態及び実施例に限定されるものではなく、例えば、画素数変換処理を行う画素数変換前の画像データをメモリ１から読み出すものとして説明したが、外部から入力される画像データに対して画素数変換処理を行うこともできる（ただし、画素数変換後の画像データはメモリに一時的に又は最終的に保存する。）。また、以上の実施例では変換前の画像データの垂直画素数を目的の画素数へ変換した後、水平画素数を目的の画素数へ変換しているが、変換前の画像データの水平画素数を目的の画素数へ変換した後、垂直画素数を目的の画素数へ変換することも可能である。

本発明の画素数変換装置の一実施の形態の構成図である。 本発明の実施例１のフローチャートである。 本実施の形態におけるＭ×Ｎサイズ画像の配置例を示す図である。 本実施の形態における垂直画素数変換前の画像に対するメモリの使用状況を示す図である。 本実施の形態における垂直画素数変換後の画像に対するメモリの使用状況を示す図である。 本発明の実施例２のフローチャートである。 本実施の形態における垂直画素数変換前の画像に対するメモリの使用状況を示す図である。 本実施の形態における垂直画素数変換後の画像に対するメモリの使用状況を示す図である。

符号の説明

１ メモリ
２ 信号選択部
３ 垂直画素数変換部
４ 水平画素数変換部
５ 制御部
６ 中央処理装置（ＣＰＵ）
７ 記憶装置
１１、２１ １回目の垂直画素数変換前の画像
１２、２２ ２回目の垂直画素数変換前の画像
１３、２３ １回目の垂直画素数変換後の画像
１４、２４ ２回目の垂直画素数変換後の画像
３１、３２、３３、３４ ラインメモリ

Claims (6)

1. 画素数変換対象の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第１のステップと、
   前記第１のステップにより前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、前記画素数変換対象の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記複数のラインメモリを用いて垂直画素数変換を行う第２のステップと、
   前記第２のステップで垂直画素数変換された複数の分割画像信号を合成すると共に、その合成した画像信号に対して、水平画素数変換を行う第３のステップと、
   を含むことを特徴とする画素数変換方法。
2. 画素数変換対象の画像信号に対して水平画素数変換を行う第１のステップと、
   前記水平画素数変換後の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第２のステップと、
   前記第２のステップにより前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、前記水平画素数変換後の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記複数のラインメモリを用いて垂直画素数変換を行うと共に、垂直画素数変換された前記複数の分割画像信号を合成する第３のステップと、
   を含むことを特徴とする画素数変換方法。
3. 画素数変換対象の画像信号を、水平画素数変換する水平画素数変換手段と、
   前記画素数変換対象の画像信号を、複数のラインメモリを用いて垂直画素数変換する垂直画素数変換手段と、
   垂直画素数変換前の前記画素数変換対象の画像信号の第１の水平画素数と、前記ラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する比較手段と、
   前記比較手段により前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、前記垂直画素数変換前の画素数変換対象の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記垂直画素数変換手段を用いて垂直画素数変換を行わせる第１の制御手段と、
   前記第１の制御手段により垂直画素数変換された前記複数の分割画像信号を合成すると共に、その合成した画像信号に対して、前記水平画素数変換手段を用いて水平画素数変換を行わせる第２の制御手段と
   を有することを特徴とする画素数変換装置。
4. 画素数変換対象の画像信号を、複数のラインメモリを用いて垂直画素数変換する垂直画素数変換手段と、
   前記画素数変換対象の画像信号を、水平画素数変換する水平画素数変換手段と、
   水平画素数変換後の前記画素数変換対象の画像信号の第１の水平画素数と、前記ラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する比較手段と、
   前記水平画素数変換手段を用いて水平画素数変換を行わせる第１の制御手段と、
   前記比較手段により前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、水平画素数変換後の画素数変換対象の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記垂直画素数変換手段を用いて垂直画素数変換を行わせると共に、垂直画素数変換された前記複数の分割画像信号を合成する第２の制御手段と
   を有することを特徴とする画素数変換装置。
5. 画素数変換対象の画像信号に対して、コンピュータにより水平画素数変換と垂直画素数変換を行わせる画素数変換プログラムであって、
   前記コンピュータに、
   画素数変換対象の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第１のステップと、
   前記第１のステップにより前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、前記画素数変換対象の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記複数のラインメモリを用いて垂直画素数変換を行う第２のステップと、
   前記第２のステップで垂直画素数変換された複数の分割画像信号を合成すると共に、その合成した画像信号に対して、水平画素数変換を行う第３のステップと
   を実行させることを特徴とする画素数変換プログラム。
6. 画素数変換対象の画像信号に対して、コンピュータにより水平画素数変換と垂直画素数変換を行わせる画素数変換プログラムであって、
   前記コンピュータに、
   画素数変換対象の画像信号に対して水平画素数変換を行う第１のステップと、
   前記水平画素数変換後の画像信号の第１の水平画素数と、複数のラインメモリの１ラインあたりの画素サイズである第２の水平画素数とを比較する第２のステップと、
   前記第２のステップにより前記第１の水平画素数が前記第２の水平画素数よりも大である比較結果が得られたときは、前記水平画素数変換後の画像信号を、それぞれ水平方向の画素数が前記第２の水平画素数以下の画素数である複数の分割画像信号に分割し、その複数の分割画像信号のそれぞれに対して、前記複数のラインメモリを用いて垂直画素数変換を行うと共に、垂直画素数変換された前記複数の分割画像信号を合成する第３のステップと、
   を実行させることを特徴とする画素数変換プログラム。