JP6249692B2 - 画像処理装置、その制御方法及びプログラム - Google Patents

画像処理装置、その制御方法及びプログラム Download PDF

Info

Publication number
JP6249692B2
JP6249692B2 JP2013185312A JP2013185312A JP6249692B2 JP 6249692 B2 JP6249692 B2 JP 6249692B2 JP 2013185312 A JP2013185312 A JP 2013185312A JP 2013185312 A JP2013185312 A JP 2013185312A JP 6249692 B2 JP6249692 B2 JP 6249692B2
Authority
JP
Japan
Prior art keywords
image
image processing
region
display
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013185312A
Other languages
English (en)
Other versions
JP2015052907A5 (ja
JP2015052907A (ja
Inventor
黒木 大輔
大輔 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013185312A priority Critical patent/JP6249692B2/ja
Priority to US14/477,730 priority patent/US9519945B2/en
Priority to CN201410450062.2A priority patent/CN104424646A/zh
Publication of JP2015052907A publication Critical patent/JP2015052907A/ja
Publication of JP2015052907A5 publication Critical patent/JP2015052907A5/ja
Application granted granted Critical
Publication of JP6249692B2 publication Critical patent/JP6249692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/10Segmentation; Edge detection
    • G06T7/11Region-based segmentation

Description

本発明は、画像データを分割した各分割画像データに合成させるグラフィックデータを複数のグラフィック生成手段により生成させる技術に関するものである。
現在、デジタルテレビでは、FullHD(1920x1080)が一般的な解像度となっている。しかし、4K2K(4096x2160)やスーパーハイビジョン(7680x4320)といった、より高解像度な画像データの規格化が進み、それらの高解像度画像データを表示することが可能なデバイスが提供され始めている。
高解像度画像データの受信処理、画像処理及び表示デバイスへの出力処理には、より広帯域な画像入出力インタフェースやメモリインタフェースが必要とされ、演算量も増大することから、1つの画像処理LSIチップでは処理しきれない場合がある。そこで、高解像度画像データの受信処理、画像処理及び出力処理を行うために、高解像度画像データを空間で分割し、分割した画像データ単位で画像処理を行う方法がよく用いられている。例えば、高解像度画像データを左右半分に分割し、分割された各画像データの画像処理を2つの画像処理LSIチップで並列に行うことがある。
また、画像処理LSIチップが処理するのは画像データだけではない。即ち、画像処理LSIチップは、表示されている画像データに係る情報、設定メニュー、Web画面及び写真等のグラフィックデータを生成し、画像データに重畳して出力する機能も備えている。画像データの高解像度化に伴い、重畳させるグラフィックデータも高解像度になり、グラフィックデータ生成処理における演算量が増大する。そのため、高解像度画像データの画像処理と同様に、複数の画像処理LSIチップが備えるグラフィック生成部を用いてグラフィックデータを生成している。
特許文献1では、グラフィックデータを矩形に分割した画像ブロックの画像形成に係る処理負荷を推定し、処理負荷が均一になるように、複数の処理ユニットに処理を分散させることにより、分散処理の高速化を図る技術が開示されている。
特開2010―162745号公報
しかしながら、高解像度画像データとは異なり、重畳されるグラフィックデータは表示領域が一定でない。即ち、グラフィックデータが全面に表示される場合や、左半分にグラフィックデータの多くが偏っている場合や、左半分だけにグラフィックデータが表示される場合等、様々である。さらに、グラフィックデータ生成処理の負荷もグラフィックデータ全体で一定でない。例えば、グラフィックデータ内において、写真等の複雑な画像データで構成される領域と文字データだけで構成される領域との双方が存在する場合、文字データだけで構成される領域に比べ、画像データで構成される領域のグラフィックデータ生成処理の負荷が大きくなる。従って、高解像度画像データを分割した境界でグラフィックデータ生成処理も分割すると、一方の画像処理チップのグラフィック生成部に負荷が集中してしまうことがある。この場合、複数のグラフィック生成部を用いているにも関わらず、処理負荷を均一化することができず、グラフィックデータの生成効率が低下することになる。これは、グラフィックデータの表示スピードの低下を意味する。
また、特許文献1に開示された技術では、グラフィックデータの処理負荷を推定する処理が必要となる。さらに、特許文献1に開示された技術では、その推定結果だけでなく、グラフィックデータの表示領域も加味して、グラフィックデータ生成処理を割り当てる処理も必要となる。従って、グラフィックデータ生成処理の割り当てを決定するための処理負荷が大きくなってしまい、グラフィックデータの表示スピードを低下させてしまうという問題がある。
そこで、本発明の目的は、グラフィックデータの表示スピードを向上させることにある。
本発明の画像処理装置は、画像処理装置であって、全体画像の分割に基づく第1の分割入力画像から第1の分割表示画像を生成する画像処理手段と、前記第1の分割表示画像の表示領域に表示されるべき所定画像の部分画像と、前記全体画像の分割に基づく第2の分割入力画像から他の画像処理装置により生成される第2の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像を生成する生成手段と、前記画像処理手段により生成された前記第1の分割表示画像を、前記第1の分割表示画像の表示領域上に表示されるべき前記所定画像の部分画像と共に表示させる表示制御手段と、を有することを特徴とする。
本発明によれば、グラフィックデータの表示スピードを向上させることが可能となる。
本発明の実施形態に係る画像処理システムの構成を示す図である。 本発明の実施形態に係る画像処理システムの処理の流れを示す図である。 2つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法を説明するための図である。 2つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法を説明するための図である。 3つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法を説明するための図である。 4つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法を説明するための図である。 9つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法を説明するための図である。
以下、本発明を適用した好適な実施形態を、添付図面を参照しながら詳細に説明する。
図1は、本発明の実施形態に係る画像処理システムの構成を示す図である。第1の実施形態に係る画像処理システムは、高解像度画像データを2つの画像データ(分割画像データ)に分割し、分割された各画像データの画像処理を2つの画像処理チップで並列に行うものである。
図1において、画像処理チップA101は、画像処理及びグラフィック生成処理を実行し、画像データにグラフィックデータを重畳した後、表示デバイスに出力する機能を有する。図1に示すように、画像処理チップA101は、画像データを受信する受信部102、画像データに対して所定の処理を施す画像処理部103、グラフィックデータ生成処理を制御するプロセッサ107、グラフィックデータ生成処理を行うグラフィック生成部106、画像データにグラフィックデータを重畳する合成部104、及び、表示デバイスに対して画像データを出力する出力部105を備える。メモリ108は、画像処理チップA101に対応するメモリである。また、プロセッサ107は、グラフィック分割部110、順番決定部111及び生成中止指示部112を備える。グラフィック生成部106は、生成完了通知部109を備える。
本実施形態に係る画像処理システムは、高解像度画像データを処理するため、画像処理チップA101と、画像処理チップA101と同等の画像処理チップB121との2つのチップを備える。画像処理チップA101は、表示デバイスの左半分の表示領域を担当する。即ち、画像処理チップA101は、表示デバイスの左半分の表示領域に表示される画像データ(以下、左側画像データと称す)130に対して画像処理を施し、画像処理後の左側画像データ131とグラフィックデータとを合成した後、表示デバイスに対して出力する。より具体的には、受信部102は、左側画像データ130を受信すると、左側画像データ130を画像処理部103に出力する。画像処理部103は、左側画像データ130に対して、IP(インタレース・プログレッシブ)変換やエッジ強調等の画像処理を施し、画像処理後の左側画像データ131を合成部104に出力する。合成部104は、メモリ108からグラフィックデータを読み出し、画像処理後の左側画像データ130に重畳することにより、左側表示画像データ138を生成する。そして、合成部104は、左側表示画像データ138を出力部105に出力する。出力部105は、表示デバイスに左側表示画像データ138を出力することにより、左側表示画像データ138を表示させる。図1において、左側表示画像データ138における領域C、領域D及び領域Eは、画像処理後の左側画像データ131に対して重畳するように合成されたグラフィックデータである。
同様に、画像処理チップB121は、表示デバイスの右半分の表示領域を担当する。即ち、画像処理チップB121は、表示デバイスの右半分の表示領域に表示される画像データ(以下、右側画像データと称す)132の画像処理を施す。そして、画像処理チップB121は、画像処理後の右側画像データ133とグラフィックデータとを合成した後、右側表示画像データ139として表示デバイスに対して出力する。図1において、右側表示画像データ139における領域Fは、画像処理後の右側画像データ133に対して重畳するように合成されたグラフィックデータである。
メモリ124は、画像処理チップB121に対応するメモリである。つまり、画像処理後の右側画像データ133に合成されるグラフィックデータは、メモリ124から読み出されたグラフィックデータである。なお、画像処理チップB121における受信部102、画像処理部103、合成部104及び出力部105は夫々、画像処理チップA101における受信部102、画像処理部103、合成部104及び出力部105と同様の構成である。グラフィック生成部122は、生成完了通知部125を備える。
表示デバイスは、左側表示画像データ138と右側表示画像データ139とを合わせて、1つの高解像度画像データとして表示する。本実施形態では、説明の便宜上、メモリ108及び124は、グラフィックデータを格納するためのメモリであるとしているが、実際には、画像処理チップA101及び画像処理チップB121の画像処理部103が画像データを格納するためのフレームメモリとしても使用される。
リモコンやキーボード等を介して入力されるユーザ指示140が画像処理チップA101のプロセッサ107に入力される。グラフィックデータとしては、表示されている画像データに関する情報、設定メニュー、Web画面及び写真等が挙げられ、表示サイズや表示位置は様々である。グラフィックデータは、高解像度画像データを分割した両方の境界をまたいで表示される場合もあれば、片側の領域のみに表示される場合もある。
プロセッサ107は、ユーザ指示140から生成するグラフィックデータを確定し、グラフィック生成部106及び122が解釈可能なグラフィック生成命令に変換する。グラフィック生成命令としては、例えば、連続する同一記号の列を記号列の長さを示す数字で置き換えるランレングス命令等が一例として挙げられる。グラフィックデータの特性、例えば、図形であるのか、文字であるのか、又は、写真であるのかに応じて、部分毎に適切な命令フォーマットに切り替えながらグラフィック生成命令に変換するということも、効率的なグラフィックデータ生成のために一般的に行われている。また、グラフィックデータをいくつかに分割し、分割単位毎にグラフィック生成命令を生成する方法も公知であるため、ここでは詳細に説明しない。
グラフィック生成部106及び122は、グラフィック生成命令を入力し、ビットマップデータ等のグラフィックデータを生成する。グラフィック生成部106及び122は、グラフィック生成命令の仕様変更に柔軟に対応するために、プロセッサとファームウエアで構成される場合もあれば、高速なグラフィックデータ生成を至上命題とし、フルハードで構成される場合もある。
画像処理チップA101のプロセッサ107は、画像処理システム全体のグラフィックデータ生成処理を制御する。即ち、画像処理チップA101のプロセッサ107は、画像処理チップA101のグラフィック生成部106、及び、画像処理チップB121のグラフィック生成部122を制御することにより、グラフィックデータを生成する。
グラフィック生成部106及び122は夫々、生成したグラフィックデータを一旦、自らが属している画像処理チップに対応するメモリに格納する。その後、グラフィック生成部106及び122は夫々、生成したグラフィックデータを合成する画像データの領域が他の画像処理チップが担当する領域である場合、当該グラフィックデータを他の画像処理チップに対応するメモリに転送する。例えば、画像処理チップB121のグラフィック生成部122は、領域E136及び領域F137のグラフィックデータを生成し、メモリ124に格納した場合、領域E136のグラフィックデータは、画像処理後の左側画像データ131に合成されるグラフィックデータである。そのため、領域E136のグラフィックデータは、画像処理チップB121のメモリ124から画像処理チップA101のメモリ108に転送されることになる。
画像処理チップA101のプロセッサ107と画像処理チップB121のグラフィック生成部122との通信は、PCIバスやシリアル通信等、複数チップで並列処理を行う場合の一般的な通信用ルートが用いられる。同様に、画像処理チップA101と画像処理チップB121とは、画像処理等で相手側にあるデータを参照する等の理由で、一般的にPCIExpress等の高速なデータ転送用バスで接続されており、相手側のメモリにアクセスすることができる。即ち、画像処理チップA101は、画像処理チップB121に対応するメモリ124にアクセスすることができる。同様に、画像処理チップB121は、画像処理チップA101に対応するメモリ108にアクセスすることができる。領域E136のグラフィックデータのメモリ124からメモリ108への転送は、上記ルートを用いて行われる。
グラフィック分割部110、順番決定部111及び生成中止指示部112は、プロセッサ107内部にハードウエアとして実装してもよいし、プロセッサ107上で動作するソフトウェアとして実装してもよい。グラフィック分割部110は、生成されたグラフィックデータを、グラフィック生成部106及び122が生成する単位となる領域に分割する。グラフィックデータの分割の際、分割されたグラフィックデータの領域が、分割された画像データの境界をまたぐ場合、少なくともその境界でグラフィックデータを分割するようにする。例えば、図1に示すように、グラフィックデータが領域C、領域D、領域E及び領域Fに分割される際、領域E及び領域Fについては、左側表示画像データ138及び右側表示画像データ139の境界に基づいて分割される。
画像データの境界は、画像データ端の一例である。
順番決定部111は、グラフィック分割部110により分割が決定された領域C、領域D、領域E及び領域Fをどの順番でグラフィック生成部106及び125に生成させるかを決定する。即ち、順番決定部111は、画像処理チップA101については、左側表示画像データ138から、左側表示画像データ138と右側表示画像データ139との境界への方向に、グラフィックデータを生成するように生成順番を決定する。一方、画像処理チップB121については、右側表示画像データ139から、左側表示画像データ138と右側表示画像データ139との境界への方向に、グラフィックデータを生成するように生成順番を決定する。より具体的には、画像処理チップA101については、順番決定部111は、領域C、領域D、領域E、領域Fの順番でグラフィックデータを生成するように決定される。一方、画像処理チップB121については、領域F、領域E、領域D、領域Cの順番でグラフィックデータを生成するように決定される。
プロセッサ107は、グラフィック分割部110により決定されたグラフィックデータの分割方法に基づいて、グラフィック生成命令141を領域毎に生成する。そして、グラフィック分割部110は、順番決定部111で決定された順番で各領域のグラフィックデータを生成するよう、グラフィック生成命令141及び142をグラフィック生成部106及び122に対して通知する。即ち、プロセッサ107は、順番決定部111で決定された順番に従って、各領域に対応するグラフィック生成命令141をグラフィック生成部106に対して出力する。同様に、プロセッサ107は、順番決定部111で決定された順番に従って、各領域に対応するグラフィック生成命令142をグラフィック生成部122に対して出力する。
グラフィック生成部106及び122は、グラフィック生成命令を入力すると、グラフィック生成命令の入力順番に従ってグラフィックデータを生成し、当該グラフィック生成部が属する画像処理チップに対応するメモリに格納する。グラフィック生成部106及び122(生成完了通知部109及び125)は、各領域のグラフィックデータの生成処理及びメモリへの格納処理が終了する度に、グラフィック生成完了通知143及び144をプロセッサ107に対して出力する。
プロセッサ107は、グラフィック生成部106及び122から、全ての領域のグラフィックデータのグラフィック生成完了通知143及び144を入力すると、生成中止指示部112は、グラフィック生成部106及び122に対して、グラフィック生成中止命令145及び146を出力する。そして、プロセッサ107は、メモリ108に格納されたグラフィックデータを左側画像データ131に重畳させることを、画像処理チップA101の合成部104に指示する。また、プロセッサ107は、メモリ124に格納されたグラフィックデータを右側画像データ133に重畳させることを、画像処理チップB121の合成部104に指示する。
次に、図2を参照しながら、本実施形態に係る画像処理システムの処理の流れについて説明する。なお、図2に示す処理は、プロセッサ107内においてCPUがROM等の記録媒体から必要なプログラム及びデータを読み込んで実行することにより実現する処理である。
先ず、画像処理チップA101のプロセッサ107は、メニュー画面を表示させるためのユーザ指示140を入力する。ステップS101において、グラフィック分割部110は、ユーザ指示140に基づいて、グラフィックデータの分割方法を決定する。
ステップS102において、順番決定部111は、グラフィック分割部110により決定された分割方法に基づいて、各領域のグラフィックデータの生成順番を決定する。なお、グラフィックデータの生成順番は、グラフィック生成部106及び122夫々について決定される。ステップS103において、プロセッサ107は、順番決定部111により決定された生成順番に従って、各領域のグラフィックデータに対応するグラフィク生成命令を生成する。
ステップS104において、プロセッサ107は、グラフィック生成部106に対して、領域C、領域D、領域E、領域Fの順番でグラフィックデータを生成するよう、各領域のグラフィックデータに対応するグラフィック生成命令141を出力する。また、プロセッサ107は、グラフィック生成部122に対して、領域F、領域E、領域D、領域Cの順番でグラフィックデータを生成するよう、各領域のグラフィックデータに対応するグラフィック生成命令142を出力する。ステップS105において、プロセッサ107は、グラフィック生成部106及び122に対して、グラフィックデータの生成開始を指示する。これにより、グラフィック生成部106及び122は独立にグラフィックデータの生成処理を開始する。
ステップS201において、グラフィック生成部106は、領域C134のグラフィックデータの生成を開始する。ステップS202において、グラフィック生成部106は、領域C134のグラフィックデータの生成を完了し、メモリ108に格納すると、グラフィック生成完了通知143をプロセッサ107に出力する。ステップS203において、グラフィック生成部106は、領域D135のグラフィックデータの生成を開始する。ステップS204において、グラフィック生成部106は、領域D135のグラフィックデータの生成を完了し、メモリ108に格納すると、グラフィック生成完了通知143をプロセッサ107に出力する。ステップS205において、グラフィック生成部106は、領域E136のグラフィックデータの生成を開始する。
ステップS301において、グラフィック生成部122は、領域F137のグラフィックデータの生成を開始する。ステップS302において、グラフィック生成部122は、領域F137のグラフィックデータの生成を完了し、メモリ124に格納すると、グラフィック生成完了通知144をプロセッサ107に出力する。
ステップS303において、グラフィック生成部122は、領域E136のグラフィックデータの生成を開始する。ステップS304において、グラフィック生成部122は、領域E136のグラフィックデータの生成を完了し、メモリ124に格納する。領域E136のグラフィックデータは、画像処理チップA101が担当する領域であるから、ステップS304において、グラフィック生成部122は、領域E136のグラフィックデータをメモリ124からメモリ108に転送する。
ステップS305において、グラフィック生成部122は、領域E136のグラフィックデータをメモリ108に格納すると、グラフィック生成完了通知144をプロセッサ107に出力する。ステップS306において、グラフィック生成部122は、領域D135のグラフィックデータの生成を開始する。
ステップS106において、プロセッサ107は、領域C、領域D、領域E及び領域Fの全てのグラフィックデータについてグラフィック生成完了通知を入力することにより、全ての領域のグラフィックデータを生成したと判定する。ステップS107において、生成中止指示部112は、グラフィック生成部106及び122に対して、グラフィック生成中止命令145及び146を出力する。グラフィック生成部106は、グラフィック生成中止命令145を入力すると、ステップS306で開始した領域E136のグラフィックデータの生成処理を中止する。グラフィック生成部122は、グラフィック生成中止命令146を入力すると、ステップS205で開始した領域D135のグラフィックデータの生成処理を中止する。ステップS108において、プロセッサ107は、画像データとグラフィックデータとの合成処理の開始を、画像処理チップA101及び画像処理チップB121の合成部104に対して指示する。なお、上述した処理において、プロセッサ107がグラフィック生成完了通知を入力する処理は、受付手段の処理例である。
ここで、図3及び図4を参照しながら、本実施形態における順番決定部111によるグラフィックデータの生成順番の決定方法について具体的に説明する。図3は、本実施形態におけるグラフィックデータの生成順番の決定方法の第1の例を示す図である。
図3に示すように、第1の例では、左側表示画像データ301(図1の左側表示画像データ138に相当)については、矢印3011のように、左から右への方向の順番で各領域のグラフィックデータを生成することが決定されている。一方、右側表示画像データ302(図1の右側表示画像データ139に相当)については、矢印3021のように、右から左への方向の順番で各領域のグラフィックデータを生成することが決定されている。従って、左側表示画像データ301の処理を担当する画像処理チップA101のグラフィック生成部106は、領域C、領域D、領域Eの順番でグラフィックデータを生成する。一方、右側領域302の処理を担当する画像処理チップB121のグラフィック生成部122は、領域E、領域D、領域Cの順番でグラフィックデータを生成する。
図4は、本実施形態におけるグラフィックデータの生成順番の決定方法の第2の例を示す図である。図4に示すように、第2の例では、左側表示画像データ401(図1の左側表示画像データ138に相当)については、矢印4011のように、左から右への方向の順番で各領域のグラフィックデータを生成することが決定されている。一方、右側表示画像データ402(図1の右側表示画像データ139に相当)については、矢印4021のように、右から左への方向の順番で各領域のグラフィックデータを生成することが決定されている。従って、左側表示画像データ401の処理を担当する画像処理チップA101のグラフィック生成部106は、領域C、領域D、領域E、領域F、領域Gの順番でグラフィックデータを生成する。一方、右側表示画像データ402の処理を担当する画像処理チップB121のグラフィック生成部122は、領域G、領域F、領域E、領域D、領域Cの順番でグラフィックデータを生成する。
上述した実施形態では、高解像度画像データを空間で左右2つの領域に分割し、分割された各画像データの処理を2つの画像処理チップで並列に行う場合を例に挙げた。これに対し、次に、高解像度画像データを空間で3つの画像データに分割し、分割された3つの画像データの処理を3つの画像処理チップで並列に行う場合について説明する。即ち、ここでは、図1に示した構成に画像処理チップB121と同等のチップを1つ追加した画像処理システムにて、上記分割された3つの画像データの処理を行う場合について説明する。
図5は、3つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法の例を示す図である。ここでは、図5に示すように、左側表示画像データ501、中央表示画像データ502及び右側表示画像データ503のように、高解像度画像データを縦に分割した場合について考える。
左側表示画像データ501については、矢印5011のように、左から右への方向の順番で各領域のグラフィックデータを生成することが決定されている。中央表示画像データ502については、矢印5021のように、中心から左右への方向の順番で各領域のグラフィックデータを生成することが決定されている。右側表示画像データ503については、矢印5031のように、右から左への方向の順番で各領域のグラフィックデータを生成することが決定されている。
従って、左側表示画像データ501の処理を担当する画像処理チップのグラフィック生成部は、領域D、領域E、領域F、領域G、領域H、領域Iの順番でグラフィックデータを生成する。また、中央表示画像データ502の処理を担当する画像処理チップのグラフィック生成部は、領域G、領域F、領域H、領域E、領域I、領域Dの順番でグラフィックデータを生成する。また、右側表示画像データ503の処理を担当する画像処理チップのグラフィック生成部は、領域I、領域H、領域G、領域F、領域E、領域Dの順番でグラフィックデータを生成する。
次に、高解像度画像データを空間で4つの画像データに分割し、分割された4つの画像データの処理を4つの画像処理チップで並列に行う場合について説明する。即ち、ここでは、図1に示した構成に画像処理チップB121と同等のチップを2つ追加した画像処理システムにて、上記分割された4つの画像データの処理を行う場合について説明する。
図6は、4つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法の例を示す図である。ここでは、図6に示すように、左上表示画像データ601、右上表示画像データ602、左下表示画像データ603及び右下表示画像データ604のように、田の字型に高解像度画像データを分割した場合について考える。
左上表示画像データ601については、矢印6011のように、左上から中心への方向の順番で各領域のグラフィックデータを生成することが決定されている。右上表示画像データ602については、矢印6021のように、右上から中心への方向の順番で各領域のグラフィックデータを生成することが決定されている。左下表示画像データ603については、矢印6031のように、左下から中心への方向の順番で各領域のグラフィックデータを生成することが決定されている。右下表示画像データ604については、矢印6041のように、右下から中心への方向の順番で各領域のグラフィックデータを生成することが決定されている。
従って、左上画像データ601の処理を担当する画像処理チップのグラフィック生成部は、領域E、領域F、領域G、領域J、領域K、領域H、領域L、領域M、領域O、領域P、領域I、領域Q、領域N、領域R、領域Sの順番でグラフィックデータを生成する。また、右上画像データ602の処理を担当する画像処理チップのグラフィック生成部は、領域I、領域N、領域H、領域M、領域S、領域R、領域G、領域L、領域Q、領域F、領域K、領域P、領域E、領域J、領域Oの順番でグラフィックデータを生成する。また、左下画像データ603の処理を担当する画像処理チップのグラフィック生成部は、領域O、領域P、領域Q、領域R、領域J、領域K、領域L、領域S、領域M、領域N、領域E、領域F、領域G、領域H、領域Iの順番でグラフィックデータを生成する。さらに、右下表示画像データ604の処理を担当する画像処理チップのグラフィック生成部は、領域S、領域N、領域R、領域I、領域M、領域Q、領域H、領域L、領域P、領域G、領域K、領域O、領域F、領域J、領域Eの順番でグラフィックデータを生成する。
次に、高解像度画像データを空間で9つの画像データに分割し、分割された9つの画像データの処理を9つの画像処理チップで平行に行う場合について説明する。
図7は、9つの画像処理チップを用いた場合におけるグラフィックデータの生成順番の決定方法の例を示す図である。
図7において、分割した画像データ701,702,703,704,706,707,708及び709は、画像データの境界及び分割境界の両方を持つ。従って、生成の順番は、画像データの境界から分割境界の方向になるよう、それぞれ矢印7011,7021,7031,7041,7061,7071,7081及び7091の方向になる。しかし、画像データ705は、画像データの境界を持たない。その場合は、生成順番は、画像データの中心から、分割境界の方向、即ち、矢印7051の方向となる。
従って、画像データ701の処理を担当する画像処理チップのグラフィック生成部は、領域E、領域F、領域H、領域I、領域G、領域K、領域J、領域L、領域Mの順番でグラフィックデータを生成する。画像データ702の処理を担当する画像処理チップのグラフィック生成部は、領域G、領域F、領域J、領域I、領域E、領域H、領域M、領域L、領域Kの順番でグラフィックデータを生成する。画像データ703の処理を担当する画像処理チップのグラフィック生成部は、領域G、領域J、領域F、領域I、領域E、領域M、領域L、領域H、領域Kの順番でグラフィックデータを生成する。画像データ704の処理を担当する画像処理チップのグラフィック生成部は、領域K、領域H、領域E、領域L、領域I、領域F、領域M、領域J、領域Gの順番でグラフィックデータを生成する。画像データ705の処理を担当する画像処理チップのグラフィック生成部は、領域M、領域J、領域L、領域I、領域G、領域K、領域F、領域H、領域Eの順番でグラフィックデータを生成する。画像データ706の処理を担当する画像処理チップのグラフィック生成部は、領域M、領域J、領域G、領域L、領域I、領域F、領域K、領域H、領域Eの順番でグラフィックデータを生成する。画像データ707の処理を担当する画像処理チップのグラフィック生成部は、領域K、領域L、領域H、領域I、領域M、領域E、領域J、領域F、領域Gの順番でグラフィックデータを生成する。画像データ708の処理を担当する画像処理チップのグラフィック生成部は、領域M、領域L、領域K、領域J、領域I、領域H、領域G、領域F、領域Eの順番でグラフィックデータを生成する。
画像データ709の処理を担当する画像処理チップのグラフィック生成部は、領域M、領域J、領域L、領域I、領域G、領域K、領域F、領域H、領域Eの順番でグラフィックデータを生成する。
上述した実施形態においては、複数の画像処理チップのグラフィック生成部間で、グラフィック生成負荷を均一にできるとともに、他方への画像処理チップへのグラフィック転送も減らすことが可能となる。従って、グラフィックデータ生成の指示を受けてから、実際にグラフィックデータを重畳した画像データを出力するまでの時間を短くすることが可能となる。また、アニメーション等を表示する場合は、グラフィックデータの表示スピード、即ち更新レートを可能な限り速くすることが可能となる。
なお、グラフィックデータの分割単位に関して、グラフィックデータの大きさ、グラフィック生成部の処理能力、グラフィック生成部とプロセッサ間の通信のオーバーヘッド、メモリ転送時の帯域及びレイテンシ等の様々な要因によって、最適な分割単位は変化する。従って、本発明は、グラフィックデータの分割単位に関して、特に限定をかけるものではない。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
101:画像処理チップA、102:受信部、103:画像処理部、104:合成部、105:出力部、106,122:グラフィック生成部、107:プロセッサ、108、124:メモリ、109、125:生成完了通知部、110:グラフィック分割部、111:順番決定部、112:生成中心指示部

Claims (12)

  1. 画像処理装置であって、
    全体画像の分割に基づく第1の分割入力画像から第1の分割表示画像を生成する画像処理手段と、
    前記第1の分割表示画像の表示領域に表示されるべき所定画像の部分画像と、前記全体画像の分割に基づく第2の分割入力画像から他の画像処理装置により生成される第2の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像を生成する生成手段と、
    前記画像処理手段により生成された前記第1の分割表示画像を、前記第1の分割表示画像の表示領域上に表示されるべき前記所定画像の部分画像と共に表示させる表示制御手段と、
    を有することを特徴とする画像処理装置。
  2. 記生成手段は、前記第2の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像を、前記所定画像の表示位置に応じて生成することを特徴とする請求項1に記載の画像処理装置。
  3. 前記生成手段により生成された前記第2の分割表示画像の表示領域に表示されるべき部分画像を、前記他の画像処理装置へ出力する出力手段を更に有することを特徴とする請求項1又は2に記載の画像処理装置。
  4. 前記画像処理手段により生成された前記第1の分割表示画像と、前記第1の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像とを合成する合成手段を更に有し、
    前記表示制御手段は、前記合成手段により合成された画像を表示させることを特徴とする請求項1乃至3の何れか1項に記載の画像処理装置。
  5. 前記所定画像を分割する分割手段を更に有し、
    前記生成手段は、前記分割手段により所定画像が分割されることで得られる複数の所定分割画像の生成順序が、他の画像処理装置による生成順序とは異なるように、前記所定分割画像を生成することを特徴とする請求項1乃至4の何れか1項に記載の画像処理装置。
  6. 前記生成手段は、前記複数の所定分割画像のうち、前記画像処理手段により生成される前記第1の分割表示画像表示領域に表示されるべき所定分割画像を、他の所定分割画像よりも先に生成することを特徴とする請求項5に記載の画像処理装置。
  7. 前記所定画像は、ユーザ操作に応じて表示される画像であって、表示画像に関する情報、設定メニュー、Web画面、写真のうちの少なくとも1つであることを特徴とする請求項1乃至6の何れか1項に記載の画像処理装置。
  8. 前記所定分割画像の生成に応じて前記生成手段から発行される生成完了通知に基づいて、前記所定画像の全体の生成が完了したか否かを判定する判定手段を更に有し、
    前記生成手段は、前記判定手段による判定結果に基づいて、前記所定画像の生成を終了することを特徴とする請求項5又は6に記載の画像処理装置。
  9. 画像処理装置が実行する画像処理装置の制御方法であって、
    全体画像の分割に基づく第1の分割入力画像から第1の分割表示画像を生成する画像処理工程と、
    前記第1の分割表示画像の表示領域に表示されるべき所定画像の部分画像と、前記全体画像の分割に基づく第2の分割入力画像から他の画像処理装置により生成される第2の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像を生成する生成工程と、
    前記画像処理工程で生成された前記第1の分割表示画像を、前記第1の分割表示画像の表示領域上に表示されるべき前記所定画像の部分画像と共に表示させる表示制御工程と、
    を含むことを特徴とする画像処理装置の制御方法。
  10. 記生成工程では、前記第2の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像を、前記所定画像の表示位置に応じて生成することを特徴とする請求項9に記載の画像処理装置の制御方法。
  11. 前記画像処理工程で生成された前記第1の分割表示画像と、前記第1の分割表示画像の表示領域に表示されるべき前記所定画像の部分画像とを合成する合成工程を更に含み、
    前記表示制御工程では、前記合成工程で合成された画像を表示させることを特徴とする請求項9又は10に記載の画像処理装置の制御方法。
  12. コンピュータを、請求項1乃至8の何れか1項に記載の画像処理装置の各手段として、機能させるためのプログラム。
JP2013185312A 2013-09-06 2013-09-06 画像処理装置、その制御方法及びプログラム Active JP6249692B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013185312A JP6249692B2 (ja) 2013-09-06 2013-09-06 画像処理装置、その制御方法及びプログラム
US14/477,730 US9519945B2 (en) 2013-09-06 2014-09-04 Image processing apparatus, control method, and program therefor
CN201410450062.2A CN104424646A (zh) 2013-09-06 2014-09-05 图像处理设备和控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185312A JP6249692B2 (ja) 2013-09-06 2013-09-06 画像処理装置、その制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2015052907A JP2015052907A (ja) 2015-03-19
JP2015052907A5 JP2015052907A5 (ja) 2016-10-20
JP6249692B2 true JP6249692B2 (ja) 2017-12-20

Family

ID=52625163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185312A Active JP6249692B2 (ja) 2013-09-06 2013-09-06 画像処理装置、その制御方法及びプログラム

Country Status (3)

Country Link
US (1) US9519945B2 (ja)
JP (1) JP6249692B2 (ja)
CN (1) CN104424646A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2765608C1 (ru) * 2018-08-30 2022-02-01 Майкро Моушн, Инк. Неинвазивный датчик для вихревого расходомера

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788686B (zh) * 2020-07-22 2023-01-01 瑞昱半導體股份有限公司 影像處理裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177274B2 (ja) * 1991-11-19 2001-06-18 シャープ株式会社 情報処理装置
JP3474078B2 (ja) * 1997-05-02 2003-12-08 富士ゼロックス株式会社 描画処理装置
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
JP2008040190A (ja) * 2006-08-08 2008-02-21 Meidensha Corp 映像切り替えシステム
US8933943B2 (en) * 2008-04-30 2015-01-13 Intel Corporation Technique for performing load balancing for parallel rendering
US8259104B2 (en) * 2008-08-28 2012-09-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Domain decomposition by the advancing-partition method for parallel unstructured grid generation
JP5393168B2 (ja) * 2009-01-14 2014-01-22 キヤノン株式会社 画像形成装置及びその制御方法
EP2354914A1 (en) 2010-01-19 2011-08-10 LG Electronics Inc. Mobile terminal and control method thereof
US8675002B1 (en) * 2010-06-09 2014-03-18 Ati Technologies, Ulc Efficient approach for a unified command buffer
GB2494903B (en) * 2011-09-22 2017-12-27 Advanced Risc Mach Ltd Graphics processing systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2765608C1 (ru) * 2018-08-30 2022-02-01 Майкро Моушн, Инк. Неинвазивный датчик для вихревого расходомера

Also Published As

Publication number Publication date
US20150070384A1 (en) 2015-03-12
US9519945B2 (en) 2016-12-13
CN104424646A (zh) 2015-03-18
JP2015052907A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6055433B2 (ja) ゲーム提供サーバ
JP2007271908A (ja) マルチ画像生成装置
JPWO2017149591A1 (ja) 画像処理装置
JP2008244981A (ja) 映像合成装置および映像出力装置
US11055820B2 (en) Methods, apparatus and processor for producing a higher resolution frame
JP6249692B2 (ja) 画像処理装置、その制御方法及びプログラム
JP6239843B2 (ja) 画像処理装置およびその制御方法
JP4827659B2 (ja) 画像処理装置、画像処理方法、及びコンピュータプログラム
JP5430083B2 (ja) 画像処理装置及び画像処理方法
JP2009111969A (ja) 分割映像処理装置および方法、または制御因子計算装置
CN114697555B (zh) 一种图像处理方法、装置、设备及存储介质
WO2007055067A1 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
JP2009098692A (ja) 画像のサイズ変更方法、サイズ変更器、画像処理装置および電子機器
JP6041630B2 (ja) 画像処理装置
JP4245509B2 (ja) 画像処理装置、携帯端末、画像処理プログラム及び画像処理方法
JP2000324337A (ja) 画像拡大縮小装置
JP2015210375A (ja) 画像処理装置、その制御方法及びプログラム
JP2009042338A (ja) 画素数変換方法、画素数変換装置及び画素数変換プログラム
JP5325744B2 (ja) 画像処理装置および画像処理プログラム
JP2009147453A (ja) 画像処理装置、方法及びプログラム
JP2016058832A (ja) 画像処理装置、その制御方法、及びプログラム
JP5606341B2 (ja) 画像処理装置及び画像処理システム
JP2010283530A (ja) 映像装置
JP2010245768A (ja) 画像処理装置および画像処理方法
JP2009017060A (ja) 画像処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171121

R151 Written notification of patent or utility model registration

Ref document number: 6249692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151