JP6239843B2 - 画像処理装置およびその制御方法 - Google Patents

画像処理装置およびその制御方法 Download PDF

Info

Publication number
JP6239843B2
JP6239843B2 JP2013078987A JP2013078987A JP6239843B2 JP 6239843 B2 JP6239843 B2 JP 6239843B2 JP 2013078987 A JP2013078987 A JP 2013078987A JP 2013078987 A JP2013078987 A JP 2013078987A JP 6239843 B2 JP6239843 B2 JP 6239843B2
Authority
JP
Japan
Prior art keywords
image
divided
image processing
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013078987A
Other languages
English (en)
Other versions
JP2014202920A (ja
JP2014202920A5 (ja
Inventor
静香 安西
静香 安西
村山 公平
公平 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013078987A priority Critical patent/JP6239843B2/ja
Priority to US14/230,137 priority patent/US9154665B2/en
Publication of JP2014202920A publication Critical patent/JP2014202920A/ja
Publication of JP2014202920A5 publication Critical patent/JP2014202920A5/ja
Application granted granted Critical
Publication of JP6239843B2 publication Critical patent/JP6239843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/40062Discrimination between different image types, e.g. two-tone, continuous tone
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0221Addressing of scan or signal lines with use of split matrices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/06Use of more than one graphics processor to process data before displaying to one or more screens
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/20Details of the management of multiple sources of image data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、複数の領域に分割された画面に画像を表示するための画像処理装置およびその制御方法に関する。
1つの画像を分割して得られた複数の分割画像を複数の映像処理装置で処理し、複数種類の走査方向で、パネルに出力するシステムがある。特許文献1には、映像信号変換における、出力画像を上下2分割および縦横4分割した場合の出力走査方法が提示されている。この例では、各分割画像が水平方向の順次走査で同時に出力される(田の字型走査)。特許文献2には、液晶プロジェクタにおける、4K2Kの解像度パネルを4分割した場合の出力走査方法が提示されている。この例では、各分割画像を画面中心から4隅方向に順次走査で4面同時に出力する(中央放射型走査)。
特開2004−048224号公報 特開2009−044295号公報
しかし、田の字型走査および中央放射型走査のそれぞれの出力走査形態に対応するためには、出力画像の走査変換を行うためのフレームバッファが必要になる。また、各領域の同時出力に対応するためには、出力画像と同じ数の出力回路が必要である。そのため、回路規模が増大する。さらに、上記の文献の出力方法では、出力画像を縦方向に分割し、水平方向の順次走査で同時に出力する方法(川の字型走査)には対応できない。
本発明は上記の課題に鑑みてなされたものであり、回路規模の増加を抑えて多様な出力走査の形態に対応可能にすることを目的とする。
上記の目的を達成するための本発明の一態様による画像処理装置は、
画像が複数に分割された分割画像のうち少なくとも1つに対して画像処理を行う画像処理装置であって、
分割画像を入力する入力手段と、
前記入力手段により入力された分割画像に対して画像処理を実行する処理手段と、
前記処理手段により画像処理が実行された処理済み分割画像を右側から表示させる走査順序である場合、前記処理済み分割画像を左右反転して記憶手段に記憶させ、前記処理手段により画像処理が実行された処理済み分割画像を左側から表示させる走査順序である場合、前記処理済み分割画像を左右反転せずに前記記憶手段に記憶させる記憶制御手段と、
前記記憶制御手段により記憶された処理済み分割画像を表示させるために、前記記憶制御手段による前記記憶手段への記憶順序に従って出力する出力手段と、を有する。
本発明によれば、回路規模の増加を抑えながら多様な出力走査の形態に対応することが可能となる。
実施形態による映像表示装置のブロック図。 実施形態の中央放射型出力の走査変換方法を示す図。 実施形態の中央放射型出力の走査変換方法を示す図。 実施形態の田の字型出力の走査変換方法を示す図。 実施形態の川の字型出力の走査変換方法を示す図。 実施形態の画像読み出し方法のフローチャート。 実施形態の画像読み出し方法のフローチャート。 実施形態の画像出力方法のフローチャート。 実施形態の出力走査を示す図。 実施形態の映像表示装置のフローチャート。 映像出力部の出力方法を示す図。
以下、添付の図面を参照して本発明の好適な実施形態の一例について説明する。
図1は、実施形態による映像表示装置の構成例を示すブロック図である。本実施形態では、一つの画面を構成する複数の分割領域で並列に描画走査を行う出力走査形態で表示を行う表示装置であるパネル114に対して画像を供給する画像処理装置として、図1に示すような映像表示装置を例示する。映像表示装置は、画像を複数の部分画像に分けて並列に処理する複数の映像処理部として、第一映像処理装置101と第二映像処理装置115を有する。映像入力装置100は、映像表示装置に入力される画像を送信する。第一映像処理装置101と第二映像処理装置115は入力画像を左右2分割してそれぞれ受信し、並列に処理して出力する。パネル制御部113は、第一映像処理装置101と第二映像処理装置115の出力画像を1つの画面に合成して、パネル114に表示する。なお、本実施形態では、パネル114が、実行可能な出力走査形態として、図7により後述する3つの形態(中央放射型走査、田の字型走査、川の字型走査)を備えるものとして説明する。
映像表示装置の出力設定は、パネル114の出力走査形態にあわせて決定される。ここで、映像表示装置の出力設定について説明する。本実施形態の映像表示装置の出力設定は、中央放射型走査、田の字型走査、川の字型走査に対応しており、不図示の操作部からユーザが所望の出力形態を指定することができる。なお、パネル114が実行する出力走査形態をパネル114から通信により取得して、出力設定としてもよい。
図7(a)は中央放射型走査を示す図である。図中の矢印は、パネルに出力する領域の走査方向を示している。矢印の番号は、走査順序を示している。中央放射型走査では、図7(a)の破線で示すように出力領域を縦横に4分割し(分割領域700,701,702,703)、各分割領域において全画面の中央から4隅に向かって水平方向に順次走査する。各分割領域は、同時に出力(走査)される。4分割領域の左上の分割領域700では、主走査方向は右から左、副走査方向は下から上である。右上の分割領域701では、主走査方向は左から右、副走査方向は、下から上である。左下の分割領域702は、主走査方向は右から左、副走査方向は、上から下である。右下の分割領域703は、主走査方向は左から右、副走査方向は、上から下である。
図7(b)は田の字型走査を示す図である。田の字型走査は、図7(b)の破線で示すように出力領域を縦横分割し(分割領域704,705,706,707)、各分割領域の上から下に向かって水平方向に順次走査する。各分割領域は、同時に出力(走査)される。全ての分割領域で、主走査方向は左から右、副走査方向は、上から下である。
図7(c)は川の字型走査を示す図である。川の字型走査は、図7(c)の破線で示すように出力領域を縦に分割し(分割領域708,709,710,711)、各分割領域の上から下に向かって水平方向に順次走査する。各分割領域は、同時に出力(走査)される。全ての分割領域で、主走査方向は左から右、副走査方向は、上から下である。
図1に戻り、実施形態の映像処理装置の構成とデータの流れを説明する。第一映像処理装置101の映像受信部102は、入力画像の左半分の部分画像(左画像)を受信する。第二映像処理装置115の映像受信部116は、入力画像の右半分の部分画像(右画像)を受信する。第一映像処理装置101と第二映像処理装置115はそれぞれ左画像、右画像を処理する点が異なるが、類似の構成を有するので、以下、第一映像処理装置101の構成、動作について説明する。なお、映像受信部102,116は、それぞれ全画像を受信し、第一画像処理部103へ出力する際にそれぞれ左画像と右画像を出力するように構成されてもよい。
第一画像処理部103は、映像受信部102から供給された左画像について、ノイズリダクションやIP変換、台形補正などの処理を行う。処理後の画像データは、ライトDMAコントローラ(WDMAC104)によってフレームバッファ105に書き込まれる。リードDMAコントローラ(RDMAC107)は、アドレス生成部106が生成するアドレスに従い、フレームバッファ105からデータを読み出し、第二画像処理部108に送信する。なお、アドレス生成部106は、指定された出力設定(出力走査形態)に基づいてアドレスの生成方法を変更し、パネル114の出力走査形態に応じたライン順序でフレームバッファに保持されている部分画像のラインを読み出す。出力設定は、たとえば、レジスタ等により指定されるようにすればよい。第二画像処理部108は、エッジ強調、輝度むら補正、色むら補正などの処理を行う。
ライン生成部110は、第二画像処理部108から出力される画素データをラインバッファ111に書き込む。ライン生成部110は、出力設定をレジスタ等で指定し、指定された出力設定に基づいてラインバッファ111への書き込み方法を変更する。すなわち、ライン生成部110は、パネル114の出力走査形態に応じた画素順で、RDMAC107により読み出されたラインデータに基づくラインデータをラインバッファ111に書き込む。水平同期信号生成部109は、第二画像処理部108から出力される画素データの水平同期信号を生成し、画像出力部112へ伝送する。水平同期信号生成部109は、指定された出力設定に基づいて水平同期信号の生成方法を変更する。出力設定は、たとえば、レジスタ等で指定されるようにすればよい。画像出力部112は、ラインバッファ111からラインデータを読み出し、パネル制御部113に出力する。
また、画像出力部112は、デュアルリンクモードを使用して、画素の同時出力を行う。デュアルリンクモードでは、ラインバッファ111の画素データを出力するポートを2つ割り当て、1ラインデータを2つのポートから同時に出力する。図9にデュアルリンクモードでの出力の例を示す。画像900は1ライン画素数が2048である。信号901と信号902は、それぞれ画像出力部112に入力される、画像900の水平同期信号と垂直同期信号である。デュアルリンクモード時は、1ラインを2分割し、画素[1]から開始して、画素[1024]を終了としてリンク0に割り当てる。同様に、画素[1025]から開始して、画素[2048]を終了としてリンク1に割り当てる。したがって、デュアルリンクモードにおける出力の開始時には、画素[1]と、画素[1025]が同時に出力される。画素[2]と画素[1026]以降も同様に同時に出力される。画像出力部112は、出力設定をレジスタ等で設定し、出力設定に基づいてリンクモードと、リンクに割り当てる開始画素、終了画素の位置を変更する。
次に、映像表示装置の動作を説明する。図8は、実施形態による映像表示装置の動作フローチャートである。(画像処理部の動作等は省略している)まず、第一映像処理装置101の映像受信部102が入力画像の左画像を受信し、第二映像処理装置115の映像受信部116が右画像を受信する(S800)。
第一画像処理部103が画像処理を実施した後、WDMAC104がフレームバッファ105に画像を書き込む(S801)。図2A(a)は、映像入力装置100から入力される入力画像200である。図2A(b)は、入力画像200を左右分割して得られた、第一映像処理装置101で処理される左画像201と第二映像処理装置115で処理される右画像202を示す。画像の左右分割境界はパネル114の分割領域を決定する左右分割境界と一致させる。また、入力画像200を分割する場合、端部の周辺画素を付加し、お互いの領域をオーバーラップして分割するようにしてもよい。映像受信部102,116は、水平同期信号を分割画像に合わせて半分の周期で挿入する。左右画像それぞれのフレームデータは、図2A(b)に示すようにフレームバッファ105に書き込まれる。以上の処理は、出力設定に係らず共通である。これより後の処理は、映像表示装置の出力設定によって変更される。
<出力設定が中央放射型走査の場合> まず、出力設定が中央放射型走査の場合(S802でYES)の処理を説明する。RDMAC107は、フレームバッファ105の画像を上下に分割し(S803)、上半分の画像(上画像)を上下反転し(S804:YES、S805)、下半分の画像(下画像)は上下反転せずに(S804:NO)ラインデータを読み出す(S806)。なお、フレームバッファ105から画像を読み出すときには、上画像と下画像のラインを交互に読み出す(S806)。こうして読み出された左右画像を、図2B(a)の左画像203,右画像204に示す。
RDMAC107と、アドレス生成部106による画像読み出し処理の詳細を図5Aのフローチャートを用いて説明する。出力設定が中央放射型の場合(S500:YES)、アドレス生成部106は、上画像と下画像の2つの読み出しアドレスポインタを生成する。まず、アドレス生成部106は、上画像の読み出しアドレスポインタを上画像の最終ラインの先頭アドレスにセットする(S501)。また、アドレス生成部106は、下画像の読み出しアドレスポインタを下画像の先頭ラインの先頭アドレスにセットする(S502)。
なお、ポインタに設定するラインは、中央放射型走査でパネルに出力する分割境界と一致させる。つまり、第一映像処理装置101では、図7(a)の分割領域700の矢印1がS501でセットされるラインになり、図7(a)の分割領域702の矢印1がS502でセットされるラインになる。また、第二映像処理装置115では、図7(a)の分割領域701の矢印1がS501でセットされるラインになり、図7(a)の分割領域703の矢印1がS502でセットされるラインになる。
RDMAC107は、上画像の読み出しアドレスポインタを参照して上画像から1ラインを読み出し(S503)、続いて、下画像の読み出しアドレスポインタを参照して下画像から1ライン読み出す(S504)。上画像と下画像のラインの読み出しが終了したら、アドレス生成部106は、上画像の読み出しアドレスポインタを1つ前のラインの先頭アドレスにセットし(S505)、下画像のアドレスポインタを次のラインの先頭アドレスにセットする(S506)。つまり、第一映像処理装置101では、図7(a)の分割領域700の矢印2がS505でセットされるラインになり、分割領域702の矢印2がS506でセットされるラインになる。第二映像処理装置115では、図7(a)の分割領域701の矢印2がS505でセットされるラインになり、分割領域703の矢印2がS506でセットされるラインになる。以上のようにして、1画像の読み出しを終了するまで、RDMAC107は上画像と下画像のラインを交互に読み出し続ける(S507、S503〜S506)。
図8に戻り、ライン生成部110は、読み出された上画像と下画像のラインデータをラインバッファ111に格納するが、この際に、左画像からのラインデータについて左右反転する(S807,S808)。本実施形態では、第一映像処理装置101が左画像を処理しているので、第一映像処理装置101のライン生成部110で左右反転が行われ(S807:YES,S809)る。一方、第二映像処理装置115のライン生成部110では左右反転は行われない(S807:NO)。画像出力部112は、ラインバッファ111に保持されているラインデータを、水平同期信号生成部109から伝送される水平同期信号周期に基づいて出力する(S809)。
ライン生成部110と水平同期信号生成部109と画像出力部112による画像出力処理を図6のフローチャートを用いて説明する。出力設定が中央放射型の場合(S600:YES)、ライン生成部110が上画像のラインを受信するとともに水平同期信号生成部109がラインの水平同期信号を受信する(S601)。水平同期信号生成部109は、上画像のアクティブ信号期間と下画像のアクティブ信号期間の間の水平同期信号をマスクする(S602)。その結果、図2B(a)の水平同期信号208,209がマスクされ、出力時は、図2B(b)に示すように、上画像と下画像のラインが同一の水平同期信号周期となる水平同期信号が生成される。
ライン生成部110は、下画像のラインを受信する(S603)。ライン生成部110は、受信している画像が左画像であれば、受信した上画像と下画像のラインを左右反転する(S604,S605)。本実施形態では、第一映像処理装置101のライン生成部110ではラインの左右反転が実行され、第二映像処理装置115のライン生成部110ではラインの左右反転は実行されない。画像出力部112は、ライン生成部110から出力された上画像と下画像からの2つのラインを連結して、1つのラインデータに合成してラインバッファ111に書き込む(S606,S607)。
画像出力部112は、デュアルリンクモードでラインバッファ111のラインデータを出力することにより、パネル114の一つの走査期間において上画像と下画像のラインを出力する(S608)。第一映像処理装置101において、画像出力部112は、リンク0の開始および終了画素は、画像「あ」の左右反転後のラインの先頭および最終画素にセットする。また、画像出力部112は、リンク1の開始および終了画素は、画像「い」の左右反転後のラインの先頭および最終画素にセットする。出力時の左右画像を図2B(b)に示す。205は左画像であるので、203の上画像と下画像をそれぞれ左右反転した画像となる。他方、206は右画像であるので、204と同じ画像となる。図2B(b)や(c)の丸印と数字は画素とその出力順番を示している。画像「あ」の画素はリンク0から、画像「い」の画素はリンク1から同時に出力される。
画像出力部112から出力された画素データは、パネル制御部113でもう一方の映像処理装置の画素と合成され、パネル114に出力される(S817)。パネルに出力される画像を図2(e)に示す。左右分割画像が合成され、画像207として表示される。このときの出力走査は、208に示すように中央放射型走査になる。
<出力設定が田の字型走査の場合>
次に、出力設定が田の字型走査の場合の処理を説明する。田の字型走査の場合は(S802:NO,S810:YES)、RDMAC107は、フレームバッファ105の画像を上下に分割し(S811)、フレームバッファ105から上下反転せずにラインデータを読み出す(S812)。RDMAC107は、ラインバッファ111からラインデータを読み出すときには、上画像と下画像のラインを交互に読み出す(S812)。こうして読み出された左右画像を、図3(a)の300,301に示す。
出力設定が田の字型の場合のRDMAC107とアドレス生成部106による画像読み出し処理について図5A、図5Bのフローチャートを用いて説明する。出力設定が田の字型の場合(S500:NO,S508:YES)、アドレス生成部106は、上画像と下画像の2つの読み出しアドレスポインタを生成する。上画像の読み出しアドレスポインタは上画像の先頭ラインの先頭アドレスにセットし(S509)、下画像の読み出しアドレスポインタは下画像の先頭ラインの先頭アドレスにセットする(S510)。
なお、ポインタに設定する最初のラインは、田の字型走査でパネル114に出力する分割境界と一致させる。つまり、第一映像処理装置101の場合は、図7(b)の分割領域704の矢印1がS509でセットされるラインになり、分割領域706の矢印1がS510でセットされるラインになる。第二映像処理装置115の場合は、図7(b)の分割領域705の矢印1がS509でセットされるラインになり、分割領域707の矢印1がS510でセットされるラインになる。
RDMAC107は、上画像の読み出しアドレスポインタを参照して上画像から1ラインのラインデータを読み出し(S511)、続いて、下画像の読み出しアドレスポインタを参照して下画像から1ラインのラインデータを読み出す(S512)。上画像と下画像のラインデータの読み出しが終了したら、アドレス生成部106は、上画像の読み出しアドレスポインタを次のラインの先頭アドレスにセットし(S513)、下画像の読み出しアドレスポインタを次のラインの先頭アドレスにセットする(S514)。
つまり、第一映像処理装置101の場合は、図7(b)の分割領域704の矢印2がS513でセットされるラインになり、分割領域706の矢印2がS514でセットされるラインになる。第二映像処理装置115の場合は、図7(b)の分割領域705の矢印2がS513でセットされるラインになり、図7(b)の分割領域707の矢印2がS514でセットされるラインになる。以上のように、1画像の読み出しを終了するまで、RDMAC107は、上画像と下画像のラインを交互に読み出し続ける(S515、S511〜S514)。
図8に戻り、次に、画像出力部112は、ラインデータを、水平同期信号生成部109から伝送される水平同期信号周期に基づいて出力する(S813)。ライン生成部110と水平同期信号生成部109と画像出力部112による画像出力処理について図6のフローチャートを用いて説明する。
出力設定が他の字型の場合(S600:NO,S609:YES)、ライン生成部110が上画像のラインを受信するとともに水平同期信号生成部109がラインの水平同期信号を受信する(S610)。出力設定が田の字型の場合も、上述した中央放射型と同様に、水平同期信号生成部109は、上画像のラインと下画像のラインの間の水平同期信号をマスクする(S611)。ライン生成部110は、下画像のラインデータを受信すると(S612)、上画像と下画像のラインを左右反転せずに連結して1ラインに合成し(S613)、ラインバッファ111に書き込む(S614)。画像出力部112は、デュアルリンクモードでラインバッファ111のラインデータを出力する(S615)。これにより、パネル114の一つの走査期間において、上画像と下画像のラインデータが並列に出力されることになる。
画像出力部112のリンク0の開始および終了画素は、画像「あ」のラインの先頭および最終画素にセットする。画像出力部のリンク1の開始および終了画素は、画像「い」のラインの先頭および最終画素にセットする。出力時の左右画像を図3(b)に示す。図3(b)の丸印と数字は画素とその出力順番を示している。画像「あ」の画素はリンク0から、画像「い」の画素はリンク1から同時に出力される。
画像出力部112から出力された画素データは、パネル制御部113でもう一方の映像処理装置の画素と合成され、パネル114に出力される(S817)。パネルに出力される画像を図3(c)に示す。左右分割画像が合成され、画像302として表示される。このときの出力走査は、303に示すように田の字型走査になる。
<出力設定が川の字型走査の場合>
出力設定が川の字型の場合の処理を説明する。本実施形態では、出力設定が中央放射型走査でも田の字型走査でもない場合は川の字型走査と判断する(S802:NO,S810:NO)。川の字型の場合、RDMAC107は、フレームバッファ105の画像を上下分割せずに、ラインを上から下に連続に読み出す(S814)。このように読み出された左右画像を、図4(a)の400,401に示す。
川の字型の場合の、RDMAC107とアドレス生成部106による画像読み出し処理を図5A,図5Bのフローチャートを用いて説明する。出力設定が川の字型の場合(S500:NO,S508:NO)、アドレス生成部106は、画像の読み出しアドレスポインタを画像の先頭ラインの先頭アドレスにセットする(S516)。つまり、第一映像処理装置101の場合は、図7(c)の分割領域708と分割領域709の矢印1がS516でセットされるラインになる。また、第二映像処理装置115の場合は、図7(b)の分割領域710と分割領域711の矢印1がS516でセットされるラインなる。
RDMAC107は、画像の読み出しアドレスポインタを参照し、画像を1ライン読み出す(S517)。画像のラインの読み出しが終了したら、アドレス生成部106は、画像の読み出しアドレスポインタを次のラインの先頭アドレスにセットする(S518)。つまり、第一映像処理装置101の場合は、図7(c)の分割領域708と分割領域709の矢印2がS518でセットされるラインになる。第二映像処理装置115の場合は、図7(b)の分割領域710と分割領域711の矢印2がS518でセットされるラインなる。以上のように、1画像の読み出しを終了するまで、RDMAC107は、画像のラインを読み出し続ける(S519、S517〜S518)。
図8に戻り、画像出力部112は、川の字型走査の場合、ラインデータを分割して(S815)、リンク0とリンク1により同時出力する(S816)。ライン生成部110と水平同期信号生成部109と画像出力部112による、川の字型の場合の画像出力方法を図6のフローチャートを用いて説明する。出力設定が川の字型の場合は(S600:NO,S609:NO)、水平同期信号のマスクや、ラインの左右反転、ライン合成は行わない。まず、ライン生成部110が上画像のラインを受信するとともに水平同期信号生成部109がラインの水平同期信号を受信する(S616)。ライン生成部110は、受信したラインデータをラインバッファ111に書き込む(S617)。
画像出力部112は、1ラインを分割し、デュアルリンクモードでラインバッファ111のラインデータを出力する(S618)。このときの分割境界は、川の字型走査で出力するパネルの分割境界と一致させる。すなわち、第一映像処理装置101において画像出力部112のリンク0の開始および終了画素は画像「あい」の左分割領域のラインの先頭および最終画素にセットされる。また、画像出力部112のリンク1の開始および終了画素は、画像「あい」の右分割領域のラインの先頭および最終画素にセットされる。出力時の左右画像を図4(b)に示す。図4(b)の丸印と数字は画素とその出力順番を示している。画像「あい」の左分割領域の画素はリンク0から、画像「あい」の右分割領域画素はリンク1から同時に出力される。画像出力部112で出力した画素データは、パネル制御部113でもう一方の画像処理装置の画素と合成され、パネルに出力される(S817)。パネルに出力される画像を図4(c)に示す。左右分割画像が合成され、画像402として表示される。このときの出力走査は、403に示すように川の字型走査になる。
なお、上記実施形態では、入力画像を左右2分割としたが、パネル出力の分割境界と入力画像の分割境界が一致していればよく、2分割に限定されるものではない。また、パネル出力の分割境界で入力画像を分割した場合、端点処理時の周辺画素領域を第一映像処理装置101と第二映像処理装置115の間で送受信するようにしてもよい。また、出力をデュアルリンクとしているが、デュアルリンクに限定しない。LVDSなどの規格では、クアッドリンクによる4ポート同時出力が可能である。
以上のように本実施形態の映像表示装置によれば、フレームバッファ105からの読出し時の上下反転、ラインバッファ111への書き込み時の左右反転やラインバッファ111からの同時出力の方法が、出力設定に応じて変更される。そのため、出力の走査変換用のフレームバッファと、複数系統の出力回路を持つ必要がなく、回路量を削減できる。また、同一構成で、田の字型、川の字型、中央放射型の出力走査に対応可能である。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (9)

  1. 画像が複数に分割された分割画像のうち少なくとも1つに対して画像処理を行う画像処理装置であって、
    分割画像を入力する入力手段と、
    前記入力手段により入力された分割画像に対して画像処理を実行する処理手段と、
    前記処理手段により画像処理が実行された処理済み分割画像を右側から表示させる走査順序である場合、前記処理済み分割画像を左右反転して記憶手段に記憶させ、前記処理手段により画像処理が実行された処理済み分割画像を左側から表示させる走査順序である場合、前記処理済み分割画像を左右反転せずに前記記憶手段に記憶させる記憶制御手段と、
    前記記憶制御手段により記憶された処理済み分割画像を表示させるために、前記記憶制御手段による前記記憶手段への記憶順序に従って出力する出力手段と、を有することを特徴とする画像処理装置。
  2. 前記入力手段により入力された分割画像を前記処理手段により画像処理される前に記憶する第2記憶手段から、前記分割画像を読み出す読出手段をさらに有し、
    前記読出手段は、
    記処理済み分割画像を下側のラインから表示させる走査順序である場合、前記第2記憶手段に記憶された分割画像の上下が反転された状態で前記画像処理が実行されるように前記分割画像を読み出し、
    記処理済み分割画像を上側のラインから順に表示させる走査順序である場合、前記第2記憶手段に記憶された分割画像の上下が反転されない状態で前記画像処理が実行されるように前記分割画像を読み出すことを特徴とする請求項1に記載の画像処理装置。
  3. 前記第2記憶手段は前記分割画像を記憶するためのフレームバッファであることを特徴とする請求項に記載の画像処理装置。
  4. 前記記憶手段は前記処理済み分割画像を記憶するためのラインバッファであることを特徴とする請求項1乃至のうち、何れか1項に記載の画像処理装置。
  5. 他の処理手段により他の分割画像に対して画像処理された他の処理済み分割画像と、前記処理手段により画像処理が実行された前記処理済み分割画像とを1つの画像として合成して表示させる表示制御手段をさらに有することを特徴とする請求項1乃至のうち、何れか1項に記載の画像処理装置。
  6. 前記処理手段は、2つ以上の分割画像に対して画像処理を実行し、
    前記出力手段は、前記2つ以上の分割画像に対して画像処理が実行された2つ以上の処理済み分割画像を、2つ以上のポートを用いて並行して出力することを特徴とする請求項1乃至のうち、何れか1項に記載の画像処理装置。
  7. 前記画像の表示のための走査順序を指定する指定手段をさらに有し、
    前記記憶制御手段は、前記指定手段による前記走査順序の指定に応じて、前記記憶順序を切り替えることを特徴とする請求項1乃至のうち、何れか1項に記載の画像処理装置。
  8. 画像が複数に分割された分割画像のうち少なくとも1つに対して画像処理を行う画像処理装置の制御方法であって、
    分割画像を入力する入力工程と、
    前記入力された分割画像に対して画像処理を実行する処理工程と、
    前記画像処理が実行された処理済み分割画像を右側から表示させる走査順序である場合、前記処理済み分割画像を左右反転して記憶手段に記憶させ、前記画像処理が実行された処理済み分割画像を左側から表示させる走査順序である場合、前記処理済み分割画像を左右反転せずに前記記憶手段に記憶させる記憶制御工程と、
    前記記憶手段に記憶された処理済み分割画像を表示させるために、前記記憶制御工程による前記記憶手段への記憶順序に従って出力する出力工程と、を有することを特徴とする画像処理装置の制御方法。
  9. コンピュータを請求項1乃至のうち、何れか1項に記載の画像処理装置として動作させるためのプログラム。
JP2013078987A 2013-04-04 2013-04-04 画像処理装置およびその制御方法 Expired - Fee Related JP6239843B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013078987A JP6239843B2 (ja) 2013-04-04 2013-04-04 画像処理装置およびその制御方法
US14/230,137 US9154665B2 (en) 2013-04-04 2014-03-31 Image processing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013078987A JP6239843B2 (ja) 2013-04-04 2013-04-04 画像処理装置およびその制御方法

Publications (3)

Publication Number Publication Date
JP2014202920A JP2014202920A (ja) 2014-10-27
JP2014202920A5 JP2014202920A5 (ja) 2016-05-26
JP6239843B2 true JP6239843B2 (ja) 2017-11-29

Family

ID=51654244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013078987A Expired - Fee Related JP6239843B2 (ja) 2013-04-04 2013-04-04 画像処理装置およびその制御方法

Country Status (2)

Country Link
US (1) US9154665B2 (ja)
JP (1) JP6239843B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160008305A (ko) * 2014-07-14 2016-01-22 삼성전자주식회사 디스플레이 드라이버 ic의 작동 방법과 이를 포함하는 이미지 처리 시스템의 작동 방법
US10170154B2 (en) * 2015-11-16 2019-01-01 Virtual Dreamware, LLC Symmetrically mirrored video segment
TWI609143B (zh) * 2016-12-29 2017-12-21 財團法人工業技術研究院 偏心擺動減速裝置
US11462192B2 (en) * 2020-05-18 2022-10-04 Rockwell Collins, Inc. Flipped or frozen display monitor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178527A (ja) * 1996-12-19 1998-06-30 Fuji Film Micro Device Kk 画像データ処理装置
JP3725499B2 (ja) 2002-07-10 2005-12-14 日本電信電話株式会社 映像信号変換装置および方法
JP4760799B2 (ja) 2007-08-07 2011-08-31 ソニー株式会社 液晶プロジェクタおよび液晶プロジェクタの制御方法
JP2011069914A (ja) * 2009-09-24 2011-04-07 Toshiba Digital Media Engineering Corp 表示制御装置および表示制御方法
JP5604894B2 (ja) * 2010-02-16 2014-10-15 セイコーエプソン株式会社 画像処理装置、画像処理方法、コンピュータープログラム
US8390743B2 (en) * 2011-03-31 2013-03-05 Intersil Americas Inc. System and methods for the synchronization and display of video input signals
JP2013114112A (ja) * 2011-11-30 2013-06-10 Sony Corp 解像度変換装置および方法

Also Published As

Publication number Publication date
JP2014202920A (ja) 2014-10-27
US9154665B2 (en) 2015-10-06
US20140300935A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
US9560331B2 (en) Signal processing method, signal processing system and display device
US9454794B2 (en) Image processing apparatus, image processing method, and program
JP6055433B2 (ja) ゲーム提供サーバ
JP6239843B2 (ja) 画像処理装置およびその制御方法
US9569703B2 (en) Data transfer apparatus and method thereof
GB2565613A (en) Data processing systems
JP2007041258A (ja) 画像表示装置およびタイミングコントローラ
EP3232401A1 (en) Image processing apparatus, image processing method, and program
US20110200254A1 (en) Image processing device, image processing method, and computer program
JP2015115837A (ja) 制御装置、画像処理装置、制御方法、およびプログラム
US10713757B2 (en) Image processing apparatus, control method thereof, and storage medium
JP2013243610A (ja) 画像データ送信装置、画像データ受信装置、画像データ伝送システム、画像データ送信方法、画像データ受信方法、送信画像データおよびプログラム
JP2018157335A (ja) 画像処理システム
JP2007017615A (ja) 画像処理装置,画像処理方法及びプログラム
JP2015096920A (ja) 画像処理装置および画像処理システムの制御方法
JPH10333669A (ja) 画像メモリ制御装置
JP5671635B2 (ja) 画像処理装置及びその制御方法
JP2018191154A (ja) 画像処理装置、画像処理方法及びプログラム
JP2023170133A (ja) 投写方法及び投写システム
JP4737852B2 (ja) 画像処理装置および画像表示装置
JP2008116812A (ja) 表示装置、プロジェクタおよび表示方法
JP2000324337A (ja) 画像拡大縮小装置
JP2007286082A (ja) 描画処理装置
JP2011259107A (ja) 投影装置及びその制御方法
JP2013004031A (ja) 画像処理装置、画像処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R151 Written notification of patent or utility model registration

Ref document number: 6239843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees