JP2014187601A - 画像処理装置、画像処理方法、及び、プログラム - Google Patents

画像処理装置、画像処理方法、及び、プログラム Download PDF

Info

Publication number
JP2014187601A
JP2014187601A JP2013061953A JP2013061953A JP2014187601A JP 2014187601 A JP2014187601 A JP 2014187601A JP 2013061953 A JP2013061953 A JP 2013061953A JP 2013061953 A JP2013061953 A JP 2013061953A JP 2014187601 A JP2014187601 A JP 2014187601A
Authority
JP
Japan
Prior art keywords
image
line
conversion
pixels
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013061953A
Other languages
English (en)
Inventor
Masanori Yamanaka
政宣 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013061953A priority Critical patent/JP2014187601A/ja
Priority to US14/205,409 priority patent/US9454794B2/en
Priority to CN201410099139.6A priority patent/CN104079857A/zh
Publication of JP2014187601A publication Critical patent/JP2014187601A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/10—Processing, recording or transmission of stereoscopic or multi-view image signals
    • H04N13/106—Processing image signals
    • H04N13/139—Format conversion, e.g. of frame-rate or size
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

【課題】2D画像と3D画像との両方の解像度変換を、低コストで行う。
【解決手段】画像処理部は、入力画像を記憶し、その入力画像の一部又は全部を、第１の画像と第２の画像として読み出し、第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得し、アップコンバート用ラインの画素を用いて、第１の画像をアップコンバートした第１のアップコンバート画像と、第２の画像をアップコンバートした第２のアップコンバート画像とを生成する。そして、画像処理部は、第１及び第２のアップコンバート画像を、第１及び第２のメモリブロックにそれぞれ書き込み、第１及び第２のメモリブロックから、画素を、所定の順番で読み出すことにより、入力画像を、ラインバイライン方式の3D画像に変換する。本技術は、画像の解像度変換を行う場合に適用できる。
【選択図】図１

Description

本技術は、画像処理装置、画像処理方法、及び、プログラムに関し、特に、例えば、2D画像と3D画像との両方の解像度変換を、低コストで行うことができるようにする画像処理装置、画像処理方法、及び、プログラムに関する。
近年、表示装置の大型化が進んでいる。
いわゆる2K解像度（解像度が2K）の表示装置（及び画像）は、1920×1080画素の解像度を有している。一方、いわゆる4K解像度の表示装置は、3840×2160画素や4096×2160画素などの解像度を有している。
例えば、2K解像度の画像（2K画像）を、4K解像度の表示装置で表示させる場合、解像度を整合させるために、2K画像を4K画像に変換する解像度変換を行う必要がある。
例えば、特許文献１では、複数の表示装置を組み合わせて１つの表示装置として機能させるマルチディスプレイにおいて画像を表示する際の解像度変換の技術が提案されている。
特開2003-280623号公報
4K解像度の表示装置（以下、4K表示装置ともいう）の4K画像のスキャンの方式については標準となる方式が存在せず、表示装置によって、スキャンの方式が異なる。
4K表示装置のスキャンの方式としては、例えば、単画面方式や、すだれ方式、田の字通常方式、田の字わき出し方式等と呼ばれる方式がある。
単画面方式やすだれ方式の4K表示装置としては、例えば、ラインごとに、偏光特性の異なる偏光板が表示画面に設けられた液晶パネルを採用する4K表示装置が実現されつつある。かかる4K表示装置によれば、2D(Dimension)画像を表示する他、偏光メガネとの組み合わせで、ラインバイライン方式の3D画像を表示することができる（ユーザは、偏光めがねを用いることにより、ラインバイライン方式の3D画像を視聴することができる）。
ところで、4K表示装置のスキャンの方式ごとや、解像度変換の対象が、2D画像であるか、又は、3D画像であるかによって、解像度変換に、別個の装置を用意するのでは、装置全体が高コスト化する。
本技術は、このような状況に鑑みてなされたものであり、2D画像と3D画像との両方の解像度変換を、低コストで行うことができるようにするものである。
本技術の画像処理装置、又は、プログラムは、入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出すメモリ部と、前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部と、前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成するアップコンバート部と、前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出すことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する生成部とを備え、前記入力画像が、3D(Dimension)画像である場合、前記メモリ部は、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、前記取得部は、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、前記生成部は、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する画像処理装置、又は、そのような画像処理装置としてコンピュータを機能させるためのプログラムである。
本技術の画像処理方法は、入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出し、前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得し、前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成し、前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出すことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成するステップを含み、前記入力画像が、3D(Dimension)画像である場合、前記第１及び第２の画像の読み出しでは、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、前記アップコンバート用ラインの取得では、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、前記出力画像の生成では、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する画像処理方法である。
以上のような本技術においては、入力画像が記憶され、前記入力画像の一部又は全部が、第１の画像と第２の画像として読み出される。また、前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインが取得され、前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とが生成される。さらに、前記第１のアップコンバート画像が、第１のメモリブロックに書き込まれるとともに、前記第２のアップコンバート画像が、第２のメモリブロックに書き込まれ、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素が、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出されるとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素が、前記所定の順番で読み出され、これにより、前記表示装置のスキャン方式に応じた前記出力画像が生成される。そして、前記入力画像が、3D(Dimension)画像である場合には、前記3D画像のうちの、左眼で観察されるL側画像が、前記第１の画像として読み出されるとともに、右眼で観察されるR側画像が、前記第２の画像として読み出される。また、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインが取得されるとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインが取得される。さらに、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像が生成される。
なお、画像処理装置は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
また、プログラムは、伝送媒体を介して伝送することにより、又は、記録媒体に記録して、提供することができる。
本技術によれば、画像の解像度変換を行うことができる。特に、例えば、2D画像と3D画像との両方の解像度変換を、低コストで行うことができる。
本技術を適用したTVの一実施の形態の構成例を示すブロック図である。 表示装置１３で採用することができるスキャン方式を説明する図である。 2K入力画像が2D画像である場合のフレームメモリ部２１の処理を説明する図である。 垂直展開部２２の構成例を示すブロック図である。 表示装置１３のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合の垂直展開部２２の処理を説明する図である。 表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合の垂直展開部２２の処理を説明する図である。 スキャン変更部２４の構成例を示すブロック図である。 スキャン変更部２４の4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２に対する読み書きの処理を説明する図である。 スキャン変更部２４の4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２に対する読み書きの処理を説明する図である。 スキャン変更部２４の4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２に対する読み書きの処理を説明する図である。 スキャン変更部２４の4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２に対する読み書きの処理を説明する図である。 3D画像のアップコンバートを説明する図である。 2K入力画像が、ラインバイライン方式の3D画像である場合の、画像処理部１２による解像度変換の処理を説明する図である。 2K入力画像が、トップアンドボトム方式の3D画像である場合の、画像処理部１２による解像度変換の処理を説明する図である。 2K入力画像が、フレームシーケンシャル方式の3D画像である場合の、画像処理部１２による解像度変換の処理を説明する図である。 フレームシーケンシャル3D画像についての、フレームメモリ部２１の記憶内容と、第１及び第２の2K画像とを説明する図である。 画像処理部１２を構成する各ブロックの動作を説明する図である。 画像処理部１２が行う解像度変換の処理を説明するフローチャートである。 3D画像の解像度変換の処理を説明するフローチャートである。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
＜本技術を適用したTVの一実施の形態＞
図１は、本技術を適用したTV（テレビジョン受像機）の一実施の形態の構成例を示すブロック図である。
図１において、TVは、画像取得部１１、画像処理部１２、及び、表示装置１３を有する。
画像取得部１１は、例えば、チューナやネットワークインタフェース等で構成され、地上波その他のテレビジョン放送番組を受信することや、インターネット上のサーバからコンテンツを受信すること等によって、画像を取得し、画像処理部１２に入力する入力画像として、画像処理部１２に供給する。
なお、ここでは、入力画像は、例えば、解像度が2Kの画像（2K画像）であることとする。また、2K画像である入力画像を、2K入力画像ともいう。
画像処理部１２は、画像取得部１１からの2K入力画像の解像度を、表示装置１３の解像度に整合した解像度に変換する解像度変換を行い、その解像度変換によって得られる画像を、表示装置１３に出力する出力画像として、表示装置１３に供給する。
表示装置１３は、解像度が、例えば、4Kの表示装置（4K表示装置）であり、画像処理部１２から供給される出力画像を、所定のスキャンの方式（スキャン方式）で表示する。
なお、表示装置１３のスキャン方式としては、例えば、単画面方式や、すだれ方式、田の字通常方式、田の字わき出し方式と呼ばれる方式等を採用することができる。
また、単画面方式やすだれ方式の4K表示装置としては、例えば、ラインごとに、偏光特性の異なる偏光板が表示画面に設けられた液晶パネルを採用することができる。かかる4K表示装置を、表示装置１３として採用する場合には、2D画像を表示する他、偏光メガネとの組み合わせで、ラインバイライン方式の3D画像を表示することができる。
ここで、上述したように、入力画像が2K画像であり、表示装置１３が4K表示装置である場合には、画像処理部１２では、2K画像を4K画像に変換する解像度変換が行われる。
図１において、画像処理部１２は、フレームメモリ部２１、垂直展開部２２、アップコンバート部２３１及び２３２、スキャン変更部２４、並びに、制御部２５を有する。
フレームメモリ部２１は、１フレーム分以上の2K画像を記憶する記憶容量を有する。フレームメモリ部２１は、画像取得部１１から供給される2K入力画像をフレーム単位で記憶し、その2K入力画像（のフレーム）の一部又は全部を、第１の2K画像と第２の2K画像として読み出し、垂直展開部２２に供給する。なお、フレームメモリ部２１において、第１の2K画像、及び、第２の2K画像の読み出しは、並列して行うことができる。
垂直展開部２２は、フレームメモリ部２１から供給される第１の2K画像、及び、第２の2K画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部として機能し、アップコンバート用ラインを、アップコンバート部２３１及び２３２に供給する。
アップコンバート部２３１は、垂直展開部２２からのアップコンバート用ラインの画素を用いてアップコンバートを行うことにより、解像度が2Kの第１の2K画像をアップコンバートした第１のアップコンバート画像としての、解像度が4Kの第１の4K画像を生成し、スキャン変更部２４に供給する。
アップコンバート部２３２は、垂直展開部２２からのアップコンバート用ラインの画素を用いてアップコンバートを行うことにより、解像度が2Kの第２の2K画像をアップコンバートした第２のアップコンバート画像としての、解像度が4Kの第２の4K画像を生成し、スキャン変更部２４に供給する。
なお、アップコンバート部２３１及び２３２でのアップコンバートの方法は、特に限定されるものではなく、任意の方法を採用することができる。
スキャン変更部２４は、アップコンバート部２３１からの第１の4K画像と、アップコンバート部２３２からの第２の4K画像とを用いて、表示装置１３のスキャン方式に応じた、解像度が4Kの出力画像（4K出力画像）を生成する生成部として機能し、4K出力画像を、表示装置１３に供給する。
制御部２５は、画像処理部１２を構成する各ブロックを、必要に応じて制御する。
以上のように構成されるTVでは、画像取得部１１において、2K入力画像が取得され、画像処理部１２に供給される。画像処理部１２では、画像取得部１１からの2K入力画像の解像度変換が行われ、その解像度変換によって得られる4K出力画像を、表示装置１３に供給する。
表示装置１３では、画像処理部１２からの4K出力画像が、所定のスキャン方式で表示される。
＜スキャン方式＞
図２は、図１の表示装置１３で採用することができるスキャン方式の例を説明する図である。
上述したように、表示装置１３のスキャン方式としては、例えば、田の字通常方式や、田の字わき出し方式、すだれ方式、単画面方式と呼ばれる方式等を採用することができる。
田の字通常方式、及び、田の字わき出し方式では、4K表示装置である表示装置１３の表示画面４０が、水平方向と垂直方向とのぞれぞれに２等分され、4個の小表示画面４１，４２，４３、及び、４４に分割される。
ここで、小表示画面４１，４２，４３、及び、４４は、それぞれ、表示画面４０の左上、右上、左下、及び右下の部分である。
田の字通常方式では、小表示画面４１ないし４４のそれぞれについて、左上から右下に向かう方向にスキャン（以下、右下方向スキャンともいう）が、並列に行われる。
すなわち、田の字通常方式では、小表示画面４１ないし４４のそれぞれについて、左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンすることが、並列に行われる。
田の字わき出し方式では、小表示画面４１ないし４４のそれぞれについて、あたかも、画像が、表示画面４０の中心からわき出してくるような、表示画面４０の中心から４角に向かう方向にスキャンが、並列に行われる。
すなわち、田の字わき出し方式では、左上の小表示画面４１については、右下の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段上に上がって、同じように右から左に次の１行をスキャンする左上方向スキャンが行われる。
右上の小表示画面４２については、左下の画素を起点とし、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段上に上がって、同じように左から右に次の１行をスキャンする右上方向スキャンが行われる。
左下の小表示画面４３については、右上の画素を起点とし、水平方向左に１行の画素をスキャンし、左端までスキャンしたら垂直方向に１段下に下がって、同じように右から左に次の１行をスキャンする左下方向スキャンが行われる。
右下の小表示画面４４については、右下方向スキャンが行われる。すなわち、左上の画素を起点として、水平方向右に１行の画素がスキャンされ、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行がスキャンされる。
すだれ方式では、4K表示装置である表示装置１３の表示画面４０が、水平方向に４等分され、4個の小表示画面５１，５２，５３、及び、５４に分割される。
ここで、小表示画面５１，５２，５３、及び、５４は、それぞれ、表示画面４０の左から１番目、２番目、３番目、及び、４番目の部分である。
すだれ方式では、小表示画面５１ないし５４のそれぞれについて、左上から右下に向かう右下方向スキャンが行われる。
すなわち、すだれ方式では、小表示画面５１ないし５４のそれぞれについて、左上の画素から、水平方向右に１行の画素をスキャンし、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行をスキャンすることが、並列に行われる。
単画面方式では、表示画面４０は分割されずに、右下方向スキャンが行われる。
すなわち、単画面方式では、表示画面４０の左上の画素から、水平方向右に１行の画素がスキャンされ、右端までスキャンしたら垂直方向に１段下に下がって、同じように左から右に次の１行がスキャンされる。
なお、単画面方式では、表示装置１３に画像を伝送する伝送路が１つの伝送路で済むが、単画面方式以外のスキャン方式では、４つの伝送路が必要となる。但し、単画面方式以外のスキャン方式では、１つの伝送路の伝送帯域は、単画面方式の場合よりも小さくなる。
一般に、表示装置１３のスキャン方式が異なれば、2K入力画像の解像度変換を行う解像度変換装置としては、表示装置１３のスキャン方式に応じた構成の装置を用意する必要がある。
しかしながら、表示装置１３のスキャン方式ごとに、別個の構成の解像度変換装置を用意するのでは、コスト高になる。
そこで、図１の画像処理部１２では、表示装置１３のスキャン方式によらず、表示装置１３のスキャン方式に対応した4K出力画像を得る解像度変換を行うことができるようになっている。
以下、2K入力画像が2D画像である場合の画像処理部１２の解像度変換について説明する。
＜2K入力画像が2D画像である場合の解像度変換＞
図３は、2K入力画像が2D画像である場合のフレームメモリ部２１（図１）の処理を説明する図である。
図３Ａは、表示装置１３（図１）のスキャン方式が、田の字通常方式である場合のフレームメモリ部２１の処理を説明する図である。
表示装置１３のスキャン方式が、田の字通常方式である場合、フレームメモリ部２１は、画像取得部１１からの2K入力画像のフレームを記憶する。
そして、フレームメモリ部２１は、2K入力画像のフレームの一部としての上半分の画素（の画素値）を、右下方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、2K入力画像のフレームの他の一部としての下半分の画素を、上半分の画素を読み出す場合と同様に、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
なお、実装上は、後段のアップコンバート部２３ｉにおけるアップコンバートでの4K出力画像の中央部分のラインの画素の生成のために、フレームメモリ部２１では、2K入力画像（のフレーム）からの、第１の2K画像、及び、第２の2K画像の読み出しは、2K入力画像の中央部分のラインについては、オーバーラップするように行われる。
すなわち、フレームメモリ部２１では、2K入力画像（のフレーム）の上半分の画素の他、その上半分のすぐ下の数ラインの画素も、第１の2K画像として読み出される。同様に、フレームメモリ部２１では、2K入力画像の下半分の画素の他、その下半分のすぐ上の数ラインの画素も、第２の2K画像として読み出される。
図３Ｂは、表示装置１３のスキャン方式が、田の字わき出し方式である場合のフレームメモリ部２１の処理を説明する図である。
表示装置１３のスキャン方式が、田の字わき出し方式である場合、フレームメモリ部２１は、画像取得部１１からの2K入力画像のフレームを記憶する。
そして、フレームメモリ部２１は、2K入力画像のフレームの一部としての上半分の画素を、右上方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、2K入力画像のフレームの他の一部としての下半分の画素を、上半分の画素を読み出す場合とは異なり、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
なお、表示装置１３のスキャン方式が、田の字わき出し方式である場合には、実装上は、後段のアップコンバート部２３ｉにおけるアップコンバートでの4K出力画像の中央部分のラインの画素の生成のために、フレームメモリ部２１では、2K入力画像からの、第１の2K画像、及び、第２の2K画像の読み出しは、2K入力画像の中央部分のラインについては、田の字通常方式の場合と同様に、オーバーラップするように行われる。
図３Ｃは、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合のフレームメモリ部２１の処理を説明する図である。
表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合、フレームメモリ部２１は、画像取得部１１からの2K入力画像のフレームを記憶する。
そして、フレームメモリ部２１は、2K入力画像のフレームの一部としての奇数ラインのみの画素を、右下方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、2K入力画像のフレームの他の一部としての偶数ラインのみの画素を、奇数ラインの画素を読み出す場合と同様に、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
なお、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合には、田の字通常方式や、田の字わき出し方式のように、表示装置１３の表示画面４０が、垂直方向に分割されないため、2K入力画像からの、第１の2K画像、及び、第２の2K画像の読み出しにあたって、2K入力画像の中央部分のラインをオーバーラップするように読み出す必要はない。
図４は、図１の垂直展開部２２の構成例を示すブロック図である。
垂直展開部２２は、展開部６１及び６２、並びに、選択部６３を有する。
展開部６１には、フレームメモリ部２１（図１）から第１の2K画像（の画素）が供給される。
展開部６１は、複数としての4個のラインメモリ６１１，６１２，６１３、及び、６１４を有する。
ラインメモリ６１ｊは、2K画像の１ライン分の記憶容量を有し、フレームメモリ部２１からの第１の2K画像の１ラインの画素を記憶する。
展開部６１では、4個のラインメモリ６１１ないし６１４において、フレームメモリ部２１からの第１の2K画像の連続する４ラインの画素が、フレームメモリ部２１からの供給順に記憶される。そして、展開部６１は、ラインメモリ６１１ないし６１４に記憶された第１の2K画像の連続する４ラインの画素を、いわば垂直方向に展開した形で、並列に読み出し、選択部６３に供給する。
展開部６２には、フレームメモリ部２１から第２の2K画像（の画素）が供給される。
展開部６２は、複数としての4個のラインメモリ６２１，６２２，６２３、及び、６２４を有する。
ラインメモリ６２jは、2K画像の１ライン分の記憶容量を有し、フレームメモリ部２１からの第２の2K画像の１ラインの画素を記憶する。
展開部６２では、4個のラインメモリ６２１ないし６２４において、フレームメモリ部２１からの第２の2K画像の連続する４ラインの画素が、フレームメモリ部２１からの供給順に記憶される。そして、展開部６２は、ラインメモリ６２１ないし６２４に記憶された第２の2K画像の連続する４ラインの画素を、垂直方向に展開した形で、並列に読み出し、選択部６３に供給する。
選択部６３は、展開部６１からの第１の2K画像の（連続する）４ライン、及び、展開部６２からの第２の2K画像の（連続する）４ラインの一方、又は、両方から、第１の4K画像を生成するアップコンバートに用いるアップコンバート用ラインである第１のアップコンバート用ラインを選択し、アップコンバート部２３１（図１）に供給する。
さらに、選択部６３は、展開部６１からの第１の2K画像の４ライン、及び、展開部６２からの第２の2K画像の４ラインの他方、又は、両方から、第２の4K画像を生成するアップコンバートに用いるアップコンバート用ラインである第２のアップコンバート用ラインを選択し、アップコンバート部２３２（図１）に供給する。
なお、本実施の形態では、アップコンバート部２３ｉにおいて、2K入力画像の４ラインの画素を用いて、4K出力画像の１ラインの画素を生成することとしており、そのため、展開部６１は、4個のラインメモリ６１１ないし６１４を有する。
したがって、展開部６１を構成するラインメモリ６１ｊの数は、アップコンバート部２３ｉにおいて、4K出力画像の１ラインの画素の生成に用いる、2K入力画像の画素のラインの数によって異なる。
すなわち、アップコンバート部２３ｉにおいて、4K出力画像の１ラインの画素の生成に用いる、2K入力画像の画素のラインの数は、４ラインに限定されず、そのラインの数だけのラインメモリ６１ｊが、展開部６１に設けられる。展開部６２についても、同様である。
図５は、表示装置１３（図１）のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合の垂直展開部２２（図４）の処理を説明する図である。
表示装置１３のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合、フレームメモリ部２１から垂直展開部２２には、2K入力画像（のフレーム）の上半分が、第１の2K画像として供給されるとともに、2K入力画像の下半分が、第２の2K画像として供給される。
垂直展開部２２では、展開部６１において、第１の2K画像としての2K入力画像の上半分の連続する４ラインが記憶されて読み出され、選択部６３に供給される。
また、垂直展開部２２では、展開部６２において、第２の2K画像としての2K入力画像の下半分の連続する４ラインが記憶されて読み出され、選択部６３に供給される。
選択部６３は、展開部６１からの、2K入力画像の上半分の４ラインを、そのまま、第１のアップコンバート用ラインとして選択し、アップコンバート部２３１に供給する。
さらに、選択部６３は、展開部６２からの、2K入力画像の下半分の４ラインを、そのまま、第２のアップコンバート用ラインとして選択し、アップコンバート部２３２に供給する。
ここで、アップコンバート部２３１では、選択部６３からの第１のアップコンバート用ラインとしての2K入力画像の上半分の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像の上半分のライン（例えば、第１のアップコンバート用ラインとしての４ラインを垂直方向に２等分する水平線に近い位置の4K出力画像のライン）の画素を生成し、第１の4K画像として、スキャン変更部２４に供給する。
また、アップコンバート部２３２では、選択部６３からの第２のアップコンバート用ラインとしての2K入力画像の下半分の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像の下半分のラインの画素を生成し、第２の4K画像として、スキャン変更部２４に供給する。
したがって、表示装置１３のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合、第１の4K画像は、4K出力画像（のフレーム）の上半分の部分（領域）であり、第２の4K画像は、4K出力画像の下半分の部分である。
図６は、表示装置１３（図１）のスキャン方式が、単画面方式、又は、すだれ方式である場合の垂直展開部２２（図４）の処理を説明する図である。
表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合、フレームメモリ部２１から垂直展開部２２には、2K入力画像（のフレーム）の奇数ラインが、第１の2K画像として供給されるとともに、2K入力画像の偶数ラインが、第２の2K画像として供給される。
垂直展開部２２では、展開部６１において、第１の2K画像としての2K入力画像の奇数ラインの連続する４ラインが記憶されて読み出され、選択部６３に供給される。
また、垂直展開部２２では、展開部６２において、第２の2K画像としての2K入力画像の偶数ラインの連続する４ラインが記憶されて読み出され、選択部６３に供給される。
なお、展開部６１が選択部６３に供給する奇数ラインの４ラインのそれぞれと、展開部６２が選択部６３に供給する偶数ラインの４ラインそれぞれとは、元の2K入力画像において隣接するラインになっている。
選択部６３は、展開部６１からの、2K入力画像の奇数ラインの４ラインと、展開部６からの、2K入力画像の偶数ラインの４ラインとを交互に配置することにより、いわば櫛状にマージするラインのミックスを行って、元の2K入力画像の８ラインを復元する。
そして、選択部６３は、元の2K入力画像の８ラインのうちの、4K出力画像の奇数ラインの画素の位置に対応する、その奇数ラインの画素の生成に用いる連続する４ラインを、第１のアップコンバート用ラインとして選択し、アップコンバート部２３１に供給する。
また、選択部６３は、元の2K入力画像の８ラインのうちの、4K出力画像の偶数ラインの画素の位置に対応する、その偶数ラインの画素の生成に用いる連続する４ラインを、第２のアップコンバート用ラインとして選択し、アップコンバート部２３２に供給する。
ここで、アップコンバート部２３１では、選択部６３からの第１のアップコンバート用ラインとしての2K入力画像の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像の奇数ラインの画素を生成し、第１の4K画像として、スキャン変更部２４に供給する。
また、アップコンバート部２３２では、選択部６３からの第２のアップコンバート用ラインとしての2K入力画像の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像の偶数ラインの画素を生成し、第２の4K画像として、スキャン変更部２４に供給する。
したがって、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合、第１の4K画像は、4K出力画像（のフレーム）の奇数ラインであり、第２の4K画像は、4K出力画像の偶数ラインである。
なお、アップコンバート部２３１からスキャン変更部２４への、第１の4K画像の画素の供給の順番は、図３で説明したフレームメモリ部２１からの第１の2K画像としての画素の読み出しの順番と一致する。
同様に、アップコンバート部２３２からスキャン変更部２４への、第２の4K画像の画素の供給の順番は、図３で説明したフレームメモリ部２１からの第２の2K画像としての画素の読み出しの順番と一致する。
したがって、表示装置１３のスキャン方式が、田の字通常方式、単画面方式、又は、すだれ方式である場合、アップコンバート部２３１からスキャン変更部２４には、第１の4K画像の画素は、右下方向スキャンの順番で供給される。
また、表示装置１３のスキャン方式が、田の字わき出し方式である場合、アップコンバート部２３１からスキャン変更部２４には、第１の4K画像の画素は、右上方向スキャンの順番で供給される。
一方、アップコンバート部２３２からスキャン変更部２４への、第２の4K画像の画素の供給は、（表示装置１３のスキャン方式によらず、）右下方向スキャンの順番で行われる。
図７は、図１のスキャン変更部２４の構成例を示すブロック図である。
スキャン変更部２４は、複数のラインメモリを有する複数のメモリブロックを有し、そのメモリブロックに対する、アップコンバート部２３１からの第１の4K画像、及び、アップコンバート部２３２からの第２の4K画像の書き込みと読み出しを行うことで、表示装置１３のスキャン方式に応じた4K出力画像を生成し、表示装置１３に供給する。
すなわち、図７において、スキャン変更部２４は、4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２を有する。
メモリブロック７１は、4個のラインメモリ７１１，７１２，７１３、及び、７１４を有し、メモリブロック７２は、4個のラインメモリ７２１，７２２，７２３、及び、７２４を有する。
メモリブロック８１は、4個のラインメモリ８１１，８１２，８１３、及び、８１４を有し、メモリブロック８２は、4個のラインメモリ８２１，８２２，８２３、及び、８２４を有する。
ラインメモリ７１１は、4K出力画像の1/4ラインを記憶する記憶容量を有する。他のラインメモリ７１２ないし７１４，７２１ないし７２４、８１１ないし８１４、及び、８２１ないし８２４も、同様である。
メモリブロック７１は、スキャン変更部２４から供給される第１の4K画像の１ラインを、ラインメモリ７１１ないし７１４に書き込み、表示装置１３（図１）のスキャン方式に応じて決められた所定の順番で読み出す。
同様に、メモリブロック７２は、スキャン変更部２４から供給される第１の4K画像の１ラインを、ラインメモリ７２１ないし７２４に順次書き込み、表示装置１３のスキャン方式に応じて決められた所定の順番で読み出す。
メモリブロック８１は、スキャン変更部２４から供給される第２の4K画像の１ラインを、ラインメモリ８１１ないし８１４に順次書き込み、表示装置１３のスキャン方式に応じて決められた所定の順番で読み出す。
同様に、メモリブロック８２は、スキャン変更部２４から供給される第２の4K画像の１ラインを、ラインメモリ８２１ないし８２４に書き込み、表示装置１３のスキャン方式に応じて決められた所定の順番で読み出す。
メモリブロック７１とメモリブロック７２とについては、そのメモリブロック７１及び７２のうちの一方に書き込みが行われているとき、他方からは、読み出しが行われる。
すなわち、メモリブロック７１とメモリブロック７２とについては、そのメモリブロック７１及び７２のうちの一方に、スキャン変更部２４からの第１の4K画像のある１ラインが書き込まれているとき、他方からは、前回書き込まれた第１の4K画像の１ラインが読み出される。
同様に、メモリブロック８１とメモリブロック８２とについては、そのメモリブロック８１及び８２のうちの一方に書き込みが行われているとき、他方からは、読み出しが行われる。
図８、図９、図１０、及び、図１１を参照して、スキャン変更部２４の4個のメモリブロック７１及び７２、並びに、メモリブロック８１及び８２に対する読み書きの処理を説明する。
なお、図８ないし図１１では、スキャン変更部２４において、メモリブロック７１及び８１に、書き込みが行われ、メモリブロック７２及び８２から、読み出しが行われる状態になっていることとする。
図８ないし図１１に示すように、表示装置１３のスキャン方式にかかわらず、メモリブロック７１では、スキャン変更部２４からの第１の4K画像の１ラインが、供給順に、ラインメモリ７１１ないし７１４に順次（ラインメモリ７１１，７１２，７１３，７１４の順番で）書き込まれる。
同様に、表示装置１３のスキャン方式にかかわらず、メモリブロック８１では、スキャン変更部２４からの第２の4K画像の１ラインが、供給順に、ラインメモリ８１１ないし８１４に順次書き込まれる。
一方、メモリブロック７２及び８２では、それぞれに書き込まれた（4K画像の）１ラインの画素の読み出しが、表示装置１３のスキャン方式に応じて決められた所定の順番で行われる。
図８は、表示装置１３のスキャン方式が、田の字通常方式である場合の、メモリブロック７２及び８２それぞれからの１ラインの画素の読み出しの順番を示す図である。
表示装置１３のスキャン方式が、田の字通常方式である場合、メモリブロック７２からは、矢印R11と矢印R12で示されるように、第１の4K画像の２つの画素（の画素値）が並列して読み出される。
すなわち、メモリブロック７２では、矢印R11で示されるように、ラインメモリ７２１及び７２２から、書き込み順と同一の順番で、第１の4K画像の1/2ラインの画素が順番に読み出される。
さらに、メモリブロック７２では、同時に、矢印R12で示されるように、ラインメモリ７２３及び７２４から、書き込み順と同一の順番で、第１の4K画像の1/2ラインの画素が順番に読み出される。
一方、メモリブロック８２からは、矢印R13と矢印R14で示されるように、第２の4K画像の２つの画素が並列して読み出される。
すなわち、メモリブロック８２では、矢印R13で示されるように、ラインメモリ８２１及び８２２から、書き込み順と同一の順番で、第２の4K画像の1/2ラインの画素が順番に読み出される。
さらに、メモリブロック８２では、同時に、矢印R14で示されるように、ラインメモリ８２３及び８２４から、書き込み順と同一の順番で、第２の4K画像の1/2ラインの画素が順番に読み出される。
ここで、表示装置１３のスキャン方式が、田の字通常方式である場合には、図５で説明したように、第１の4K画像は、4K出力画像（のフレーム）の上半分であり、第２の4K画像は、4K出力画像の下半分である。
メモリブロック７２から矢印R11で示す順番で読み出された第１の4K画像の画素により構成される画像（第１の4K画像の左半分）は、4K出力画像の左上の1/4の部分（4K出力画像を、水平方向と垂直方向とのぞれぞれに２等分したときの左上の部分）として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R11で示す順番で読み出された第１の4K画像の画素により構成される画像が、右下方向スキャンで、表示画面４０の左上の小表示画面４１（図２）に表示される。
メモリブロック７２から矢印R12で示す順番で読み出された第１の4K画像の画素により構成される画像（第１の4K画像の右半分）は、4K出力画像の右上の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R12で示す順番で読み出された第１の4K画像の画素により構成される画像が、右下方向スキャンで、表示画面４０の右上の小表示画面４２（図２）に表示される。
メモリブロック８２から矢印R13で示す順番で読み出された第２の4K画像の画素により構成される画像（第２の4K画像の左半分）は、4K出力画像の左下の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック８２から矢印R13で示す順番で読み出された第２の4K画像の画素により構成される画像が、右下方向スキャンで、表示画面４０の左下の小表示画面４３（図２）に表示される。
メモリブロック８２から矢印R14で示す順番で読み出された第２の4K画像の画素により構成される画像（第２の4K画像の右半分）は、4K出力画像の右下の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック８２から矢印R14で示す順番で読み出された第２の4K画像の画素により構成される画像が、右下方向スキャンで、表示画面４０の右下の小表示画面４４（図２）に表示される。
以上のようにして、表示装置１３では、田の字通常方式で、4K出力画像が表示される。
図９は、表示装置１３のスキャン方式が、田の字わき出し方式である場合の、メモリブロック７２及び８２それぞれからの１ラインの画素の読み出しの順番を示す図である。
表示装置１３のスキャン方式が、田の字わき出し方式である場合、メモリブロック７２からは、矢印R21と矢印R22で示されるように、第１の4K画像の２つの画素が並列して読み出される。
すなわち、メモリブロック７２では、矢印R21で示されるように、ラインメモリ７２１及び７２２から、書き込み順と逆の順番で、第１の4K画像の1/2ラインの画素が順番に読み出される。
さらに、メモリブロック７２では、同時に、矢印R22で示されるように、ラインメモリ７２３及び７２４から、書き込み順と同一の順番で、第１の4K画像の1/2ラインの画素が順番に読み出される。
一方、メモリブロック８２からは、矢印R23と矢印R24で示されるように、第２の4K画像の２つの画素が並列して読み出される。
すなわち、メモリブロック８２では、矢印R23で示されるように、ラインメモリ８２１及び８２２から、書き込み順と逆の順番で、第２の4K画像の1/2ラインの画素が順番に読み出される。
さらに、メモリブロック８２では、同時に、矢印R24で示されるように、ラインメモリ８２３及び８２４から、書き込み順と同一の順番で、第２の4K画像の1/2ラインの画素が順番に読み出される。
ここで、表示装置１３のスキャン方式が、田の字わき出し方式である場合、第１の4K画像は、4K出力画像（のフレーム）の上半分であり、第２の4K画像は、4K出力画像の下半分である。
メモリブロック７２から矢印R21で示す順番で読み出された第１の4K画像の画素により構成される画像（第１の4K画像の左半分）は、4K出力画像の左上の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R21で示す順番で読み出された第１の4K画像の画素により構成される画像が、左上方向スキャンで、表示画面４０の左上の小表示画面４１（図２）に表示される。
メモリブロック７２から矢印R22で示す順番で読み出された第１の4K画像の画素により構成される画像（第１の4K画像の右半分）は、4K出力画像の右上の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R22で示す順番で読み出された第１の4K画像の画素により構成される画像が、右上方向スキャンで、表示画面４０の右上の小表示画面４２（図２）に表示される。
メモリブロック８２から矢印R23で示す順番で読み出された第２の4K画像の画素により構成される画像（第２の4K画像の左半分）は、4K出力画像の左下の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック８２から矢印R23で示す順番で読み出された第２の4K画像の画素により構成される画像が、左下方向スキャンで、表示画面４０の左下の小表示画面４３（図２）に表示される。
メモリブロック８２から矢印R24で示す順番で読み出された第２の4K画像の画素により構成される画像（第２の4K画像の右半分）は、4K出力画像の右下の1/4の部分として、表示装置１３に供給される。
表示装置１３では、メモリブロック８２から矢印R24で示す順番で読み出された第２の4K画像の画素により構成される画像が、右下方向スキャンで、表示画面４０の右下の小表示画面４４（図２）に表示される。
以上のようにして、表示装置１３では、田の字わき出し方式で、4K出力画像が表示される。
ここで、図８及び図９で説明したように、メモリブロック７２（及び７１）から、第１の4K画像の２つの画素を並列して読み出すとともに、メモリブロック８２（及び８１）から、第２の4K画像の２つの画素を並列して読み出す読み出しを、以下、２分割読み出しともいう。
図１０は、表示装置１３のスキャン方式が、すだれ方式である場合の、メモリブロック７２及び８２それぞれからの１ラインの画素の読み出しの順番を示す図である。
表示装置１３のスキャン方式が、すだれ方式である場合、メモリブロック７２からは、矢印R31，R32，R33、及び、R32で示されるように、第１の4K画像の４つの画素が並列して読み出される。
すなわち、メモリブロック７２では、矢印R31で示されるように、ラインメモリ７２１から、書き込み順と同一の順番で、第１の4K画像の1/4ラインの画素が順番に読み出される。
さらに、メモリブロック７２では、同時に、矢印R32ないしR34で示されるように、ラインメモリ７２2ないし７２４それぞれから、書き込み順と同一の順番で、第１の4K画像の1/4ラインの画素が順番に読み出される。
一方、メモリブロック８２でも、メモリブロック７２からの読み出しに並列して、矢印R35，R36，R37、及び、R38で示されるように、第２の4K画像の４つの画素が並列して読み出される。
すなわち、メモリブロック８２では、矢印R35で示されるように、ラインメモリ８２１から、書き込み順と同一の順番で、第２の4K画像の1/4ラインの画素が順番に読み出される。
さらに、メモリブロック８２では、同時に、矢印R36ないしR38で示されるように、ラインメモリ８２２ないし８２４それぞれから、書き込み順と同一の順番で、第２の4K画像の1/4ラインの画素が順番に読み出される。
ここで、表示装置１３のスキャン方式が、すだれ方式である場合、第１の4K画像は、4K出力画像（のフレーム）の奇数ラインであり、第２の4K画像は、4K出力画像の偶数ラインである。
メモリブロック７２から読み出された1/4ラインの画素と、メモリブロック８２から読み出された1/4ラインの画素とは、その順番で、表示装置１３に供給される。
すなわち、メモリブロック７２から矢印R31で示す順番で読み出された第１の4K画像の（左から）１番目の1/4ラインの画素（第１の4K画像の左端から1/4ラインの位置までの画素）は、4K出力画像の奇数ラインの１番目の1/4ラインの画素として、表示装置１３に供給される。
さらに、メモリブロック８２から矢印R35で示す順番で読み出された第２の4K画像の１番目の1/4ラインの画素（第２の4K画像の左端から1/4ラインの位置までの画素）は、4K出力画像の偶数ラインの１番目の1/4ラインの画素として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R31で示す順番で読み出された第１の4K画像の１番目の1/4ラインの画素（4K出力画像の奇数ラインの左端から1/4ラインの位置までの画素）と、メモリブロック８２から矢印R35で示す順番で読み出された第２の4K画像の１番目の1/4ラインの画素（4K出力画像の偶数ラインの左端から1/4ラインの位置までの画素）とが、その順番で、表示画面４０の（左から）１番目の小表示画面５１（図２）に表示される。
メモリブロック７２から矢印R32で示す順番で読み出された第１の4K画像の２番目の1/4ラインの画素（第１の4K画像の1/4ラインの位置から1/2ラインの位置までの画素）は、4K出力画像の奇数ラインの２番目の1/4ラインの画素として、表示装置１３に供給される。
さらに、メモリブロック８２から矢印R36で示す順番で読み出された第２の4K画像の２番目の1/4ラインの画素（第２の4K画像の1/4ラインの位置から1/2ラインの位置までの画素）は、4K出力画像の偶数ラインの２番目の1/4ラインの画素として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R32で示す順番で読み出された第１の4K画像の２番目の1/4ラインの画素（4K出力画像の奇数ラインの1/4ラインの位置から1/2ラインの位置までの画素）と、メモリブロック８２から矢印R36で示す順番で読み出された第２の4K画像の２番目の1/4ラインの画素（4K出力画像の偶数ラインの1/4ラインの位置から1/2ラインの位置までの画素）とが、その順番で、表示画面４０の２番目の小表示画面５２（図２）に表示される。
メモリブロック７２から矢印R33で示す順番で読み出された第１の4K画像の３番目の1/4ラインの画素（第１の4K画像の1/2ラインの位置から3/4ラインの位置までの画素）は、4K出力画像の奇数ラインの３番目の1/4ラインの画素として、表示装置１３に供給される。
さらに、メモリブロック８２から矢印R37で示す順番で読み出された第２の4K画像の３番目の1/4ラインの画素（第２の4K画像の1/2ラインの位置から3/4ラインの位置までの画素）は、4K出力画像の偶数ラインの３番目の1/4ラインの画素として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R33で示す順番で読み出された第１の4K画像の３番目の1/4ラインの画素（4K出力画像の奇数ラインの1/2ラインの位置から3/4ラインの位置までの画素）と、メモリブロック８２から矢印R37で示す順番で読み出された第２の4K画像の３番目の1/4ラインの画素（4K出力画像の偶数ラインの1/2ラインの位置から3/4ラインの位置までの画素）とが、その順番で、表示画面４０の３番目の小表示画面５３（図２）に表示される。
メモリブロック７２から矢印R34で示す順番で読み出された第１の4K画像の４番目の1/4ラインの画素（第１の4K画像の3/4ラインの位置から右端までの画素）は、4K出力画像の奇数ラインの４番目の1/4ラインの画素として、表示装置１３に供給される。
さらに、メモリブロック８２から矢印R38で示す順番で読み出された第２の4K画像の４番目の1/4ラインの画素（第２の4K画像の3/4ラインの位置から右端までの画素）は、4K出力画像の偶数ラインの４番目の1/4ラインの画素として、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R34で示す順番で読み出された第１の4K画像の４番目の1/4ラインの画素（4K出力画像の奇数ラインの3/4ラインの位置から右端までの画素）と、メモリブロック８２から矢印R38で示す順番で読み出された第２の4K画像の４番目の1/4ラインの画素（4K出力画像の偶数ラインの3/4ラインの位置から右端までの画素）とが、その順番で、表示画面４０の４番目の小表示画面５４（図２）に表示される。
以上のようにして、表示装置１３では、すだれ方式で、4K出力画像が表示される。
ここで、図１０で説明したように、メモリブロック７２から、第１の4K画像の４つの画素を並列して読み出すとともに、メモリブロック８２から、第２の4K画像の４つの画素を並列して読み出す読み出しを、以下、４分割読み出しともいう。
図１１は、表示装置１３のスキャン方式が、単画面方式である場合の、メモリブロック７２及び８２それぞれからの１ラインの画素の読み出しの順番を示す図である。
表示装置１３のスキャン方式が、単画面方式である場合、メモリブロック７２では、矢印R41で示されるように、ラインメモリ７２１ないし７２４から、書き込み順と同一の順番で、第１の4K画像の１ラインの画素が順次読み出される。
メモリブロック７２の読み出しと並列して、メモリブロック８２でも、矢印R42で示されるように、ラインメモリ８２１ないし８２４から、書き込み順と同一の順番で、第２の4K画像の１ラインの画素が順次読み出される。
ここで、表示装置１３のスキャン方式が、単画面方式である場合、第１の4K画像は、4K出力画像（のフレーム）の奇数ラインであり、第２の4K画像は、4K出力画像の偶数ラインである。
メモリブロック７２から読み出された1ラインの画素と、メモリブロック８２から読み出された1ラインの画素とは、その順番で、表示装置１３に供給される。
すなわち、メモリブロック７２から矢印R41で示す順番で読み出された第１の4K画像の１ライン（の画素）は、4K出力画像の奇数ライン（の画素）として、表示装置１３に供給される。
さらに、メモリブロック８２から矢印R42で示す順番で読み出された第２の4K画像の１ラインは、4K出力画像の偶数ラインとして、表示装置１３に供給される。
表示装置１３では、メモリブロック７２から矢印R41で示す順番で読み出された第１の4K画像の１ラインと、メモリブロック８２から矢印R42で示す順番で読み出された第２の4K画像の１ラインとが、その順番で、表示画面４０（図２）に表示される。
以上のようにして、表示装置１３では、単画面方式で、4K出力画像が表示される。
ここで、図１１で説明したように、メモリブロック７２から、第１の4K画像の１ラインを順次読み出すとともに、メモリブロック８２から、第２の4K画像の１ラインを順次読み出す読み出しを、以下、順次読み出しともいう。
以上のように、図１の画像処理部１２によれば、表示装置１３のスキャン方式が、田の字通常方式、田の字わき出し方式、すだれ方式、及び、単画面方式のいずれが採用されていても、そのスキャン方式に対応した解像度変換を行うことができる。
したがって、表示装置１３のスキャン方式ごとに、そのスキャン方式に対応した構成の解像度変換装置を、別個に用意する必要がないので、表示装置１３のスキャン方式によらず、解像度変換を、低コストで行うことができる。
＜2K入力画像が3D画像である場合の解像度変換＞
以上、2K入力画像が2D画像である場合の解像度変換について説明したが、以下では、2K入力画像が3D画像である場合の解像度変換について説明する。
図１２は、3D画像のアップコンバートを説明する図である。
ここで、3D画像の（伝送）方式には、ラインバイライン方式や、トップアンドボトム方式、フレームシーケンシャル方式と呼ばれる方式がある。
ラインバイライン方式では、左眼で観察されるL(Left)側画像のライン（L側ライン）が、１画面分の画像の奇数ライン及び偶数ラインのうちの一方のラインである、例えば、奇数ラインに配置され、右眼で観察されるR(Right)側画像のライン（R側ライン）が、他方のラインである偶数ラインに配置される。
トップアンドボトム方式では、L側画像のラインが、１画面分の画像の上半分及び下半分（の領域）のうちの一方である、例えば、上半分に配置され、R側画像のラインが、他方、すなわち、下半分に配置される。
フレームシーケンシャル方式では、L側画像の画面（フレーム）とR画像の画面とが、１フレームごとに交互に配置される。
図１２は、2K入力画像が、例えば、解像度2Kの3D画像である場合に、その3D画像を、図１のアップコンバート部２３iでアップコンバートを行うことにより得られる画像を示している。
すなわち、図１２Ａは、2K入力画像が、ラインバイライン方式の3D画像である場合に、その3D画像を、アップコンバート部２３iでアップコンバートしたアップコンバート結果を示している。
ラインバイライン方式の3D画像を、そのまま、アップコンバート部２３iでアップコンバートした場合、そのアップコンバートの結果得られる画像は、例えば、元の3D画像のL側画像の（影響が強く生じている）ラインと、R側画像の（影響が強く生じている）ラインとが、２ラインずつ配置されたような画像となり、ラインバイライン方式の3D画像ではなくなる。
図１２Ｂは、2K入力画像が、トップアンドボトム方式の3D画像である場合に、その3D画像を、アップコンバート部２３iでアップコンバートしたアップコンバート結果を示している。
トップアンドボトム方式の3D画像を、そのまま、アップコンバート部２３iでアップコンバートした場合、そのアップコンバートの結果得られる画像は、やはり、上半分に、L側画像（のライン）が配置され、下半分に、R側画像が配置された画像、すなわち、トップアンドボトム方式の3D画像となる。
図１２Ｃは、2K入力画像が、フレームシーケンシャル方式の3D画像である場合に、その3D画像を、アップコンバート部２３iでアップコンバートしたアップコンバート結果を示している。
フレームシーケンシャル方式の3D画像を、そのまま、アップコンバート部２３iでアップコンバートした場合、そのアップコンバートの結果得られる画像は、やはり、L側画像（のフレーム）とR側画像とが交互に配置された画像、すなわち、フレームシーケンシャル方式の3D画像となる。
したがって、表示装置１３が、例えば、単画面方式やすだれ方式の4K表示装置であり、さらに、ラインごとに、偏光特性の異なる偏光板が表示画面に設けられた液晶パネルが採用された、ラインバイライン方式の3D画像を表示することができる4K表示装置である場合には、3D画像を、そのまま、アップコンバート部２３iでアップコンバートしたのでは、ラインバイライン方式の3D画像を得ることができず、表示装置１３において、3D画像を表示することができない。
しかしながら、3D画像の方式ごとに、その方式の3D画像を、より高解像度の、ラインバイライン方式の3D画像に解像度変換する解像度変換装置を用意するのでは、高コスト化を招くことになる。
そこで、図１の画像処理部１２では、2D画像の2K画像を、田の字通常方式、田の字わき出し方式、すだれ方式、又は、単画面方式のスキャン方式で表示される2D画像の4K画像に解像度変換する他、ラインバイライン方式、トップアンドボトム方式、又は、フレームシーケンシャル方式の3D画像の2K画像を、ラインバイライン方式の3D画像の4K画像に解像度変換することができるようになっている。
図１３は、2K入力画像が、ラインバイライン方式の3D画像（ラインバイライン3D画像）である場合の、画像処理部１２による解像度変換の処理を説明する図である。
2K入力画像が、ラインバイライン3D画像である場合、フレームメモリ部２１は、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合と同様の処理（以下、単画面方式用処理、又は、すだれ方式用処理ともいう）を行う。
すなわち、図３Ｃで説明したように、フレームメモリ部２１は、画像取得部１１からの2K入力画像のフレームを記憶する。
そして、フレームメモリ部２１は、2K入力画像の一部としての奇数ラインのみの画素を、右下方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、2K入力画像の他の一部としての偶数ラインのみの画素を、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
したがって、2K入力画像が、ラインバイライン3D画像である場合には、フレームメモリ部２１から垂直展開部２２には、第１の2K画像として、ラインバイライン3D画像の奇数ライン、すなわち、L側画像のラインが供給される。さらに、フレームメモリ部２１から垂直展開部２２には、第２の2K画像として、ラインバイライン3D画像の偶数ライン、すなわち、R側画像のラインが供給される。
2K入力画像が、ラインバイライン3D画像である場合、垂直展開部２２は、表示装置１３のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合と同様の処理（以下、田の字通常方式用処理、又は、田の字わき出し方式用処理ともいう）を行う。
すなわち、図５で説明したように、垂直展開部２２は、第１の2K画像の連続する４ラインを、第１のアップコンバート用ラインとして選択し、アップコンバート部２３１に供給する。
さらに、垂直展開部２２は、第２の2K画像の連続する４ラインを、第２のアップコンバート用ラインとして選択し、アップコンバート部２３２に供給する。
したがって、2K入力画像が、ラインバイライン3D画像である場合には、垂直展開部２２では、第１の2K画像としてのL側画像の連続する４ラインが、第１のアップコンバート用ラインとして選択され、アップコンバート部２３１に供給される。
さらに、垂直展開部２２では、第２の2K画像としてのR側画像の連続する４ラインが、第２のアップコンバート用ラインとして選択され、アップコンバート部２３２に供給される。
アップコンバート部２３１では、垂直展開部２２からの第１のアップコンバート用ラインとしてのL側画像の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像としてのラインバイライン3D画像の奇数ラインの画素、すなわち、（4K出力画像としての3D画像の）L側画像の画素を生成し、第１の4K画像として、スキャン変更部２４に供給する。
また、アップコンバート部２３２では、垂直展開部２２からの第２のアップコンバート用ラインとしてのR側画像の４ラインの画素を用いて、その４ラインの位置に対応する、4K出力画像としてのラインバイライン3D画像の偶数ラインの画素、すなわち、（4K出力画像としての3D画像の）R側画像の画素を生成し、第２の4K画像として、スキャン変更部２４に供給する。
2K入力画像が、ラインバイライン3D画像である場合、スキャン変更部２４は、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合と同様の単画面方式用処理、又は、すだれ方式用処理を行う。
ここで、表示装置１３のスキャン方式が、単画面方式、又は、すだれ方式である場合には、図８ないし図１１で説明したように、スキャン変更部２４は、メモリブロック７１又は７２に、第１の4K画像の１ラインを書き込むとともに、メモリブロック８１又は８２に、第２の4K画像の１ラインを書き込む。
また、スキャン変更部２４は、メモリブロック７１又は７２から、図１１で説明した順次読み出し（、又は、図１０で説明した４分割読み出し）によって、第１の4K画像の１ラインの画素を順次読み出し（、又は、４画素ずつ並列に読み出し）、表示装置１３に供給する。
さらに、スキャン変更部２４は、メモリブロック８１又は８２から、図１１で説明した順次読み出し（、又は、図１０で説明した４分割読み出し）によって、第２の4K画像の１ラインの画素を順次読み出し（、又は、４画素ずつ並列に読み出し）、メモリブロック７１又は７２から読み出した第１の4K画像の１ラインの画素の表示装置１３への供給後に、メモリブロック８１又は８２から読み出した第２の4K画像の１ラインの画素を、表示装置１３に供給する。
2K入力画像が、ラインバイライン3D画像である場合、上述したように、第１の4K画像は、L側画像であり、第２の4K画像は、R側画像であるので、スキャン変更部２４から表示装置１３には、ラインバイライン3D画像が、4K出力画像として供給されることになる。
図１４は、2K入力画像が、トップアンドボトム方式の3D画像（トップアンドボトム3D画像）である場合の、画像処理部１２による解像度変換の処理を説明する図である。
2K入力画像が、トップアンドボトム3D画像である場合、フレームメモリ部２１は、表示装置１３のスキャン方式が、田の字通常方式である場合と同様の田の字通常方式用処理（、又は、田の字わき出し方式用処理）を行う。
すなわち、図３Ａで説明したように、フレームメモリ部２１は、画像取得部１１からの2K入力画像のフレームを記憶する。
そして、フレームメモリ部２１は、2K入力画像の一部としての上半分の画素を、右下方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、2K入力画像の他の一部としての下半分の画素を、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
したがって、2K入力画像が、トップアンドボトム3D画像である場合には、フレームメモリ部２１から垂直展開部２２には、第１の2K画像として、トップアンドボトム3D画像の上半分、すなわち、L側画像のラインが供給される。さらに、フレームメモリ部２１から垂直展開部２２には、第２の2K画像として、トップアンドボトム3D画像の下半分、すなわち、R側画像のラインが供給される。
2K入力画像が、トップアンドボトム3D画像である場合、垂直展開部２２、アップコンバート部２３１及び２３２、並びに、スキャン変更部２４では、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様の処理が行われる。
ここで、2K入力画像が、トップアンドボトム3D画像である場合、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様に、フレームメモリ部２１から垂直展開部２２には、第１の2K画像として、L側画像のラインが供給され、第２の2K画像として、R側画像のラインが供給される。
したがって、垂直展開部２２、アップコンバート部２３１及び２３２、並びに、スキャン変更部２４において、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様の処理が行われることにより、スキャン変更部２４から表示装置１３には、図１３の場合と同様に、ラインバイライン3D画像が、4K出力画像として供給される。
図１５は、2K入力画像が、フレームシーケンシャル方式の3D画像（フレームシーケンシャル3D画像）である場合の、画像処理部１２による解像度変換の処理を説明する図である。
なお、2K入力画像が、フレームシーケンシャル3D画像である場合には、フレームメモリ部２１は、２フレーム以上の記憶容量を有していることとする。
2K入力画像が、フレームシーケンシャル3D画像である場合、フレームメモリ部２１は、画像取得部１１から供給される2K入力画像としてのフレームシーケンシャル3D画像のフレームを記憶する。
ここで、上述したように、フレームメモリ部２１は、２フレーム以上の記憶容量を有しており、フレームメモリ部２１では、L側画像（のフレーム）とR側画像（のフレーム）とが、交互に並んだフレームシーケンシャル3D画像が、２フレーム以上記憶される。
なお、フレームメモリ部２１は、最新のフレームが供給されたとき、FIFO(First In First Out)のように、最も古いフレームを消去して、最新のフレームを記憶する。
2K入力画像が、フレームシーケンシャル3D画像である場合、フレームメモリ部２１は、L側画像のフレームの全部の画素を、右下方向スキャンの順番で読み出し、第１の2K画像として、垂直展開部２２に供給する。
さらに、フレームメモリ部２１は、R側画像のフレームの全部の画素を、右下方向スキャンの順番で読み出し、第２の2K画像として、垂直展開部２２に供給する。
したがって、2K入力画像が、フレームシーケンシャル3D画像である場合には、フレームメモリ部２１から垂直展開部２２には、第１の2K画像として、フレームシーケンシャル3D画像のL側画像のフレームが供給される。さらに、フレームメモリ部２１から垂直展開部２２には、第２の2K画像として、フレームシーケンシャル3D画像のR画像のフレームが供給される。
2K入力画像が、フレームシーケンシャル3D画像である場合、垂直展開部２２、アップコンバート部２３１及び２３２、並びに、スキャン変更部２４では、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様の処理が行われる。
ここで、2K入力画像が、フレームシーケンシャル3D画像である場合、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様に、フレームメモリ部２１から垂直展開部２２には、第１の2K画像として、L側画像のフレーム（のライン）が供給され、第２の2K画像として、R側画像のフレーム（のライン）が供給される。
したがって、垂直展開部２２、アップコンバート部２３１及び２３２、並びに、スキャン変更部２４において、図１３で説明した、2K入力画像がラインバイライン3D画像である場合と同様の処理が行われることにより、スキャン変更部２４から表示装置１３には、図１３の場合と同様に、ラインバイライン3D画像が、4K出力画像として供給される。
なお、2K入力画像を4K出力画像に変換する解像度変換では、2D画像、及び、フレームシーケンシャル方式以外の3D画像については、アップコンバート部２３１及び２３２において、第１及び第２の2K画像の横と縦それぞれの画素数を2倍にするアップコンバートが行われるが、フレームシーケンシャル3D画像については、第１及び第２の2K画像の横のみの画素数を2倍にするアップコンバートが行われる。
フレームシーケンシャル3D画像についての第１及び第２の2K画像の縦の画素数は、2D画像、及び、フレームシーケンシャル方式以外の3D画像についての第１及び第２の2K画像の縦の画素数の2倍になっているからである。
また、2D画像、及び、フレームシーケンシャル方式以外の3D画像については、フレームメモリ部２１において、2K入力画像の１フレームから、第１及び第２の2K画像が得られるが、フレームシーケンシャル3D画像については、フレームメモリ部２１において、2K入力画像の１フレームからは、第１又は第２の2K画像の一方しか得られない。
そのため、フレームシーケンシャル3D画像については、フレームメモリ部２１は、複数のフレームを記憶し、その複数のフレームのうちの、L側画像のフレームの全部の画素を読み出して、第１の2K画像とするとともに、R側画像のフレームの全部の画素を読み出して、第２の2K画像とする。
図１６は、フレームシーケンシャル3D画像についての、フレームメモリ部２１の記憶内容と、第１及び第２の2K画像とを説明する図である。
図１６では、フレームメモリ部２１は、４フレーム分の記憶容量を有している。また、図１６において、L側画像のフレームL#nとR側画像のフレームR#nとが、3D画像のペアとなるべきフレームである。
ここで、nは、フレームの順番であるフレーム番号を表し、3D画像のペアとなるべきL側画像のフレームL#nとR側画像のフレームR#nとのフレーム番号は、一致する。
フレームメモリ部２１では、図１６に示すように、フレームメモリ部２１に記憶されているフレームシーケンシャル3D画像のフレームのうちの、最新のL側画像のフレームを、第１の2K画像として読み出し、最新のR側画像のフレームを、第２の2K画像として読み出すことができる。
この場合、第１の2K画像としてのL側画像のフレームのフレーム番号と、第２の2K画像としてのR側画像のフレームのフレーム番号とは、一致しないことがある。
また、フレームメモリ部２１では、図１６に示すように、フレームメモリ部２１に記憶されているフレームシーケンシャル3D画像のフレームのうちの、フレーム番号が一致するL側画像のフレームとR側画像のフレームとのセットの中で、最新のセットのL側画像のフレームとR側画像のフレームを、それぞれ、第１の2K画像と第２の2K画像として読み出すことができる。
この場合、第１の2K画像としてのL側画像のフレームのフレーム番号と、第２の2K画像としてのR側画像のフレームのフレーム番号とは、必ず一致する。
図１７は、図１の画像処理部１２を構成する各ブロックの動作を説明する図である。
2K入力画像が2D画像であり、表示装置１３のスキャン方式が、田の字通常方式、又は、田の字わき出し方式である場合、フレームメモリ部２１では、その2K入力画像としての2D画像のフレームが記憶される。
そして、フレームメモリ部２１では、2K入力画像としての2D画像のフレームの上半分と下半分が、それぞれ、第１の2K画像と第２の2K画像として読み出される。
また、垂直展開部２２では、第１の2K画像と第２の2K画像のそれぞれのラインから、独立に、第１のアップコンバート用ラインと第２のアップコンバート用ラインが取得される。
さらに、アップコンバート部２３１では、第１のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の上半分となる第１の4K画像が生成される。
また、アップコンバート部２３２では、第２のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の下半分となる第２の4K画像が生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図８又は図９で説明した２分割読み出しが行われることで、田の字通常方式、又は、田の字わき出し方式の4K出力画像である2D画像が生成される。
2K入力画像が2D画像であり、表示装置１３のスキャン方式が、単画面方式である場合、フレームメモリ部２１では、その2K入力画像としての2D画像のフレームが記憶される。
そして、フレームメモリ部２１では、2K入力画像としての2D画像のフレームの奇数ラインと偶数ラインが、それぞれ、第１の2K画像と第２の2K画像として読み出される。
また、垂直展開部２２では、第１の2K画像と第２の2K画像のそれぞれのラインが、図６で説明したようにミックスされ、そのミックスされたラインから、第１のアップコンバート用ラインと第２のアップコンバート用ラインが取得される。
さらに、アップコンバート部２３１では、第１のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の奇数ラインとなる第１の4K画像が生成される。
また、アップコンバート部２３２では、第２のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の偶数ラインとなる第２の4K画像が生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図１１で説明した順次読み出しが行われることで、単画面方式の4K出力画像である2D画像が生成される。
2K入力画像が2D画像であり、表示装置１３のスキャン方式が、すだれ方式である場合、フレームメモリ部２１、垂直展開部２２、並びに、アップコンバート部２３１及びアップコンバート部２３２において、2K入力画像が2D画像であり、表示装置１３のスキャン方式が、単画面方式である場合と同様の処理が行われることにより、4K出力画像の奇数ラインとなる第１の4K画像と、4K出力画像の偶数ラインとなる第２の4K画像とが生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図１０で説明した４分割読み出しが行われることで、すだれ方式の4K出力画像である2D画像が生成される。
2K入力画像がラインバイライン3D画像である場合、フレームメモリ部２１では、その2K入力画像としてのラインバイライン3D画像のフレームが記憶される。なお、フレームメモリ部２１に記憶されるラインバイライン3D画像の奇数ラインと偶数ラインは、それぞれ、L側画像とR側画像である。
フレームメモリ部２１では、2K入力画像としてのラインバイライン3D画像のフレームの奇数ラインと偶数ラインが、それぞれ、第１の2K画像と第２の2K画像として読み出される。
また、垂直展開部２２では、第１の2K画像と第２の2K画像のそれぞれのラインから、独立に、第１のアップコンバート用ラインと第２のアップコンバート用ラインが取得される。
さらに、アップコンバート部２３１では、第１のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の奇数ラインとなる第１の4K画像が生成される。
また、アップコンバート部２３２では、第２のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の偶数ラインとなる第２の4K画像が生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図１０又は図１１で説明した４分割読み出し又は順次読み出しが行われることで、4K出力画像であるラインバイライン3D画像が生成される。
2K入力画像がトップアンドボトム3D画像である場合、フレームメモリ部２１では、その2K入力画像としてのトップアンドボトム3D画像のフレームが記憶される。なお、フレームメモリ部２１に記憶されるトップアンドボトム3D画像の上半分と下半分は、それぞれ、L側画像とR側画像である。
フレームメモリ部２１では、2K入力画像としてのトップアンドボトム3D画像のフレームの上半分と下半分が、それぞれ、第１の2K画像と第２の2K画像として読み出される。
また、垂直展開部２２では、第１の2K画像と第２の2K画像のそれぞれのラインから、独立に、第１のアップコンバート用ラインと第２のアップコンバート用ラインが取得される。
さらに、アップコンバート部２３１では、第１のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の奇数ラインとなる第１の4K画像が生成される。
また、アップコンバート部２３２では、第２のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の偶数ラインとなる第２の4K画像が生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図１０又は図１１で説明した４分割読み出し又は順次読み出しが行われることで、4K出力画像であるラインバイライン3D画像が生成される。
2K入力画像がフレームシーケンシャル3D画像である場合、フレームメモリ部２１では、その2K入力画像としてのフレームシーケンシャル3D画像のフレームが記憶される。なお、フレームメモリ部２１では、フレームシーケンシャル3D画像において交互に並ぶL側画像とR側画像とが交互に記憶される。
フレームメモリ部２１では、2K入力画像としてのフレームシーケンシャル3D画像のL側画像のフレームとR側画像のフレームが、それぞれ、第１の2K画像と第２の2K画像として読み出される。
また、垂直展開部２２では、第１の2K画像と第２の2K画像のそれぞれのラインから、独立に、第１のアップコンバート用ラインと第２のアップコンバート用ラインが取得される。
さらに、アップコンバート部２３１では、第１のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の奇数ラインとなる第１の4K画像が生成される。
また、アップコンバート部２３２では、第２のアップコンバート用ラインを用いてアップコンバートが行われ、4K出力画像の偶数ラインとなる第２の4K画像が生成される。
そして、スキャン変更部２４では、第１の4K画像のライン、及び、第２の4K画像のラインの書き込み、並びに、図１０又は図１１で説明した４分割読み出し又は順次読み出しが行われることで、4K出力画像であるラインバイライン3D画像が生成される。
以上のように、図１の画像処理部１２によれば、ラインバイライン方式、トップアンドボトム方式、及び、フレームシーケンシャル方式のいずれの方式の3D画像についても、ラインバイライン方式の3D画像への解像度変換を行うことができる。
したがって、表示装置１３のスキャンの方式ごとや、解像度変換の対象が、2D画像であるか、又は、3D画像であるかによって、解像度変換に、別個の解像度変換装置を用意する必要がなく、2D画像と3D画像との両方の解像度変換を、低コストで行うことができる。
図１８は、図１の画像処理部１２が行う解像度変換の処理を説明するフローチャートである。
画像取得部１１から、画像処理部１２に、2K入力画像が供給されると、ステップＳ１１において、フレームメモリ部２１は、画像取得部１１からの2K入力画像の記憶を開始して、処理は、ステップＳ１２に進む。
ステップＳ１２では、制御部２５は、フレームメモリ部２１に記憶された2K入力画像が、2D画像であるか、又は、3D画像であるかを判定する。
ここで、ステップＳ１２での、2K入力画像が、2D画像であるか、又は、3D画像であるかの判定は、例えば、ユーザによる指定や、2K入力画像に含まれるオーバヘッド（サイドインフォメーション）等に基づいて行うことができる。
ステップＳ１２において、2K入力画像が、2D画像であると判定された場合、処理は、ステップＳ１３に進み、制御部２５は、表示装置１３のスキャン方式を認識し、処理は、ステップＳ１４に進む。
ここで、ステップＳ１３での、表示装置１３のスキャン方式の認識は、例えば、ユーザによる指定や、表示装置１３からスキャン方式の情報を取得すること等によって行うことができる。
ステップＳ１４では、フレームメモリ部２１ないしスキャン変更部２４が、表示装置１３のスキャン方式に応じ、図３ないし図１１で説明したようにして、2K入力画像の解像度変換を行い、その結果得られる4K出力画像である2D画像を、表示装置１３に供給して、処理を終了する。
一方、ステップＳ１２において、2K入力画像が、3D画像であると判定された場合、処理は、ステップＳ１５に進み、制御部２５は、表示装置１３が、ラインバイライン3D画像に対応している表示装置であるかどうかを判定する。
ここで、ステップＳ１５での、表示装置１３が、ラインバイライン3D画像に対応している表示装置であるかどうかの判定は、例えば、ユーザによる指定や、表示装置１３から情報を取得すること等によって行うことができる。
ステップＳ１５において、表示装置１３が、ラインバイライン3D画像に対応している表示装置でないと判定された場合、処理は、終了する。
また、ステップＳ１５において、表示装置１３が、ラインバイライン3D画像に対応している表示装置であると判定された場合、フレームメモリ部２１ないしスキャン変更部２４は、2K入力画像である3D画像の方式に応じ、図１３ないし図１５で説明したようにして、2K入力画像である3D画像の解像度変換を行い、その結果得られる4K出力画像であるラインバイライン3D画像を、表示装置１３に供給して、処理を終了する。
図１９は、図１８のステップＳ１６で行われる3D画像の解像度変換の処理を説明するフローチャートである。
ステップＳ２１において、制御部２５は、フレームメモリ部２１に記憶された2K入力画像である3D画像の方式を判定する。
ここで、ステップＳ２１での、3D画像の方式の判定は、例えば、ユーザによる指定や、2K入力画像である3D画像に含まれるオーバヘッド等に基づいて行うことができる。
ステップＳ２１において、フレームメモリ部２１に記憶された2K入力画像である3D画像の方式が、ラインバイライン方式であると判定された場合、処理は、ステップＳ２２に進み、フレームメモリ部２１は、2K入力画像としてのラインバイライン3D画像のフレームの奇数ラインと偶数ラインを、それぞれ、第１の2K画像と第２の2K画像として読み出し、垂直展開部２２に供給して、処理は、ステップＳ２５に進む。
ステップＳ２５では、垂直展開部２２が、フレームメモリ部２１からの第１の2K画像と第２の2K画像のそれぞれのラインから、独立に、第１のアップコンバート用ラインと第２のアップコンバート用ラインを取得する。そして、垂直展開部２２は、第１のアップコンバート用ラインを、アップコンバート部２３１に供給するとともに、第２のアップコンバート用ラインを、アップコンバート部２３２に供給して、処理は、ステップＳ２５からステップＳ２６に進む。
ステップＳ２６では、アップコンバート部２３１が、垂直展開部２２からの第１のアップコンバート用ラインを用いて、4K出力画像の画素を生成するアップコンバートを行い、4K出力画像の奇数ラインとなる第１の4K画像を生成して、スキャン変更部２４に供給する。
さらに、ステップＳ２６では、アップコンバート部２３２は、垂直展開部２２からの第２のアップコンバート用ラインを用いて、4K出力画像の画素を生成するアップコンバートを行い、4K出力画像の偶数ラインとなる第２の4K画像を生成して、スキャン変更部２４に供給する。
その後、処理は、ステップＳ２６からステップＳ２７に進み、スキャン変更部２４は、アップコンバート部２３１からの第１の4K画像のライン、及び、アップコンバート部２３２からの第２の4K画像のラインの書き込み、並びに、図１０又は図１１で説明した４分割読み出し又は順次読み出しを行うことで、第１の4K画像のラインと第２の4K画像のラインとが交互に配置された4K出力画像であるラインバイライン3D画像を生成し、表示装置１３に供給して、処理はリターンする。
一方、ステップＳ２１において、フレームメモリ部２１に記憶された2K入力画像である3D画像の方式が、トップアンドボトム方式であると判定された場合、処理は、ステップＳ２３に進み、フレームメモリ部２１は、2K入力画像としてのトップアンドボトム3D画像のフレームの上半分と下半分を、それぞれ、第１の2K画像と第２の2K画像として読み出す。
さらに、ステップＳ２３では、フレームメモリ部２１は、第１の2K画像と第２の2K画像を、垂直展開部２２に供給して、処理は、ステップＳ２５に進み、以下、ステップＳ２５ないしＳ２７において、上述した処理が行われる。
また、ステップＳ２１において、フレームメモリ部２１に記憶された2K入力画像である3D画像の方式が、フレームシーケンシャル方式であると判定された場合、処理は、ステップＳ２４に進み、フレームメモリ部２１は、2K入力画像としてのフレームシーケンシャル3D画像のL側画像のフレームとR側画像のフレームを、それぞれ、第１の2K画像と第２の2K画像として読み出す。
さらに、ステップＳ２４では、フレームメモリ部２１は、第１の2K画像と第２の2K画像を、垂直展開部２２に供給して、処理は、ステップＳ２５に進み、以下、ステップＳ２５ないしＳ２７において、上述した処理が行われる。
［本技術を適用したコンピュータの説明］
次に、上述した一連の処理は、ハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
そこで、図２０は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク１０５やROM１０３に予め記録しておくことができる。
あるいはまた、プログラムは、リムーバブル記録媒体１１１に格納（記録）しておくことができる。このようなリムーバブル記録媒体１１１は、いわゆるパッケージソフトウエアとして提供することができる。ここで、リムーバブル記録媒体１１１としては、例えば、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリ等がある。
なお、プログラムは、上述したようなリムーバブル記録媒体１１１からコンピュータにインストールする他、通信網や放送網を介して、コンピュータにダウンロードし、内蔵するハードディスク１０５にインストールすることができる。すなわち、プログラムは、例えば、ダウンロードサイトから、ディジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送することができる。
コンピュータは、CPU(Central Processing Unit)１０２を内蔵しており、CPU１０２には、バス１０１を介して、入出力インタフェース１１０が接続されている。
CPU１０２は、入出力インタフェース１１０を介して、ユーザによって、入力部１０７が操作等されることにより指令が入力されると、それに従って、ROM(Read Only Memory)１０３に格納されているプログラムを実行する。あるいは、CPU１０２は、ハードディスク１０５に格納されたプログラムを、RAM(Random Access Memory)１０４にロードして実行する。
これにより、CPU１０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU１０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース１１０を介して、出力部１０６から出力、あるいは、通信部１０８から送信、さらには、ハードディスク１０５に記録等させる。
なお、入力部１０７は、キーボードや、マウス、マイク等で構成される。また、出力部１０６は、LCD(Liquid Crystal Display)やスピーカ等で構成される。
ここで、本明細書において、コンピュータがプログラムに従って行う処理は、必ずしもフローチャートとして記載された順序に沿って時系列に行われる必要はない。すなわち、コンピュータがプログラムに従って行う処理は、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含む。
また、プログラムは、１のコンピュータ（プロセッサ）により処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、本実施の形態では、入力画像として、2K画像を採用したが、入力画像としては、その他の解像度の画像を採用することができる。
また、本実施の形態では、表示装置１３として、4K表示装置を採用したが、表示装置１３としては、解像度が4K以外の表示装置を採用することができる。
なお、本技術は、以下のような構成をとることができる。
＜１＞
入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出すメモリ部と、
前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部と、
前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成するアップコンバート部と、
前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する生成部と
を備え、
前記入力画像が、3D(Dimension)画像である場合、
前記メモリ部は、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
前記取得部は、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
前記生成部は、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
画像処理装置。
＜２＞
前記入力画像が、前記L側画像を構成するラインであるL側ラインと、前記R側画像を構成するラインであるR側ラインとが交互に配置されたラインバイライン方式の3D画像である場合、
前記メモリ部は、前記ラインバイライン方式の3D画像のL側ラインを、前記第１の画像として読み出すとともに、前記ラインバイライン方式の3D画像のR側ラインを、前記第２の画像として読み出す
＜１＞に記載の画像処理装置。
＜３＞
前記入力画像が、画面の上半分の領域、及び、下半分の領域のうちの一方に、前記L側画像が配置され、他方に、前記R側画像が配置されたトップアンドボトム方式の3D画像である場合、
前記メモリ部は、前記トップアンドボトム方式の3D画像の上半分の領域を、前記第１の画像として読み出すとともに、前記3D画像の下半分の領域を、前記第２の画像として読み出す
＜１＞又は＜２＞に記載の画像処理装置。
＜４＞
前記入力画像が、前記L側画像と前記R側画像とが１画面ごとに交互に並んだフレームシーケンシャル方式の3D画像である場合、
前記メモリ部は、前記入力画像の画面のうちの前記L側画像の画面を、前記第１の画像として読み出すとともに、前記R側画像の画面を、前記第２の画像として読み出す
＜１＞ないし＜３＞のいずれかに記載の画像処理装置。
＜５＞
前記入力画像が2D画像であり、
前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向と垂直方向とのぞれぞれに２等分した4個の小表示画面それぞれにおいて、左上から右下に向かう方向にスキャンを行う田の字通常方式である場合、
前記メモリ部は、前記2D画像の上半分の領域の画素を、左上から右下に向かう方向に、前記第１の画像として読み出すとともに、前記2D画像の下半分の領域の画素を、左上から右下に向かう方向に、前記第２の画像として読み出し、
前記取得部は、前記第１の画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート用ラインを取得し、
前記生成部は、
前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
前記第１のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
前記第１のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
前記第２のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと、
前記第２のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと
を、同時に行う
＜１＞ないし＜４＞のいずれかに記載の画像処理装置。
＜６＞
前記入力画像が2D画像であり、
前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向と垂直方向とのぞれぞれに２等分した４個の小表示画面それぞれにおいて、前記表示画面の中心から４角に向かう方向にスキャンを行う田の字わき出し方式である場合、
前記メモリ部は、前記2D画像の上半分の領域の画素を、左下から右上に向かう方向に、前記第１の画像として読み出すとともに、前記2D画像の下半分の領域の画素を、左上から右下に向かう方向に、前記第２の画像として読み出し、
前記取得部は、前記第１の画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート用ラインを取得し、
前記生成部は、
前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
前記第１のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と逆の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
前記第１のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
前記第２のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と逆の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと、
前記第２のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと
を、同時に行う
＜１＞ないし＜５＞のいずれかに記載の画像処理装置。
＜７＞
前記入力画像が2D画像であり、
前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向に4等分した4個の小表示画面それぞれにおいて、左上から右下に向かう方向にスキャンを行うすだれ方式である場合、
前記メモリ部は、前記2D画像の奇数ラインを、前記第１の画像として読み出すとともに、前記2D画像の偶数ラインを、前記第２の画像として読み出し、
前記取得部は、前記第１の画像のラインと前記第２の画像のラインとを交互に並べた画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２のアップコンバート用ラインを取得し、
前記生成部は、
前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
前記第１のメモリブロックの前記4個のラインメモリそれぞれから、前記第１のアップコンバート画像の画素を同時に読み出すとともに、前記第２のメモリブロックの前記4個のラインメモリそれぞれから、前記第２のアップコンバート画像の画素を同時に読み出す
＜１＞ないし＜６＞のいずれかに記載の画像処理装置。
＜８＞
前記入力画像が2D画像であり、
前記表示装置のスキャン方式が、前記表示装置の表示画面を左上から右下に向かう方向にスキャンを行う単画面方式である場合、
前記メモリ部は、前記2D画像の奇数ラインを、前記第１の画像として読み出すとともに、前記2D画像の偶数ラインを、前記第２の画像として読み出し、
前記取得部は、前記第１の画像のラインと前記第２の画像のラインとを交互に並べた画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２のアップコンバート用ラインを取得し、
前記生成部は、
前記第１のメモリブロックに、前記第１のアップコンバート画像のラインを書き込むとともに、前記第２のメモリブロックに、前記第２のアップコンバート画像のラインを書き込み、
前記第１のメモリブロックから、前記第１のアップコンバート画像のラインを読み出すとともに、前記第２のメモリブロックから、前記第２のアップコンバート画像のラインを読み出す
＜１＞ないし＜７＞のいずれかに記載の画像処理装置。
＜９＞
入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出し、
前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得し、
前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成し、
前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する
ステップを含み、
前記入力画像が、3D(Dimension)画像である場合、
前記第１及び第２の画像の読み出しでは、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
前記アップコンバート用ラインの取得では、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
前記出力画像の生成では、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
画像処理方法。
＜１０＞
入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出すメモリ部と、
前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部と、
前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成するアップコンバート部と、
前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する生成部と
して、コンピュータを機能させるためのプログラムであり、
前記入力画像が、3D(Dimension)画像である場合、
前記メモリ部は、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
前記取得部は、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
前記生成部は、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
プログラム。
１１ 画像取得部， １２ 画像処理部， １３ 表示装置， ２１ フレームメモリ部， ２２ 垂直展開部， ２３１，２３２ アップコンバート部， ２４ スキャン変更部， ６１ 展開部， ６１１ないし６１４ ラインメモリ， ６２ 展開部， ６２１ないし６２４ ラインメモリ， ６３ 選択部， ７１ メモリブロック， ７１１ないし７１４ ラインメモリ， ７２ メモリブロック， ７２１ないし７２４ ラインメモリ， ８１ メモリブロック， ８１１ないし８１４ ラインメモリ， ８２ メモリブロック， ８２１ないし８２４ ラインメモリ， １０１ バス， １０２ CPU， １０３ ROM， １０４ RAM， １０５ ハードディスク， １０６ 出力部， １０７ 入力部， １０８ 通信部， １０９ ドライブ， １１０ 入出力インタフェース， １１１ リムーバブル記録媒体

Claims (10)

  1. 入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出すメモリ部と、
    前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部と、
    前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成するアップコンバート部と、
    前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
    前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
    ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する生成部と
    を備え、
    前記入力画像が、3D(Dimension)画像である場合、
    前記メモリ部は、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
    前記生成部は、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
    画像処理装置。
  2. 前記入力画像が、前記L側画像を構成するラインであるL側ラインと、前記R側画像を構成するラインであるR側ラインとが交互に配置されたラインバイライン方式の3D画像である場合、
    前記メモリ部は、前記ラインバイライン方式の3D画像のL側ラインを、前記第１の画像として読み出すとともに、前記ラインバイライン方式の3D画像のR側ラインを、前記第２の画像として読み出す
    請求項１に記載の画像処理装置。
  3. 前記入力画像が、画面の上半分の領域、及び、下半分の領域のうちの一方に、前記L側画像が配置され、他方に、前記R側画像が配置されたトップアンドボトム方式の3D画像である場合、
    前記メモリ部は、前記トップアンドボトム方式の3D画像の上半分の領域を、前記第１の画像として読み出すとともに、前記3D画像の下半分の領域を、前記第２の画像として読み出す
    請求項１に記載の画像処理装置。
  4. 前記入力画像が、前記L側画像と前記R側画像とが１画面ごとに交互に並んだフレームシーケンシャル方式の3D画像である場合、
    前記メモリ部は、前記入力画像の画面のうちの前記L側画像の画面を、前記第１の画像として読み出すとともに、前記R側画像の画面を、前記第２の画像として読み出す
    請求項１に記載の画像処理装置。
  5. 前記入力画像が2D画像であり、
    前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向と垂直方向とのぞれぞれに２等分した4個の小表示画面それぞれにおいて、左上から右下に向かう方向にスキャンを行う田の字通常方式である場合、
    前記メモリ部は、前記2D画像の上半分の領域の画素を、左上から右下に向かう方向に、前記第１の画像として読み出すとともに、前記2D画像の下半分の領域の画素を、左上から右下に向かう方向に、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート用ラインを取得し、
    前記生成部は、
    前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
    前記第１のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
    前記第１のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
    前記第２のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと、
    前記第２のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと
    を、同時に行う
    請求項１に記載の画像処理装置。
  6. 前記入力画像が2D画像であり、
    前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向と垂直方向とのぞれぞれに２等分した４個の小表示画面それぞれにおいて、前記表示画面の中心から４角に向かう方向にスキャンを行う田の字わき出し方式である場合、
    前記メモリ部は、前記2D画像の上半分の領域の画素を、左下から右上に向かう方向に、前記第１の画像として読み出すとともに、前記2D画像の下半分の領域の画素を、左上から右下に向かう方向に、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート用ラインを取得し、
    前記生成部は、
    前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
    前記第１のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と逆の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
    前記第１のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第１のアップコンバート画像の画素を順次読み出すことと、
    前記第２のメモリブロックの前記4個のラインメモリのうちの、1個目及び2個目のラインメモリから、書き込み順と逆の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと、
    前記第２のメモリブロックの前記4個のラインメモリのうちの、3個目及び4個目のラインメモリから、書き込み順と同一の順番で、前記第２のアップコンバート画像の画素を順次読み出すことと
    を、同時に行う
    請求項１に記載の画像処理装置。
  7. 前記入力画像が2D画像であり、
    前記表示装置のスキャン方式が、前記表示装置の表示画面を水平方向に4等分した4個の小表示画面それぞれにおいて、左上から右下に向かう方向にスキャンを行うすだれ方式である場合、
    前記メモリ部は、前記2D画像の奇数ラインを、前記第１の画像として読み出すとともに、前記2D画像の偶数ラインを、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像のラインと前記第２の画像のラインとを交互に並べた画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２のアップコンバート用ラインを取得し、
    前記生成部は、
    前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第１のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第１のアップコンバート画像のラインを、順次書き込むとともに、前記出力画像のラインの1/4の容量の4個のラインメモリを有する前記第２のメモリブロックの前記4個のラインメモリの1個目のラインメモリから、前記第２のアップコンバート画像のラインを、順次書き込み、
    前記第１のメモリブロックの前記4個のラインメモリそれぞれから、前記第１のアップコンバート画像の画素を同時に読み出すとともに、前記第２のメモリブロックの前記4個のラインメモリそれぞれから、前記第２のアップコンバート画像の画素を同時に読み出す
    請求項１に記載の画像処理装置。
  8. 前記入力画像が2D画像であり、
    前記表示装置のスキャン方式が、前記表示装置の表示画面を左上から右下に向かう方向にスキャンを行う単画面方式である場合、
    前記メモリ部は、前記2D画像の奇数ラインを、前記第１の画像として読み出すとともに、前記2D画像の偶数ラインを、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像のラインと前記第２の画像のラインとを交互に並べた画像から、前記第１のアップコンバート用ラインを取得するとともに、前記第２のアップコンバート用ラインを取得し、
    前記生成部は、
    前記第１のメモリブロックに、前記第１のアップコンバート画像のラインを書き込むとともに、前記第２のメモリブロックに、前記第２のアップコンバート画像のラインを書き込み、
    前記第１のメモリブロックから、前記第１のアップコンバート画像のラインを読み出すとともに、前記第２のメモリブロックから、前記第２のアップコンバート画像のラインを読み出す
    請求項１に記載の画像処理装置。
  9. 入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出し、
    前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得し、
    前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成し、
    前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
    前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
    ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する
    ステップを含み、
    前記入力画像が、3D(Dimension)画像である場合、
    前記第１及び第２の画像の読み出しでは、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
    前記アップコンバート用ラインの取得では、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
    前記出力画像の生成では、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
    画像処理方法。
  10. 入力画像を記憶し、前記入力画像の一部又は全部を、第１の画像と第２の画像として読み出すメモリ部と、
    前記第１及び第２の画像から、アップコンバートに用いる画素のラインであるアップコンバート用ラインを取得する取得部と、
    前記アップコンバート用ラインの画素を用いてアップコンバートを行うことにより、前記第１の画像をアップコンバートした第１のアップコンバート画像と、前記第２の画像をアップコンバートした第２のアップコンバート画像とを生成するアップコンバート部と、
    前記第１のアップコンバート画像を、第１のメモリブロックに書き込むとともに、前記第２のアップコンバート画像を、第２のメモリブロックに書き込み、
    前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素を、前記入力画像をアップコンバートした出力画像を表示する表示装置のスキャンの方式に応じて決められた所定の順番で読み出すとともに、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素を、前記所定の順番で読み出す
    ことにより、前記表示装置のスキャン方式に応じた前記出力画像を生成する生成部と
    して、コンピュータを機能させるためのプログラムであり、
    前記入力画像が、3D(Dimension)画像である場合、
    前記メモリ部は、前記3D画像のうちの、左眼で観察されるL側画像を、前記第１の画像として読み出すとともに、右眼で観察されるR側画像を、前記第２の画像として読み出し、
    前記取得部は、前記第１の画像から、前記第１のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第１のアップコンバート用ラインを取得するとともに、前記第２の画像から、前記第２のアップコンバート画像を生成するアップコンバートに用いる画素のラインである第２のアップコンバート用ラインを取得し、
    前記生成部は、前記第１のメモリブロックに書き込まれた前記第１のアップコンバート画像の画素と、前記第２のメモリブロックに書き込まれた前記第２のアップコンバート画像の画素とが、ラインごとに交互に配置された、ラインバイライン方式の、前記3D画像をアップコンバートしたアップコンバート3D画像を生成する
    プログラム。
JP2013061953A 2013-03-25 2013-03-25 画像処理装置、画像処理方法、及び、プログラム Pending JP2014187601A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013061953A JP2014187601A (ja) 2013-03-25 2013-03-25 画像処理装置、画像処理方法、及び、プログラム
US14/205,409 US9454794B2 (en) 2013-03-25 2014-03-12 Image processing apparatus, image processing method, and program
CN201410099139.6A CN104079857A (zh) 2013-03-25 2014-03-17 图像处理装置、图像处理方法和程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061953A JP2014187601A (ja) 2013-03-25 2013-03-25 画像処理装置、画像処理方法、及び、プログラム

Publications (1)

Publication Number Publication Date
JP2014187601A true JP2014187601A (ja) 2014-10-02

Family

ID=51568802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061953A Pending JP2014187601A (ja) 2013-03-25 2013-03-25 画像処理装置、画像処理方法、及び、プログラム

Country Status (3)

Country Link
US (1) US9454794B2 (ja)
JP (1) JP2014187601A (ja)
CN (1) CN104079857A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098539A (ja) * 2016-12-08 2018-06-21 池上通信機株式会社 映像データ伝送処理システム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8560719B2 (en) * 2011-09-14 2013-10-15 Mobitv, Inc. Fragment server directed device fragment caching
JP6127964B2 (ja) * 2013-12-26 2017-05-17 ソニー株式会社 信号切換装置および信号切換装置の動作制御方法
CN104065944B (zh) * 2014-06-12 2016-08-17 京东方科技集团股份有限公司 一种超高清三维转换装置及三维显示系统
GB2541742B (en) * 2015-08-28 2019-03-20 Advanced Risc Mach Ltd Method of and apparatus for scaling data arrays
KR20170039335A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 디스플레이 장치, 그의 디스플레이 방법 및 디스플레이 시스템
WO2018101514A1 (ko) * 2016-12-01 2018-06-07 엘지전자 주식회사 영상표시장치, 및 이를 구비하는 영상표시 시스템
CN106846255B (zh) * 2017-02-23 2024-01-16 新岸线(北京)科技集团有限公司 图像旋转实现方法及装置
CN110312109B (zh) * 2018-03-20 2021-09-21 台达电子工业股份有限公司 投影显示设备及控制方法
EP3654642B1 (en) * 2018-11-19 2023-10-18 Delta Electronics, Inc. Projection display apparatus and method for controlling the same
US11558589B2 (en) * 2019-06-20 2023-01-17 Google Llc Systems, devices, and methods for driving projectors
JP2022164045A (ja) * 2021-04-15 2022-10-27 キヤノン株式会社 画像処理装置とその制御方法、及びプログラム
CN115941925A (zh) * 2023-03-14 2023-04-07 江西科骏实业有限公司 3d显示方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033851A (ja) * 2004-07-15 2006-02-02 Samsung Electronics Co Ltd 多次元映像フォーマットの変換装置及びその方法
WO2009130820A1 (ja) * 2008-04-21 2009-10-29 シャープ株式会社 画像処理装置、表示装置、画像処理方法、プログラムおよび記録媒体
JP2010015478A (ja) * 2008-07-07 2010-01-21 Sony Corp 画像処理装置および方法
JP2011114867A (ja) * 2009-11-23 2011-06-09 Samsung Electronics Co Ltd 再生モード切替方法、出力モード切替方法及びこれを用いたディスプレイ装置と３ｄ映像提供システム
JP2011205346A (ja) * 2010-03-25 2011-10-13 Canon Inc 画像処理装置および画像処理装置の制御方法
JP2011239257A (ja) * 2010-05-12 2011-11-24 Jvc Kenwood Corp 立体映像表示装置および立体映像表示方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680599A (en) * 1985-04-29 1987-07-14 Ball Corporation Cathode ray tube display system and method having bidirectional line scanning
CN1048138C (zh) * 1994-01-12 2000-01-05 汤姆森消费电子有限公司 用于电视接收机的多方式内插滤波器
US6501507B1 (en) * 1998-05-13 2002-12-31 Barth Alan Canfield Multimode interpolation filter as for a TV receiver
CN100472273C (zh) * 2003-12-10 2009-03-25 松下电器产业株式会社 显示装置及其扫描方法
WO2007097173A1 (ja) * 2006-02-22 2007-08-30 Sharp Kabushiki Kaisha 表示装置およびその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006033851A (ja) * 2004-07-15 2006-02-02 Samsung Electronics Co Ltd 多次元映像フォーマットの変換装置及びその方法
WO2009130820A1 (ja) * 2008-04-21 2009-10-29 シャープ株式会社 画像処理装置、表示装置、画像処理方法、プログラムおよび記録媒体
JP2010015478A (ja) * 2008-07-07 2010-01-21 Sony Corp 画像処理装置および方法
JP2011114867A (ja) * 2009-11-23 2011-06-09 Samsung Electronics Co Ltd 再生モード切替方法、出力モード切替方法及びこれを用いたディスプレイ装置と３ｄ映像提供システム
JP2011205346A (ja) * 2010-03-25 2011-10-13 Canon Inc 画像処理装置および画像処理装置の制御方法
JP2011239257A (ja) * 2010-05-12 2011-11-24 Jvc Kenwood Corp 立体映像表示装置および立体映像表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098539A (ja) * 2016-12-08 2018-06-21 池上通信機株式会社 映像データ伝送処理システム

Also Published As

Publication number Publication date
US20140285483A1 (en) 2014-09-25
CN104079857A (zh) 2014-10-01
US9454794B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
JP2014187601A (ja) 画像処理装置、画像処理方法、及び、プログラム
JP2007286519A (ja) ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法
EP2154676A1 (en) Video Processing Apparatus and Method
JP2013142868A (ja) 表示装置および表示方法
JP2014075687A (ja) 画像データ圧縮装置、画像データ伸張装置、表示装置、画像処理システム、画像データ圧縮方法及び画像データ伸張方法
US9154665B2 (en) Image processing apparatus and control method thereof
JP6448189B2 (ja) 映像処理装置
JP4723427B2 (ja) 画像処理回路および画像処理システムならびに画像処理方法
CN103929647A (zh) 图像处理装置以及图像处理方法
JP2007286082A (ja) 描画処理装置
JP4661036B2 (ja) メモリコントローラおよびメモリコントロール方法、その方法を実行するためのプログラム
JP4264666B2 (ja) 画像処理装置および方法、並びにプログラム
JP2011069914A (ja) 表示制御装置および表示制御方法
JP2013114112A (ja) 解像度変換装置および方法
JP2009296410A (ja) 高解像度の映像再生装置
JP5409245B2 (ja) 画像処理装置及びその制御方法
JP2010283530A (ja) 映像装置
JP2017181941A (ja) 表示装置、テレビジョン受信機及び伝送方法
JP4265342B2 (ja) レート変換装置、レート変換方法、その方法を実行するためのプログラム、および画像信号処理装置
JP2005338498A (ja) 表示メモリ装置
JP6478621B2 (ja) 画像処理装置
JP4264641B2 (ja) レート変換装置およびレート変換方法、画像信号の処理装置および処理方法、並びに各方法を実行するためのプログラム
JP2014059381A (ja) 画像処理装置、画像処理方法、及びプログラム
KR100672617B1 (ko) Ｈｄ급 디인터레이싱 구현 장치 및 구현 방법
JP2009042338A (ja) 画素数変換方法、画素数変換装置及び画素数変換プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170706