JP2017181941A - 表示装置、テレビジョン受信機及び伝送方法 - Google Patents

Abstract

【課題】その目的とするところは、従来の伝送路を用いて８Ｋ解像度のＯＳＤ画像を表示できる表示装置等を提供することにある。【解決手段】表示装置は、ＯＳＤ画像を複数の領域に分割した複数の分割画像を映像を伝送する映像伝送路のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送する伝送路と、該伝送路から時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元する復元部と、該復元部で復元したＯＳＤ画像及び映像を合成する合成部とを備えることを特徴とする。【選択図】図１

Description

本発明は、映像を表示する表示装置等に関する。

テレビジョン放送波に基づく映像又は録画装置に録画された映像と共にチャンネル表示、電子番組表又は録画された番組のリスト等のＯＳＤ（On Screen Display）画像を表示する表示装置がある。このような表示装置は画質の向上のため、ＯＳＤ画像及び映像に対して種々の映像処理を行う。

例えば、特許文献１には、ＯＳＤ画像の解像度に応じてＯＳＤ画像に映像処理を行う表示装置が記載されている。

特開２００９−１３９８４７号公報

ところで従来の表示装置は４Ｋ（３８４０×２１６０ピクセル）解像度に対応していたが、近年の表示装置は８Ｋ（７６８０×４３２０ピクセル）解像度に対応するようになってきた。８Ｋ解像度の表示装置では表示装置全体を制御する制御回路からＯＳＤ画像及び映像を合成する合成回路へ伝送するデータ伝送レートを高くする必要があるため、８Ｋ解像度のＯＳＤ画像を伝送することが難しかった。そこで従来の技術では４Ｋ解像度のＯＳＤ画像を制御回路から合成回路へ伝送し、伝送したＯＳＤ画像を２倍にスケーリングしていた。しかし、スケーリングしたＯＳＤ画像は元の画像に比べて画像が荒くなるという問題があった。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、従来の伝送路を用いて８Ｋ解像度のＯＳＤ画像を表示できる表示装置等を提供することにある。

本発明に係る表示装置は、ＯＳＤ画像を複数の領域に分割した複数の分割画像を、映像を伝送する映像伝送路のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送する伝送路と、該伝送路から時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元する復元部と、該復元部で復元したＯＳＤ画像及び映像を合成する合成部とを備えることを特徴とする。

本発明によれば、従来の伝送路を用いて８Ｋ解像度のＯＳＤ画像を表示できる。

表示装置のハードウェア群を示すブロック図である。 ＯＳＤ画像及び映像情報の伝送方法を説明する概念図である。 本実施形態における伝送方法の処理手順を示したフローチャートである。 ＯＳＤ画像を更新した場合におけるＯＳＤ画像及び映像情報の伝送方法を説明する概念図である。 本実施形態における伝送方法の処理手順を示したフローチャートである。 表示装置の機能ブロック図及び表示装置の動作を説明する説明図である。 伝送方法の一例を示すタイミングチャートである。

実施の形態１
以下、本発明をその実施の形態を示す図面に基づいて詳述する。図１は表示装置７のハードウェア群を示すブロック図である。図１に示すように表示装置７は、制御回路１と、デコーダ２と、合成回路３と、タイミングコントローラ４と、表示部５と、ＯＳＤ伝送路８とを備える。また表示装置７は、受信部６を備えるテレビジョン受信機として構成されている。

受信部６は、図示しないアンテナに接続され、該アンテナを介してテレビジョン放送等の映像情報を受信する。受信部６は受信した映像情報を制御回路１へ出力する。

制御回路１は、表示装置７全体を制御する処理回路であり、ＣＰＵ(Central Processing Unit)１１、記憶部１２、ＲＡＭ１３及び入出力部１４を備える。記憶部１２は例えば大容量メモリ等である。記憶部１２にはＣＰＵ１１が処理を行う際に必要とする種々のデータ、ＯＳＤ（On Screen Display）画像及びプログラム１２Ｐを格納する。ＯＳＤ画像とは例えば映像に重畳して表示される動画又は静止画であり、チャンネル表示、電子番組表又は録画された番組のリスト等である。記憶部１２に記憶されたＯＳＤ画像の解像度は８Ｋ（７６８０×４３２０ピクセル）の解像度である。

ＣＰＵ１１は、バスを介してハードウェア各部と接続されている。ＣＰＵ１１は例えば一もしくは複数のＣＰＵ又はマルチコアＣＰＵ等を備える。ＣＰＵ１１は、記憶部１２に記憶されたプログラム１２Ｐに従いハードウェアの各部を制御する。ＣＰＵ１１はＯＳＤ画像を分割した分割画像並びに画像を配置する位置を識別するための画像識別情報を生成する。画像識別情報の詳細については後述する。分割画像とは例えば、解像度が４Ｋ（３８４０×２１６０ピクセル）の画像であり、ＯＳＤ画像を４分割した画像である。なお、本実施形態ではＯＳＤ画像を４分割したが、これに限られず、ＯＳＤ画像を４分割以上にさらに分割してもよい。

ＲＡＭ１３は例えばＳＲＡＭ（Static Random Access Memory）、ＤＲＡＭ（Dynamic Random Access Memory）、フラッシュメモリ等である。ＲＡＭ１３は、記憶部としても機能し、ＣＰＵ１１による各種プログラムの実行時に発生する種々のデータを一時的に記憶する。

入出力部１４は受信部６から映像情報を取得する。ＣＰＵ１１は入出力部１４で取得した映像情報を入出力部１４からデコーダ２へ出力する。また入出力部１４はＯＳＤ伝送路８を介して分割画像を合成回路３へ出力する。ＯＳＤ伝送路８は４Ｋの解像度の動画又は静止画を伝送することができる。

デコーダ２は制御回路１から取得した映像情報を復調し、復調した映像情報を合成回路３へ出力する。

合成回路３は映像及びＯＳＤ画像を合成する処理回路である。合成回路３はＣＰＵ３１、記憶部３２、ＲＡＭ３３、入出力部３４、インターフェイス３５及びＶＲＡＭ（Video Random Access Memory）３６及び復元部３７を備える。ＣＰＵ３１、記憶部３２及びＲＡＭ３３の構成はＣＰＵ１１、記憶部１２及びＲＡＭ１３の構成と同様であり、簡潔のため記載を省略する。

入出力部３４はデコーダ２から映像情報を取得する。また入出力部３４は制御回路１からＯＳＤ伝送路８を介して分割画像及び画像識別情報を取得する。ＶＲＡＭ３６は取得した分割画像及び映像情報を記憶する。復元部３７はＣＰＵ３１の制御信号に基づいて乗算器フィルタ等により分割画像を結合することでＯＳＤ画像に復元する。ＣＰＵ１１はＯＳＤ画像及び映像を合成した合成映像を生成する。インターフェイス３５は生成した合成映像をタイミングコントローラ４へ出力する。

タイミングコントローラ４は液晶の駆動のタイミングを制御する。タイミングコントローラ４は合成映像を取得し、取得した合成映像を例えば液晶画面等の表示部５に表示させる。

図２はＯＳＤ画像及び映像情報の伝送方法を説明する概念図である。制御回路１の記憶部１２にはＯＳＤ画像９が記憶されている。ＣＰＵ１１は受信部６から映像を入出力部１４で取得する。ＣＰＵ１１は入出力部１４から映像８０をデコーダ２へ出力する。デコーダ２は制御回路１から取得した映像情報を復調し、復調した映像情報を合成回路３へ出力する。ＣＰＵ１１はＯＳＤ画像９を記憶部１２から読み込む。ＣＰＵ１１はＯＳＤ画像９を左上画像９１、右上画像９２、左下画像９３及び右下画像９４に分割する。左上画像９１、右上画像９２、左下画像９３及び右下画像９４の解像度は４Ｋ（３８４０×２１６０ピクセル）の解像度である。

またＣＰＵ１１は分割した左上画像９１、右上画像９２、左下画像９３及び右下画像９４に対応する画像識別情報「０１」、「０２」、「０３」及び「０４」を生成する。「０１」、「０２」、「０３」及び「０４」は夫々、左上、右上、左下及び右下に配置する画像であることを示す。なおＯＳＤ画像９が動画であった場合、画像識別情報は動画の経過時間等を含んでいてもよい。

ＣＰＵ１１は分割した左上画像９１、右上画像９２、左下画像９３及び右下画像９４並びに画像識別情報「０１」、「０２」、「０３」及び「０４」を時分割で入出力部１４から合成回路３へ出力する。ＣＰＵ３１は左上画像９１及び画像識別情報「０１」、右上画像９２及び画像識別情報「０２」、左下画像９３及び画像識別情報「０３」並びに右下画像９４及び「０４」を時分割で入出力部３４から取得する。ＣＰＵ３１は左上画像９１及び画像識別情報「０１」、右上画像９２及び画像識別情報「０２」、左下画像９３及び画像識別情報「０３」並びに右下画像９４及び「０４」をＶＲＡＭ３６に記憶する。なお、ＣＰＵ３１は画像識別情報を記憶部３２又はＲＡＭ３３に記憶してもよい。

ＣＰＵ３１は復元部３７で画像識別情報に基づいて左上画像９１、右上画像９２、左下画像９３及び右下画像９４を結合することでＯＳＤ画像９を復元する。具体的には以下の通りである。ＣＰＵ３１は左上画像９１の画像識別情報が「０１」であるため、左上画像９１を左上に配置する。ＣＰＵ３１は右上画像９２の画像識別情報が「０２」であるため、右上画像９２を右上に配置する。ＣＰＵ３１は左下画像９３の画像識別情報が「０３」であるため、左下画像９３を左下に配置する。ＣＰＵ３１は右下画像９４の画像識別情報が「０４」であるため、右下画像９４を右下に配置する。復元部３７は左上画像９１、右上画像９２、左下画像９３及び右下画像９４を乗算器フィルタを用いて結合することでＯＳＤ画像９に復元する。ＣＰＵ３１はＯＳＤ画像９を映像８０上に合成した合成画像１１０を生成する。ＣＰＵ３１は生成した合成映像１１０をタイミングコントローラ４へ出力する。

図３は本実施形態における伝送方法の処理手順を示したフローチャートである。ＣＰＵ１１は映像情報を受信部６から取得し、映像情報を入出力部１４からデコーダ２へ出力する（ステップＳ１１）。デコーダ２は映像情報を制御回路１から取得する（ステップＳ１２）。デコーダ２は映像情報を復調する（ステップＳ１３）。デコーダ２は復調した映像情報を合成回路３へ出力する（ステップＳ１４）。合成回路３は映像情報を入出力部３４でデコーダ２から取得する（ステップＳ１５）。

ＣＰＵ１１はステップＳ１１を終了した後、記憶部１２からＯＳＤ画像を読み込む（ステップＳ１６）。ＣＰＵ１１はＯＳＤ画像を分割した分割画像を生成する（ステップＳ１７）。ＣＰＵ１１は分割画像を識別するための画像識別情報を生成する（ステップＳ１８）。ＣＰＵ１１は画像識別情報及び分割画像を入出力部１４から合成回路３へ出力する（ステップＳ１９）。ＣＰＵ１１はステップＳ１９の処理を終了した後、処理をステップＳ１１に処理を移し、処理を繰り返す。

ＣＰＵ３１は画像識別情報及び分割画像を入出力部３４で合成回路３から取得する（ステップＳ２０）。ＣＰＵ３１は画像識別情報及び分割画像をＶＲＡＭ３６に記憶する（ステップＳ２１）。ＣＰＵ３１は復元部３７で画像識別情報及び分割画像に基づいてＯＳＤ画像を復元する（ステップＳ２２）。ＣＰＵ３１はＯＳＤ画像及び映像情報が示す映像を合成した合成映像を生成する（ステップＳ２３）。ＣＰＵ３１は生成した合成映像をタイミングコントローラ４へ出力し（ステップＳ２４）、処理を終了する。

本実施形態によれば、従来の伝送路を用いて８Ｋ解像度のＯＳＤ画像を表示できる。

実施の形態２
実施の形態２は特定の領域の分割画像を合成回路３へ出力する実施形態である。以下本発明の実施の形態２をその実施の形態を示す図面に基づいて詳述する。以下、特に説明する構成、作用以外の構成及び作用は実施の形態１と同等であり、簡潔のため記載を省略する。

図４はＯＳＤ画像を更新した場合におけるＯＳＤ画像及び映像情報の伝送方法を説明する概念図である。本実施形態におけるＣＰＵ３１は合成映像を一度生成しており、ＶＲＡＭ３６に画像識別情報及び分割画像を記憶しているものとする。本実施形態ではチャンネルを６から７へ変更した場合を想定する。ＣＰＵ１１はＯＳＤ画像１０を記憶部１２から読み込む。ＣＰＵ１１はＯＳＤ画像１０を左上画像１０１、右上画像１０２、左下画像１０３及び右下画像１０４に分割する。またＣＰＵ１１は分割した左上画像１０１、右上画像１０２、左下画像１０３及び右下画像１０４の画像識別情報「０１」、「０２」、「０３」及び「０４」を生成する。

ＣＰＵ１１はＯＳＤ画像９及び１０を比較し、更新した領域の分割画像を特定する。具体的には以下の通りである。ＣＰＵ１１は左上画像１０１、左下画像１０３及び右下画像１０４と、左上画像９１、左下画像９３及び右下画像９４が同一であると判定する。右上画像９２及び１０２上のチャンネルが６から７へ変更されているため、右上画像９２及び１０２は同一でない。このためＣＰＵ１１は右上画像９２が右上画像１０２に更新されたと判定し、ＣＰＵ１１は右上画像１０２を特定する。

ＣＰＵ１１は特定した右上画像１０２及び右上画像１０２に対応する画像識別情報「０２」を入出力部１４から合成回路３へ出力する。ＣＰＵ３１は右上画像１０２及び右上画像１０２に対応する画像識別情報「０２」を入出力部３４で合成回路３から取得する。ＣＰＵ３１はＶＲＡＭ３６に記憶された左上画像９１、左下画像９３及び右下画像９４及び画像識別情報「０１」、「０３」及び「０４」を読み込む。ＣＰＵ３１は読み込んだ左上画像９１、左下画像９３及び右下画像９４及び画像識別情報「０１」、「０３」及び「０４」並びに取得した右上画像１０２及び画像識別情報「０２」に基づいてＯＳＤ画像１０を復元部３７で復元する。具体的には以下の通りである。ＣＰＵ３１は左上画像９１の画像識別情報が「０１」であるため、左上画像９１を左上に配置する。ＣＰＵ３１は右上画像１０２の画像識別情報が「０２」であるため、右上画像１０２を右上に配置する。ＣＰＵ３１は左下画像９３の画像識別情報が「０３」であるため、左下画像９３を左下に配置する。ＣＰＵ３１は右下画像９４の画像識別情報が「０４」であるため、右下画像９４を右下に配置する。復元部３７は左上画像９１、右上画像１０２、左下画像９３及び右下画像９４を乗算器フィルタを用いて結合することでＯＳＤ画像９に復元する。ＣＰＵ３１はＯＳＤ画像１０を映像８０上に合成した合成画像１２０を生成する。ＣＰＵ３１は生成した合成映像１２０をタイミングコントローラ４へ出力する。

図５は本実施形態における伝送方法の処理手順を示したフローチャートである。ステップＳ１１〜Ｓ１９等の処理は上述の実施の形態１に係る情報処理システムと同様であるため、簡潔のため説明を省略する。ＣＰＵ１１はステップＳ１８の処理を終了した後、ＯＳＤ画像に更新があるか否かを判定する（ステップＳ３１）。ＣＰＵ１１はＯＳＤ画像に更新がないと判定した場合（ステップＳ３１：ＮＯ）、処理をステップＳ１１に移す。

ＣＰＵ１１はＯＳＤ画像に更新があると判定した場合（ステップＳ３１：ＹＥＳ）、更新した領域の分割画像を特定する（ステップＳ３２）。ＣＰＵ１１は特定した分割画像及び分割画像に対応する画像識別情報を入出力部１４から合成回路３へ出力する（ステップＳ３３）。

ＣＰＵ３１は画像識別情報及び分割画像を入出力部３４で合成回路３から取得する（ステップＳ３４）。ＣＰＵ３１はＶＲＡＭ３６に記憶された分割画像及び画像識別情報を読み込む（ステップＳ３５）。ＣＰＵ３１は読み込んだ分割画像及び画像識別情報並びに取得した分割画像及び画像識別情報に基づいてＯＳＤ画像を復元し（ステップＳ３６）、処理をステップＳ２３へ移す。

本実施形態によれば、出力する分割画像を限定することで制御回路１から合成回路３へ出力するデータ量を抑制できるため、ＯＳＤ画像のフレームレートを向上させることができる。

図６は表示装置７の機能ブロック図及び表示装置７の動作を説明する説明図である。図６Ａは表示装置７の機能ブロック図である。図６Ｂは表示装置７の動作を説明する説明図である。図６Ａに示すように、表示装置７はＭａｉｎＳｏＣ（System-on-a-Chip）１（制御回路）とデコーダ２とＯＳＤ−Ｍｉｘｅｒ（合成回路）３とタイミングコントローラ４とＯＳＤ伝送路８と映像を伝送する映像伝送路９０とを備える。ＭａｉｎＳｏＣ１はＯＳＤバッファ（記憶部）１２及び入出力部１４を備える。ＯＳＤ−Ｍｉｘｅｒ３は入出力部３４、インターフェイス３５、メモリインターフェイス（復元部）３７及び合成部３８を備える。ＯＳＤ伝送路８のデータ伝送レートは映像伝送路９０より低いデータ伝送レートでＯＳＤ画像の伝送を行う。具体的なＯＳＤ伝送路８のデータ伝送レートは映像伝送路９０のデータ伝送レートの１／４である。

図６Ｂに示すように、ＭａｉｎＳｏＣ１は６０Ｈｚの８Ｋ解像度の映像をデコーダ２及び映像伝送路９０を介してＯＳＤ−Ｍｉｘｅｒ３へ伝送する。ＭａｉｎＳｏＣ１は８Ｋ解像度のＯＳＤ画像を４分割し、時分割で４Ｋ解像度のＯＳＤ画像をＯＳＤ−Ｍｉｘｅｒ３へ３０ＨｚでＯＳＤ伝送路８から伝送する。ＯＳＤ−Ｍｉｘｅｒ３はメモリインターフェイス３７で時分割で伝送したＯＳＤ画像を３０Ｈｚから６０Ｈｚに変換し、４つに分割したＯＳＤ画像を元の８Ｋ解像度のＯＳＤ画像に復元する。合成部３８は映像とＯＳＤ画像とを合成する。

図７は伝送方法の一例を示すタイミングチャートである。図７ＡはＯＳＤバッファ１２内に記憶されたＯＳＤ画像である。図７ＢはＭａｉｎＳｏＣ１からＯＳＤ−Ｍｉｘｅｒ３へ伝送する分割画像である。図７Ｃはメモリインターフェイス３７で再構成された分割画像である。図７Ｄは表示部５に表示されたＯＳＤ画像である。図７の横軸は時間であり、単位は例えばミリ秒である。

ＭａｉｎＳｏＣ１はＯＳＤバッファ１２に記憶されたＯＳＤ画像（図７Ａ）から左上の分割画像Ａ（図７Ｂ）をＯＳＤ−Ｍｉｘｅｒ３へ伝送する。ＯＳＤ−Ｍｉｘｅｒ３はメモリインターフェイス３７で分割画像Ａを左上に配置する（図７Ｃ）。ＯＳＤ−Ｍｉｘｅｒ３は３３．３ミリ秒経過した後、ＯＳＤバッファ１２に記憶されたＯＳＤ画像（図７Ａ）から右上の分割画像Ｂ（図７Ｂ）をＯＳＤ−Ｍｉｘｅｒ３へ伝送する。ＯＳＤ−Ｍｉｘｅｒ３はメモリインターフェイス３７で分割画像Ａを右上に配置する（図７Ｃ）。ＯＳＤ−Ｍｉｘｅｒ３は６６．６ミリ秒経過した後、ＯＳＤバッファ１２に記憶されたＯＳＤ画像（図７Ａ）から左下の分割画像Ｃ（図７Ｂ）をＯＳＤ−Ｍｉｘｅｒ３へ伝送する。ＯＳＤ−Ｍｉｘｅｒ３はメモリインターフェイス３７で分割画像Ｃを左下に配置する（図７Ｃ）。ＯＳＤ−Ｍｉｘｅｒ３は９９．９ミリ秒経過した後、ＯＳＤバッファ１２に記憶されたＯＳＤ画像（図７Ａ）から右下の分割画像Ｃ（図７Ｂ）をＯＳＤ−Ｍｉｘｅｒ３へ伝送する。メモリインターフェイス３７は分割画像Ｄを右下に配置する（図７Ｃ）。メモリインターフェイス３７はＯＳＤ画像を再構築する。合成部３８は再構築したＯＳＤ画像と映像とを合成する。表示部５は１３３．３ミリ秒で合成したＯＳＤ画像及び映像を表示する（図７Ｄ、図７ＤではＯＳＤ画像のみを図示）。

実施の形態２では例えば、更新があった右上の分割画像ＢをＭａｉｎＳｏＣ１からＯＳＤ−Ｍｉｘｅｒ３へ伝送する。メモリインターフェイス３７は伝送した分割画像Ｂと以前に伝送した分割画像Ａ、Ｃ及びＤとでＯＳＤ画像を再構築する。

本発明に係る表示装置７は、ＯＳＤ画像を複数の領域に分割した複数の分割画像を映像を伝送する映像伝送路９０のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送するＯＳＤ伝送路８と、該ＯＳＤ伝送路８から時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元する復元部３７と、該復元部３７で復元したＯＳＤ画像及び映像を合成する合成部３８とを備えることを特徴とする。

本実施形態によれば、従来の伝送路を用いて８Ｋ解像度のＯＳＤ画像を表示できる。

本発明に係る表示装置７は、複数の分割画像を記憶する記憶部３２を備え、ＯＳＤ伝送路８は、複数の分割画像を時分割で伝送した後、複数の分割画像の内、更新された領域を含む更新分割画像を伝送し、復元部３７は、時分割で伝送された複数の分割画像及び更新分割画像に基づいて前記ＯＳＤ画像を復元することを特徴とする。

本実施形態によれば、出力する分割画像を限定することで制御回路１から合成回路３へ出力するデータ量を抑制できるため、ＯＳＤ画像のフレームレートを向上させることができる。

本発明に係る表示装置７のＯＳＤ伝送路８のデータ転送レートは、映像伝送路９０のデータ伝送レートの略１／４であり、ＯＳＤ伝送路８は、前記ＯＳＤ画像を４つの領域に分割した分割画像を伝送することを特徴とする。

上記の表示装置７と、テレビジョン放送を受信する受信部６とを備え、前記受信部６にて受信したテレビジョン放送に基づいて、前記表示装置７に映像を表示するようにしてあることを特徴とするテレビジョン受信機。

本発明に係る伝送方法は、ＯＳＤ画像を複数の領域に分割した複数の分割画像を映像を伝送する映像伝送路９０のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送し、時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元し、復元したＯＳＤ画像及び映像を合成することを特徴とする。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

３ 合成回路
３２ 記憶部
３７ 復元部
７ 表示装置
８ ＯＳＤ伝送路
９０ 映像伝送路

Claims (5)

1. ＯＳＤ画像を複数の領域に分割した複数の分割画像を、映像を伝送する映像伝送路のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送する伝送路と、
   該伝送路から時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元する復元部と、
   該復元部で復元したＯＳＤ画像及び映像を合成する合成部とを備える
   ことを特徴とする表示装置。
2. 前記複数の分割画像を記憶する記憶部を備え、
   前記伝送路は、前記複数の分割画像を時分割で伝送した後、前記複数の分割画像の内、更新された領域を含む更新分割画像を伝送し、
   前記復元部は、
   時分割で伝送された前記複数の分割画像及び該更新分割画像に基づいて前記ＯＳＤ画像を復元する
   ことを特徴とする請求項１に記載の表示装置。
3. 前記伝送路のデータ伝送レートは、前記映像伝送路のデータ伝送レートの略１／４であり、
   前記伝送路は、前記ＯＳＤ画像を４つの領域に分割した分割画像を伝送する
   ことを特徴とする請求項１又は請求項２に記載の表示装置。
4. 請求項１から３のいずれか１つに記載の表示装置と、
   テレビジョン放送を受信する受信部とを備え、
   前記受信部にて受信したテレビジョン放送に基づいて、前記表示装置に映像を表示するようにしてあることを特徴とするテレビジョン受信機。
5. ＯＳＤ画像を複数の領域に分割した複数の分割画像を、映像を伝送する映像伝送路のデータ伝送レートよりも低いデータ伝送レートで時分割で伝送し、
   時分割で伝送された複数の分割画像を前記ＯＳＤ画像に復元し、
   復元したＯＳＤ画像及び映像を合成する
   ことを特徴とする伝送方法。

Images