JP2007286519A - ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法 - Google Patents

ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法 Download PDF

Info

Publication number
JP2007286519A
JP2007286519A JP2006116069A JP2006116069A JP2007286519A JP 2007286519 A JP2007286519 A JP 2007286519A JP 2006116069 A JP2006116069 A JP 2006116069A JP 2006116069 A JP2006116069 A JP 2006116069A JP 2007286519 A JP2007286519 A JP 2007286519A
Authority
JP
Japan
Prior art keywords
buffer
frame buffer
display
frame
drawing data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006116069A
Other languages
English (en)
Other versions
JP4327173B2 (ja
Inventor
Sachiyo Aoki
幸代 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2006116069A priority Critical patent/JP4327173B2/ja
Priority to CN2006800542884A priority patent/CN101427300B/zh
Priority to PCT/JP2006/323950 priority patent/WO2007122769A1/ja
Priority to US12/297,546 priority patent/US8026919B2/en
Publication of JP2007286519A publication Critical patent/JP2007286519A/ja
Application granted granted Critical
Publication of JP4327173B2 publication Critical patent/JP4327173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】グラフィックスプロセッサの描画データを垂直同期周波数が異なるディスプレイに表示すると不具合が生じる。
【解決手段】グラフィックスプロセッサ30の描画処理部32は、マルチバッファで構成されるフレームバッファ44を順次切り替えて描画データの書き込み先のフレームバッファ44を選択し、描画データを書き込む。ディスプレイコントローラ50は、複数のフレームバッファ44を順次切り替えて描画データの読み出し先のフレームバッファ44を選択し、フレームバッファ内を走査して読み出される描画データをディスプレイに供給する。切替信号生成部36は、ディスプレイコントローラ50に読み出し先のフレームバッファ44の切り替えタイミングを指示するためのバッファ切替信号をグラフィックスプロセッサ30がディスプレイ60の垂直同期周波数とは異なる周波数にて生成する。
【選択図】図2

Description

この発明は、描画処理技術に関し、特にディスプレイに適した画像データを生成するためのディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法に関する。
液晶ディスプレイやプラズマディスプレイなどの薄型ディスプレイ製造技術が向上し、価格が低下してきたことにつれて、現在では、多種多様な表示装置が身の回りに存在する。ディスプレイ装置には、DVDプレイヤにより再生された高画質の映像が表示されたり、コンピュータグラフィックスにより生成された動画像が表示される。
コンピュータやDVDプレイヤから出力される画像データを表示装置に表示するためには、画像信号の水平周波数や垂直周波数などを変換することにより、画像信号を表示装置の仕様に整合する形式に変換するコンバータの機能をもつディスプレイコントローラが必要である。
表示装置の種類によって、表示可能な画像信号の仕様、例えば、フレームレートや解像度などが異なる。ディスプレイコントローラは出力先の表示装置の仕様に合わせて画像信号を変換する。NTSC方式のテレビの垂直同期信号は59.97Hzであるのに対して、PAL方式のテレビの垂直同期信号は50Hzであるから、NTSC方式で提供される動画をPAL方式のテレビに表示する場合、動画のフレームレートをPAL方式に適合させる変換処理が行われる。
しかしながら、NSTC方式を前提として描画処理がなされる場合、始めから59.97Hzに合わせて動画の各フレームが作成されるため、垂直同期周波数が異なるディスプレイに表示すると不具合が生じ、動画の再生品質が劣化する。
本発明はこうした課題に鑑みてなされたものであり、その目的は、同期周波数の異なる表示装置に動画を表示するための描画処理技術を提供することにある。
上記課題を解決するために、本発明のある態様のディスプレイコントローラは、描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラであって、前記ディスプレイの垂直同期周波数とは異なる周波数にて前記フレームバッファを切り替える。前記フレームバッファを切り替える周波数は、グラフィックスプロセッサが前記描画データをフレーム単位で生成する際に想定する垂直同期周波数であってもよい。前記グラフィックスプロセッサから前記想定する垂直同期周波数にて生成されたバッファ切替信号を受け取り、前記バッファ切替信号により前記フレームバッファの切り替えタイミングを制御してもよい。
本発明の別の態様は、グラフィックスプロセッサである。このグラフィックスプロセッサは、描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラに対して、前記フレームバッファの切り替えタイミングを与えるためのバッファ切替信号を与えるグラフィックスプロセッサであって、当該グラフィックプロセッサが前記描画データをフレーム単位で生成する際に想定する垂直同期周波数にて前記バッファ切替信号を生成する。
本発明のさらに別の態様は、描画処理装置である。この装置は、描画データをフレーム単位で保持する複数のフレームバッファと、前記複数のフレームバッファを順次切り替えて前記描画データの書き込み先のフレームバッファを選択し、選択された書き込み先のフレームバッファに前記描画データを生成する描画処理部と、前記複数のフレームバッファを順次切り替えて前記描画データの読み出し先のフレームバッファを選択し、選択された読み出し先のフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラと、前記ディスプレイコントローラに読み出し先のフレームバッファの切り替えタイミングを指示するためのバッファ切替信号を生成する切替信号生成部とを含む。前記切替信号生成部は、前記ディスプレイの垂直同期周波数とは異なる周波数にて前記バッファ切替信号を生成する。
本発明のさらに別の態様もまた、描画処理装置である。この装置は、描画データをフレーム単位で保持する複数のフレームバッファと、前記複数のフレームバッファを順次切り替えて前記描画データの書き込み先のフレームバッファを選択し、選択された書き込み先のフレームバッファに前記描画データを生成する描画処理部と、前記複数のフレームバッファを順次切り替えて前記描画データの読み出し先のフレームバッファを選択し、選択された読み出し先のフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラと、前記ディスプレイコントローラに読み出し先のフレームバッファの切り替えタイミングを指示するためのバッファ切替信号を生成する切替信号生成部とを含む。前記切替信号生成部は、前記描画処理部が前記描画データをフレーム単位で生成する際に想定する垂直同期周波数と前記ディスプレイの実際の垂直同期周波数とが一致するかどうかを判定し、一致しない場合に前記想定する垂直同期周波数にて前記バッファ切替信号を生成し、一致する場合は、前記ディスプレイの前記実際の垂直同期周波数にて前記バッファ切替信号を生成する。
本発明のさらに別の態様は、描画制御方法である。この方法は、描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラに対して、前記ディスプレイの垂直同期周波数とは異なる周波数にて生成されるバッファ切替信号によって前記ディスプレイコントローラが走査する前記フレームバッファの切り替えタイミングを制御する。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、同期周波数の異なる表示装置に容易に適応することができる。
図1は、実施の形態に係る描画処理装置100の構成図である。描画処理装置100は、描画対象となるオブジェクト(以下、単に「オブジェクト」という)の3次元モデル情報にもとづいて画面に表示するための描画データを生成するレンダリング処理を行う。同図は機能に着目したブロック図を描いており、これらの機能ブロックはハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現することができる。
描画処理装置100は、メインプロセッサ10、メインメモリ20、グラフィックスプロセッサ30、ローカルメモリ40、ディスプレイコントローラ50、ディスプレイ60、および通信部80を含む。これらは図示しないバスに接続されている。
メインメモリ20は、主にメインプロセッサ10によって使用される記憶領域であり、オブジェクトの頂点データや制御パラメータが記憶される。
メインプロセッサ10は、オブジェクトのジオメトリ演算処理などを行い、グラフィックスプロセッサ30に対してオブジェクトの描画を指示する描画コマンドを生成する。
ローカルメモリ40は、主にグラフィックスプロセッサ30によって使用される記憶領域であり、描画アルゴリズムを実行するためのシェーダプログラムやオブジェクトの表面に貼り付けるためのテクスチャなどが記憶される。また、ローカルメモリ40内には描画データの中間結果や最終結果を保持するためのフレームバッファが設けられる。
グラフィックスプロセッサ30は、オブジェクトをレンダリングして描画データを生成し、ローカルメモリ40に描画データを格納する。グラフィックスプロセッサ30は、描画処理部32と切替信号生成部36を含む。
描画処理部32は、メインプロセッサ10から指示される描画コマンドにしたがって、オブジェクトに対してシェーディング、テクスチャマッピングなどの様々な描画演算処理を行い、描画データをローカルメモリ40内のフレームバッファ44に書き出す。描画処理部32は、図示しないラスタライザ、シェーダユニット、テクスチャユニットなどの機能ブロックを含む。
フレームバッファ44は、描画データの書き込みと読み出しを独立に行えるように、ダブルバッファやトリプルバッファなどのマルチバッファで構成され、ディスプレイコントローラ50によって読み出し中のバッファとは別のバッファに次のフレームの描画データが書き込まれる。ディスプレイコントローラ50は、ディスプレイ60の実際の垂直同期周波数(「リフレッシュレート」とも呼ばれる)またはグラフィックスプロセッサ30が想定する垂直同期周波数に合わせて、マルチバッファで構成されるフレームバッファ44を順次切り替えてスキャンする。
ディスプレイコントローラ50は、ディスプレイ60の垂直同期周波数に合わせて垂直同期信号(VSYNC;vertical synchronizing signal)を生成し、グラフィックスプロセッサ30の切替信号生成部36に与える。
切替信号生成部36は、ディスプレイコントローラ50からディスプレイ60の垂直同期信号の供給を受け、マルチバッファで構成されるフレームバッファ44の切り替えタイミングを指示するバッファ切替信号を生成し、ディスプレイコントローラ50に与える。
ここで、切替信号生成部36は、ディスプレイ60の実際の垂直同期周波数と、グラフィックスプロセッサ30が描画データをフレーム単位で生成する際に想定する垂直同期周波数とが一致するかどうかを判定し、一致する場合は、ディスプレイ60の実際の垂直同期周波数にてバッファ切替信号を生成する。ディスプレイ60の実際の垂直同期周波数と、グラフィックスプロセッサ30が想定する垂直同期周波数とが異なる場合は、切替信号生成部36は、ディスプレイ60の実際の垂直同期周波数ではなく、グラフィックスプロセッサ30が想定する垂直同期周波数にてバッファ切替信号を生成する。
ディスプレイコントローラ50は、切替信号生成部36から与えられるバッファ切替信号のタイミングでマルチバッファで構成されたフレームバッファ44を切り替えて選択し、選択されたバッファ内をスキャンして描画データを読み出す。
ディスプレイコントローラ50によるフレームバッファ44のスキャン動作をより詳しく説明する。ディスプレイコントローラ50は、フレームバッファ44から描画データのピクセルデータをライン状に順次読み込む。すなわち、ディスプレイコントローラ50は、フレームバッファ44の左上隅の画素から水平方向にスキャンし、最初の横一列の画素データを読み出す。次に、垂直方向に1画素だけ移動して、次の横一列の画素を読み出す。最下段の画素列までスキャンが終わると、再び最上段の画素列から同様のスキャンを行う。
ここで、フレームバッファ44は、マルチバッファで構成されているため、切替信号生成部36は、ディスプレイ60の実際の垂直同期周波数またはグラフィックスプロセッサ30が想定する垂直同期周波数にてバッファ切替信号をディスプレイコントローラ50に与え、ディスプレイコントローラ50が描画データをスキャンするフレームバッファを切り替えるように制御する。ディスプレイコントローラ50は、切替信号生成部36から切替信号を受けたタイミングで、それまでスキャンしていた第1のフレームバッファからの画素列の読み出しを中断し、第1のフレームバッファから第2のフレームバッファに切り替え、第2のフレームバッファから次の画素列を読み出す。
ディスプレイコントローラ50は、このようにしてフレームバッファ44から読み出したRGBのカラー値からなる表示画像データをディスプレイ60に対応したフォーマットの画像信号に変換してディスプレイ60に供給する。
なお、グラフィックスプロセッサ30とメインプロセッサ10は図示しない入出力インタフェースを介して接続されており、グラフィックスプロセッサ30は、入出力インタフェースを介してメインメモリ20にアクセスすることができ、逆に、メインプロセッサ10は、入出力インタフェースを介してローカルメモリ40にアクセスすることができる。
通信部80は、メインプロセッサ10からの命令にしたがって、ネットワーク経由でデータを送受信することができる。通信部80により送受信されるデータは、メインメモリ20に保持される。
図2は、切替信号生成部36が生成するバッファ切替信号を説明する図である。フレームバッファ44は、ここでは一例としてダブルバッファで構成され、第1フレームバッファ44aと第2フレームバッファ44bを含む。フレームバッファ44の入力側の切替部74により、描画処理部32が描画データを書き込む先のフレームバッファが、第1フレームバッファ44aと第2フレームバッファ44bのどちらかに選択される。
入力側の切替部74は、選択されたフレームバッファへの1フレーム分の描画データの書き込みが完了すると、描画処理部32からの描画データの書き込み先を他方のフレームバッファに切り替える。これにより、次のフレームの描画データは他方のフレームバッファに書き込まれることになる。
フレームバッファ44の出力側の切替部76により、ディスプレイコントローラ50が画像データを読み出す先のフレームバッファが、第1フレームバッファ44aと第2フレームバッファ44bのどちらかに選択される。
ディスプレイコントローラ50は切替信号生成部36に垂直同期信号を与え、切替信号生成部36は、フレームバッファを切り替えるためのバッファ切替信号を生成し、フレームバッファ44の入力側の切替部74と出力側の切替部76に与える。
フレームバッファ44の入力側の切替部74は、切替信号生成部36からのバッファ切替信号に応じて、描画処理部32による描画データの書き込み先を現在の書き込み先のフレームバッファから他方のフレームバッファに切り替える。
フレームバッファ44の出力側の切替部76は、切替信号生成部36からのバッファ切替信号に応じて、ディスプレイコントローラ50による描画データの読み込み先を現在読み出し中のフレームバッファから他方のフレームバッファに切り替える。これにより、それ以降のディスプレイコントローラ50によるスキャンは他方のフレームバッファに対してなされることになる。
切替信号生成部36は、グラフィックスプロセッサ30が想定する垂直同期周波数と、ディスプレイ60の実際の垂直同期周波数とが一致しない場合は、グラフィックスプロセッサ30が想定する垂直同期周波数にてバッファ切替信号を生成する。グラフィックスプロセッサ30が想定する垂直同期周波数にて生成されたバッファ切替信号を「ダミー垂直同期信号(ダミーVSYNC)」と呼び、ディスプレイコントローラ50がディスプレイ60の垂直同期周波数にて生成する垂直同期信号を「オリジナル垂直同期信号(オリジナルVSYNC)」と呼ぶ。
たとえば、ディスプレイ60の垂直同期周波数が50Hzで、グラフィックスプロセッサ30が想定する垂直同期周波数が60Hzであるとする。ディスプレイコントローラ50は、ディスプレイ60の垂直同期周波数の50Hzでオリジナル垂直同期信号を切替信号生成部36に与えるが、切替信号生成部36は、グラフィックスプロセッサ30が想定する垂直同期周波数の60Hzでダミー垂直同期信号を生成する。これにより、描画処理部32は、ダミー垂直同期信号のタイミングすなわち1/60秒毎に第1フレームバッファ44aと第2フレームバッファ44bを切り替えながら、1フレームの描画データをフレームバッファに生成し、ディスプレイコントローラ50も、ダミー垂直同期信号のタイミングすなわち1/60秒毎に第1フレームバッファ44aと第2フレームバッファ44bを切り替えながら参照することになる。
ここで、ディスプレイコントローラ50は、グラフィックスプロセッサ30が想定する垂直同期周波数である60Hzで、描画データの読み出し先を第1フレームバッファ44aと第2フレームバッファ44bの間を切り替えているだけであり、ディスプレイ60の実際の垂直同期周波数である50Hzで、ディスプレイ60の1画面のスキャン動作を行っていることに変わりはないことに留意する。すなわち、ディスプレイコントローラ50は、グラフィックスプロセッサ30が想定する垂直同期周波数に合わせて1/60秒毎に読み出し先のフレームバッファを切り替えながら描画データを読み出し、ディスプレイ60の実際の垂直同期周波数に合わせて1/50秒毎に1フレーム分の描画データをディスプレイ60に供給している。
以上の構成の描画処理装置100による表示制御を説明する。図3A〜図3Cを参照して、ディスプレイ60の実際の垂直同期周波数とグラフィックスプロセッサ30が想定する垂直同期周波数が一致する場合の表示制御動作を説明し、その後、図4A〜図4Dを参照して、ディスプレイ60の実際の垂直同期周波数とグラフィックスプロセッサ30が想定する垂直同期周波数が一致しない場合の表示制御動作を説明する。
図3Aを参照する。切替信号生成部36は、ディスプレイコントローラ50からオリジナル垂直同期信号の供給を受ける。ディスプレイ60の垂直同期周波数とグラフィックスプロセッサ30が想定する垂直同期周波数が一致することから、切替信号生成部36は、ディスプレイ60の垂直同期周波数にてバッファ切替信号を生成し、フレームバッファ44の入力側の切替部74および出力側の切替部76に与える。
このバッファ切替信号を受けて、ディスプレイコントローラ50は、読み出し先を第1フレームバッファ44aに切り替え、第1フレームバッファ44aに保持されたフレーム画像(これを「1番目のフレーム画像」とする)を先頭のラインから最後尾のラインまで読み出し、ディスプレイ60に表示する。一方、描画処理部32は、書き込み先を第2フレームバッファ44bに切り替え、ディスプレイコントローラ50が第1フレームバッファ44aからフレーム画像を読み出している間に、2番目のフレーム画像を第2フレームバッファ44bに書き込む。
図3Bは2回目のバッファ切替信号の発生タイミングでの動作を示す。切替信号生成部36は、フレームバッファ44の入力側の切替部74および出力側の切替部76に2回目のバッファ切替信号を与え、フレームバッファ44の入出力経路を切り替える。
2回目のバッファ切替信号のタイミングでの切り替え動作を受けて、ディスプレイコントローラ50は、第2フレームバッファ44bに保持された2番目のフレーム画像を先頭のラインから最後尾のラインまで読み出し、ディスプレイ60に表示する。一方、描画処理部32は、ディスプレイコントローラ50が第2フレームバッファ44bから2番目のフレーム画像を読み出している間に、3番目のフレーム画像を第1フレームバッファ44aに書き込む。
図3Cは3回目のバッファ切替信号の発生タイミングでの動作を示す。切替信号生成部36は、フレームバッファ44の入力側の切替部74および出力側の切替部76に3回目のバッファ切替信号を与え、フレームバッファ44の入出力経路を切り替える。
3回目のバッファ切替信号のタイミングでの切り替え動作を受けて、ディスプレイコントローラ50は、第1フレームバッファ44aに保持された3番目のフレーム画像を先頭のラインから最後尾のラインまで読み出し、ディスプレイ60に表示する。一方、描画処理部32は、ディスプレイコントローラ50が第1フレームバッファ44aから3番目のフレーム画像を読み出している間に、4番目のフレーム画像を第2フレームバッファ44bに書き込む。
図3A〜図3Cのように、グラフィックスプロセッサ30が描画する際に想定されたフレームレートと、ディスプレイ60のリフレッシュレートとが一致していれば、切替信号生成部36は、ディスプレイコントローラ50から供給される垂直同期周波数にてバッファ切替信号を生成し、フレームバッファ44の入出力経路を切り替えればよい。
図4A〜図4Dを参照して、グラフィックスプロセッサ30が描画する際に想定されたフレームレートと、ディスプレイ60のリフレッシュレートとが一致していない場合のフレームバッファ44の入出力経路の切替方法を説明する。
切替信号生成部36は、ディスプレイコントローラ50からオリジナル垂直同期信号の供給を受ける。ディスプレイ60の垂直同期周波数とグラフィックスプロセッサ30が想定する垂直同期周波数が一致しないことから、切替信号生成部36は、グラフィックスプロセッサ30が想定する垂直同期周波数にてダミー垂直同期信号を生成し、バッファ切替信号としてフレームバッファ44の入力側の切替部74および出力側の切替部76に与える。
図4Aは、切替信号生成部36から最初のダミー垂直同期信号が与えられてから2回目のダミー垂直同期信号が与えられるまでの動作を示す。ディスプレイコントローラ50は、第1フレームバッファ44aに保持された1番目のフレーム画像を先頭ラインから順次スキャンし、ディスプレイ60に表示する。切替信号生成部36から2回目のダミー垂直同期信号が与えられる直前のスキャンラインを点線(符号200)で示す。読み込み先のバッファがこのスキャンラインから切り替わることになるため、このスキャンラインを「バッファ切替ライン」と呼ぶ。
ディスプレイ60には、第1フレームバッファ44aに保持された1番目のフレーム画像の先頭ラインから最初のバッファ切替ライン200までの領域(図中のAで示す部分)が表示される。一方、描画処理部32は、ディスプレイコントローラ50が第1フレームバッファ44aから1番目のフレーム画像を読み出している間に、第2フレームバッファ44bに2番目のフレーム画像を書き込む。
ディスプレイ60の実際の垂直同期周波数(たとえば、50Hz)と、グラフィックスプロセッサ30が想定とする垂直同期周波数(たとえば、60Hz)とが異なるため、第1フレームバッファ44aのバッファ切替ライン200までフレーム画像をスキャンしたところで、切替信号生成部36によりダミー垂直同期信号が生成されることになる。
図4Bは、切替信号生成部36から2回目のダミー垂直同期信号が生成された後の動作を示す。切替信号生成部36からダミー垂直同期信号が切替部74、76に与えられることにより、ディスプレイコントローラ50の読み出し先は第2フレームバッファ44bに切り替わり、描画処理部32の書き込み先は第1フレームバッファ44aに切り替わる。
ディスプレイコントローラ50は、第2フレームバッファ44bに保持された2番目のフレーム画像をバッファ切替ライン200から最後尾ラインまでの領域(図中のB1で示す部分)をスキャンし、ディスプレイ60に表示する。一方、描画処理部32は、ディスプレイコントローラ50が第2フレームバッファ44bからフレーム画像を読み出している間に、3番目のフレーム画像を第1フレームバッファ44aに書き込む。
第2フレームバッファ44bに保持された2番目のフレーム画像を最後尾ラインまでスキャンし、ディスプレイ60において画面の最後尾ラインまで表示が終わる時点は、ディスプレイコントローラ50からオリジナル垂直同期信号が生成されるタイミングである。
図4Cは、ディスプレイコントローラ50によりオリジナル垂直同期信号が生成された後の動作を示す。
ディスプレイコントローラ50は、第2フレームバッファ44bに保持された2番目のフレーム画像が最後尾ラインまでスキャンすると、次に2番目のフレーム画像の先頭ラインに戻り、スキャンを始める。
ディスプレイコントローラ50は、第2フレームバッファ44bに保持された2番目のフレーム画像を先頭ラインから順次スキャンし、ディスプレイ60に表示する。2番目のフレーム画像の点線のライン(符号202)(2番目のバッファ切替ラインという)までスキャンが終わった時点で、切替信号生成部36により3回目のダミー垂直同期信号が生成されたとする。
図4Dは、切替信号生成部36から3回目のダミー垂直同期信号が生成された後の動作を示す。3回目のダミー垂直同期信号により、ディスプレイコントローラ50の読み出し先は第1フレームバッファ44aに切り替わり、描画処理部32の書き込み先は第2フレームバッファ44bに切り替わる。
ディスプレイコントローラ50は、第1フレームバッファ44aに保持された3番目のフレーム画像を2番目のバッファ切替ライン202から3番目のバッファ切替ライン204までの領域(図中のCで示す部分)をスキャンし、ディスプレイ60に表示する。一方、描画処理部32は、ディスプレイコントローラ50が第1フレームバッファ44aからフレーム画像を読み出している間に、4番目のフレーム画像を第2フレームバッファ44bに書き込む。
図5は、図4A〜図4Dの表示制御動作を説明するシーケンス図である。ここでは、ディスプレイ60の実際の垂直同期周波数が50Hz、グラフィックスプロセッサ30が想定する垂直同期周波数が60Hzであるとして図示する。
横軸に時間をとって、60Hzのダミー垂直同期信号と50Hzのオリジナル垂直同期信号が図示されている。時刻t0、t1、t2、t3、t4において0回目〜4回目のダミー垂直同期信号が発生している。時刻T1、T2において1回目、2回目のオリジナル垂直同期信号が発生している。1回目のダミー垂直同期信号の発生時刻t1と1回目のオリジナル垂直同期信号T1は同時刻であるとする。
描画処理部32は、60Hzのダミー垂直同期信号により第1フレームバッファ44aと第2フレームバッファ44bを切り替えながら、1番目から4番目のフレーム画像を書き込む。ディスプレイコントローラ50は、60Hzのダミー垂直同期信号が発生するタイミングで第1フレームバッファ44aと第2フレームバッファ44bを切り替えながら、描画データを読み出す。たとえば、時刻t1からt2までの間は、第1フレームバッファ44aから描画データを読み出し、時刻t2において第2フレームバッファ44bに切り替え、時刻t2からt3までの間は、第2フレームバッファ44bから描画データを読み出す。
ディスプレイコントローラ50が画面の最後尾ラインまでスキャンする前に、ダミー垂直同期信号の発生タイミングで読み出し先のフレームバッファが切り替わる。同図では時刻t2において読み出し先が第1フレームバッファ44aから第2フレームバッファ44bに切り替わり、時刻t3において読み出し先が第2フレームバッファ44bから第1フレームバッファ44aに切り替わる。また、ディスプレイコントローラ50は、オリジナル垂直同期信号の発生タイミングで画面の最後尾ラインまで走査が完了し、画面を切り替え、画面の先頭ラインに戻って走査を始める。同図では時刻T2において画面の最後尾ラインに到達して画面が切り替わり、再び先頭ラインから走査する。
1回目のダミー垂直同期信号の発生時刻t1から2回目のダミー垂直同期信号の発生時刻t2までが図4Aに対応し、ディスプレイコントローラ50により第1フレームバッファ44aから1番目のフレーム画像の領域Aのデータが読み出され、ディスプレイ60の先頭ラインからバッファ切替ラインまでの領域に表示される。2回目のダミー垂直同期信号の発生時刻t2において読み出し先のフレームバッファが第1フレームバッファ44aから第2フレームバッファ44bに切り替わる。
2回目のダミー垂直同期信号の発生時刻t2から2回目のオリジナル垂直同期信号の発生時刻T2までが図4Bに対応し、ディスプレイコントローラ50により第2フレームバッファ44bから2番目のフレーム画像の領域B1のデータが読み出され、ディスプレイ60の画面の前回のバッファ切替ラインから最後尾ラインまでの領域に表示される。2回目のオリジナル垂直同期信号の発生時刻T2においてディスプレイ60の画面が切り替わり、先頭ラインからのスキャンが始まる。
2回目のオリジナル垂直同期信号の発生時刻T2から3回目のダミー垂直同期信号の発生時刻t3までが図4Cに対応し、ディスプレイコントローラ50により第2フレームバッファ44bから2番目のフレーム画像の領域B2のデータが読み出され、ディスプレイ60の画面の先頭ラインからバッファ切替ラインまでの領域に表示される。3回目のダミー垂直同期信号の発生時刻t3において読み出し先のフレームバッファが第2フレームバッファ44bから第1フレームバッファ44aに切り替わる。
3回目のダミー垂直同期信号の発生時刻t3から4回目のダミー垂直同期信号の発生時刻t4までが図4Dに対応し、ディスプレイコントローラ50により第1フレームバッファ44aから3番目のフレーム画像の領域Cのデータが読み出され、ディスプレイ60の前回のバッファ切替ラインから次のバッファ切替ラインまでの領域に表示される。
図5に示されるように、本実施の形態では、ディスプレイ60の実際の垂直同期周波数ではなく、グラフィックスプロセッサ30がフレームを描画する際に想定する垂直同期周波数でディスプレイコントローラ50が描画データを読み出す先のフレームバッファを切り替える。これにより、グラフィックスプロセッサ30が描画する動画のフレームレートを無視することなく、異なる垂直同期周波数のディスプレイ60に動画を表示することができ、再生される動画に生じる周波数変換に伴う不自然さを最小限にすることができる。
また、ディスプレイ60の垂直同期周波数に合わせてグラフィックスプロセッサ30が描画の際のフレームレートを変える必要がなく、グラフィックスプロセッサ30は標準的な垂直同期周波数を想定して描画すればよい。これにより、ディスプレイ60の垂直同期周波数に変換するためのコンバータも不要になる。
図6は、ハイフレームレートレンダリングへの適用例を説明する図である。描画処理部32は、240Hzで高フレームレートの描画データを生成する。ディスプレイ60は60Hzの垂直同期周波数をもつ。切替信号生成部36は、60Hzのオリジナル垂直同期信号をディスプレイコントローラ50から受けて、240Hzのダミー垂直同期信号を切替部74、76に与える。
描画処理部32は、4つのフレームバッファ44a〜44dを240Hzで順次切り替えながら、各フレームバッファ44a〜44dに1フレーム分の描画データを書き込む。
ディスプレイコントローラ50は、4つのフレームバッファ44a〜44dを240Hzで順次切り替えながら、第1フレームバッファ44aの先頭ラインから第1バッファ切替ライン210までの描画データA、第2フレームバッファ44bの第1バッファ切替ライン210から第2バッファ切替ライン212までの描画データB、第3フレームバッファ44cの第2バッファ切替ライン212から第3バッファ切替ライン214までの描画データC、第4フレームバッファ44dの第3バッファ切替ライン214から最後尾ラインまでの描画データDをそれぞれ読み出し、60Hzで切り替わるディスプレイ60の1画面内に並べて表示する。
240Hzで描画されたフレームを60Hzのフレームレートに変換するために、4枚のフレームの内、3枚のフレームを落とすこともできるが、このような単純なフィルタリングではハイフレームレートの描画結果を十分に生かすことができず、動画の品質が悪くなる。それに対して、本実施の形態の表示制御方法では、4枚のフレームを部分的に利用しながら、1枚のフレームを合成しており、周波数変換後も動画品質を維持することができる。
このように、グラフィックスプロセッサ30がハイフレームレートレンダリングを行う場合でも、ハイフレームレートに対応したダミー垂直同期信号により読み出し先のフレームバッファを切り替えて画像データを取得し、各フレームバッファから読み出された画像を合成する形でディスプレイの1画面を生成することができる。これにより、グラフィックスプロセッサ30によるハイフレームレートでの描画結果を犠牲にせずに、通常の垂直同期周波数のディスプレイ60に表示することができ、単純にフレームを落として描画する方法に比べて動画の品質が劣化するのを防ぐことができる。
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そのような変形例を説明する。
上記の説明では、グラフィックスプロセッサ30によりNTSC方式で描画された動画を垂直同期周波数の異なるPAL方式のディスプレイ60に表示する場合を例に説明した。本発明は、これ以外にも、グラフィックスプロセッサ30により生成された動画をパーソナルコンピュータ(PC)用の様々な垂直同期周波数をもつディスプレイに表示する場合などにも適用することができる。
実施の形態に係る描画処理装置の構成図である。 図1の切替信号生成部が生成するバッファ切替信号を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致する場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致する場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致する場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致しない場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致しない場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致しない場合の表示制御動作を説明する図である。 ディスプレイの垂直同期周波数とグラフィックスプロセッサが想定する垂直同期周波数が一致しない場合の表示制御動作を説明する図である。 図4A〜図4Dの表示制御動作を説明するシーケンス図である。 ハイフレームレートレンダリングへの適用例を説明する図である。
符号の説明
10 メインプロセッサ、 20 メインメモリ、 30 グラフィックスプロセッサ、 32 描画処理部、 36 切替信号生成部、 40 ローカルメモリ、 44 フレームバッファ、 50 ディスプレイコントローラ、 60 ディスプレイ、 80 通信部、 100 描画処理装置。

Claims (9)

  1. 描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラであって、前記ディスプレイの垂直同期周波数とは異なる周波数にて前記フレームバッファを切り替えることを特徴とするディスプレイコントローラ。
  2. 前記フレームバッファを切り替える周波数は、グラフィックスプロセッサが前記描画データをフレーム単位で生成する際に想定する垂直同期周波数であることを特徴とする請求項1に記載のディスプレイコントローラ。
  3. 前記グラフィックスプロセッサから前記想定する垂直同期周波数にて生成されたバッファ切替信号を受け取り、前記バッファ切替信号により前記フレームバッファの切り替えタイミングを制御することを特徴とする請求項2に記載のディスプレイコントローラ。
  4. 描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラに対して、前記フレームバッファの切り替えタイミングを与えるためのバッファ切替信号を与えるグラフィックスプロセッサであって、当該グラフィックプロセッサが前記描画データをフレーム単位で生成する際に想定する垂直同期周波数にて前記バッファ切替信号を生成することを特徴とするグラフィックスプロセッサ。
  5. 描画データをフレーム単位で保持する複数のフレームバッファと、
    前記複数のフレームバッファを順次切り替えて前記描画データの書き込み先のフレームバッファを選択し、選択された書き込み先のフレームバッファに前記描画データを生成する描画処理部と、
    前記複数のフレームバッファを順次切り替えて前記描画データの読み出し先のフレームバッファを選択し、選択された読み出し先のフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラと、
    前記ディスプレイコントローラに読み出し先のフレームバッファの切り替えタイミングを指示するためのバッファ切替信号を生成する切替信号生成部とを含み、
    前記切替信号生成部は、前記ディスプレイの垂直同期周波数とは異なる周波数にて前記バッファ切替信号を生成することを特徴とする描画処理装置。
  6. 前記バッファ切替信号は、前記描画処理部に書き込み先のフレームバッファの切り替えタイミングを指示するためにも用いられることを特徴とする請求項5に記載の描画処理装置。
  7. 前記切替信号生成部は、前記描画処理部が前記描画データをフレーム単位で生成する際に想定する垂直同期周波数にて前記バッファ切替信号を生成することを特徴とする請求項5または6に記載の描画処理装置。
  8. 描画データをフレーム単位で保持する複数のフレームバッファと、
    前記複数のフレームバッファを順次切り替えて前記描画データの書き込み先のフレームバッファを選択し、選択された書き込み先のフレームバッファに前記描画データを生成する描画処理部と、
    前記複数のフレームバッファを順次切り替えて前記描画データの読み出し先のフレームバッファを選択し、選択された読み出し先のフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラと、
    前記ディスプレイコントローラに読み出し先のフレームバッファの切り替えタイミングを指示するためのバッファ切替信号を生成する切替信号生成部とを含み、
    前記切替信号生成部は、前記描画処理部が前記描画データをフレーム単位で生成する際に想定する垂直同期周波数と前記ディスプレイの実際の垂直同期周波数とが一致するかどうかを判定し、一致しない場合に前記想定する垂直同期周波数にて前記バッファ切替信号を生成し、一致する場合は、前記ディスプレイの前記実際の垂直同期周波数にて前記バッファ切替信号を生成することを特徴とする描画処理装置。
  9. 描画データがフレーム単位で保持される複数のフレームバッファを順次切り替えて選択し、選択されたフレームバッファ内を走査して読み出される前記描画データをディスプレイに供給するディスプレイコントローラに対して、前記ディスプレイの垂直同期周波数とは異なる周波数にて生成されるバッファ切替信号によって前記ディスプレイコントローラが走査する前記フレームバッファの切り替えタイミングを制御することを特徴とする描画制御方法。
JP2006116069A 2006-04-19 2006-04-19 グラフィックスプロセッサ、描画処理装置および描画制御方法 Active JP4327173B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006116069A JP4327173B2 (ja) 2006-04-19 2006-04-19 グラフィックスプロセッサ、描画処理装置および描画制御方法
CN2006800542884A CN101427300B (zh) 2006-04-19 2006-11-30 显示器控制器、图形处理器、描绘处理装置及描绘控制方法
PCT/JP2006/323950 WO2007122769A1 (ja) 2006-04-19 2006-11-30 ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法
US12/297,546 US8026919B2 (en) 2006-04-19 2006-11-30 Display controller, graphics processor, rendering processing apparatus, and rendering control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006116069A JP4327173B2 (ja) 2006-04-19 2006-04-19 グラフィックスプロセッサ、描画処理装置および描画制御方法

Publications (2)

Publication Number Publication Date
JP2007286519A true JP2007286519A (ja) 2007-11-01
JP4327173B2 JP4327173B2 (ja) 2009-09-09

Family

ID=38624692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006116069A Active JP4327173B2 (ja) 2006-04-19 2006-04-19 グラフィックスプロセッサ、描画処理装置および描画制御方法

Country Status (4)

Country Link
US (1) US8026919B2 (ja)
JP (1) JP4327173B2 (ja)
CN (1) CN101427300B (ja)
WO (1) WO2007122769A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243755A (zh) * 2010-05-13 2011-11-16 联发科技股份有限公司 图像处理方法及图像处理装置
KR20150134485A (ko) * 2014-05-21 2015-12-02 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
JP2021076653A (ja) * 2019-11-06 2021-05-20 日本放送協会 接続順序テストシステム、並びに、パターン画像設定装置及びそのプログラム

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5255196B2 (ja) * 2006-10-19 2013-08-07 任天堂株式会社 ゲーム機、無線モジュール、ゲームシステムおよびゲーム処理方法
US8040334B2 (en) * 2006-12-29 2011-10-18 02Micro International Limited Method of driving display device
US20100265260A1 (en) * 2009-04-17 2010-10-21 Jerzy Wieslaw Swic Automatic Management Of Buffer Switching Using A Double-Buffer
EP2485127A4 (en) 2009-09-30 2014-07-30 Sharp Kk DISPLAY DEVICE
EP2485126A4 (en) 2009-09-30 2014-07-30 Sharp Kk DISPLAY DEVICE
CN102375714A (zh) * 2010-08-16 2012-03-14 慧荣科技股份有限公司 计算机系统及相关的影像绘图装置和显示装置
CN102004621B (zh) * 2010-11-15 2012-09-05 华为技术有限公司 图形显示方法、装置和系统
EP2786224B1 (en) * 2011-11-30 2020-05-06 Intel Corporation Reducing power for 3d workloads
US9086838B2 (en) 2012-09-03 2015-07-21 Nvidia Corporation Synchronous media display through automatic hardware profiles across multiple display units
US9081535B2 (en) 2012-09-03 2015-07-14 Nvidia Corporation Automatic topology configuration through automatic hardware profiles across multiple display units
DE102013219581B4 (de) * 2012-10-02 2016-11-24 Nvidia Corporation Apparat, Verfahren und Computer-Programm-Produkt zum Bereitstellen einer dynamischen Anzeigeauffrischung
US9129581B2 (en) * 2012-11-06 2015-09-08 Aspeed Technology Inc. Method and apparatus for displaying images
US9471956B2 (en) 2014-08-29 2016-10-18 Aspeed Technology Inc. Graphic remoting system with masked DMA and graphic processing method
US9466089B2 (en) 2014-10-07 2016-10-11 Aspeed Technology Inc. Apparatus and method for combining video frame and graphics frame
KR102531741B1 (ko) * 2016-01-12 2023-05-11 삼성전자 주식회사 멀티플 버퍼를 가지는 메모리 장치 및 멀티플 버퍼를 가지는 메모리를 구동하는 방법
CN106027942A (zh) * 2016-05-20 2016-10-12 广东欧珀移动通信有限公司 一种帧率控制方法及装置
JP6612292B2 (ja) * 2017-05-17 2019-11-27 株式会社ソニー・インタラクティブエンタテインメント 変換システム、映像出力装置及び変換方法
CN107545863A (zh) * 2017-08-24 2018-01-05 胡艳萍 显示整幅图像的方法、显示频率调控方法及显示装置
CN110018759B (zh) * 2019-04-10 2021-01-12 Oppo广东移动通信有限公司 界面显示方法、装置、终端及存储介质
CN114511683A (zh) * 2020-10-27 2022-05-17 北京京东方光电科技有限公司 显示切换控制方法及系统、电子设备和存储介质

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486193A (en) * 1987-09-29 1989-03-30 Hitachi Ltd Changeover control of double buffer
JP2986474B2 (ja) 1988-03-01 1999-12-06 株式会社日立製作所 画像情報表示装置
JP2680027B2 (ja) * 1988-04-01 1997-11-19 株式会社日立製作所 画像情報表示装置
JP2753010B2 (ja) * 1989-01-09 1998-05-18 富士通株式会社 動画像表示方式
JP3316592B2 (ja) * 1991-06-17 2002-08-19 サン・マイクロシステムズ・インコーポレーテッド 二重バッファ・出力ディスプレー・システム、および、第1のフレーム・バッファおよび第2のフレーム・バッファ相互間の切り換えを行う方法
JP3036210B2 (ja) * 1992-03-04 2000-04-24 横河電機株式会社 画像処理回路
US5519825A (en) * 1993-11-16 1996-05-21 Sun Microsystems, Inc. Method and apparatus for NTSC display of full range animation
JPH0895538A (ja) * 1994-09-28 1996-04-12 Hitachi Ltd グラフィックディスプレイ表示装置とその描画処理方法
JPH08305540A (ja) * 1995-05-10 1996-11-22 Mitsubishi Electric Corp 表示システム及び表示画面切換え方法
US5657478A (en) * 1995-08-22 1997-08-12 Rendition, Inc. Method and apparatus for batchable frame switch and synchronization operations
EP0951670A1 (en) * 1997-01-17 1999-10-27 Intergraph Corporation Multiple display synchronization apparatus and method
US6072498A (en) * 1997-07-31 2000-06-06 Autodesk, Inc. User selectable adaptive degradation for interactive computer rendering system
US6304297B1 (en) * 1998-07-21 2001-10-16 Ati Technologies, Inc. Method and apparatus for manipulating display of update rate
US6271866B1 (en) * 1998-12-23 2001-08-07 Honeywell International Inc. Dual port memory system for buffering asynchronous input to a raster scanned display
US6522335B2 (en) * 1999-05-10 2003-02-18 Autodesk Canada Inc. Supplying data to a double buffering process
US6407736B1 (en) * 1999-06-18 2002-06-18 Interval Research Corporation Deferred scanline conversion architecture
US6853381B1 (en) * 1999-09-16 2005-02-08 Ati International Srl Method and apparatus for a write behind raster
JP3551139B2 (ja) * 2000-09-21 2004-08-04 日本電気株式会社 動画像再生システム及び動画像再生方法
US6809733B2 (en) * 2000-11-27 2004-10-26 Silicon Graphics, Inc. Swap buffer synchronization in a distributed rendering system
US6894693B1 (en) * 2001-02-09 2005-05-17 Vicarious Visions Inc. Management of limited resources in a graphics system
US6894695B2 (en) * 2001-04-27 2005-05-17 National Semiconductor Corporation Apparatus and method for acceleration of 2D vector graphics using 3D graphics hardware
US6938176B1 (en) * 2001-10-05 2005-08-30 Nvidia Corporation Method and apparatus for power management of graphics processors and subsystems that allow the subsystems to respond to accesses when subsystems are idle
US20030233592A1 (en) * 2002-06-14 2003-12-18 Hung-Ming Lin Power saving method using frame rate control in computer graphics systems
JP4789494B2 (ja) * 2004-05-19 2011-10-12 株式会社ソニー・コンピュータエンタテインメント 画像フレーム処理方法、装置、レンダリングプロセッサおよび動画像表示方法
US7425962B2 (en) * 2004-07-27 2008-09-16 Hewlett-Packard Development Company, L.P. Systems and methods for generating a composite video signal from a plurality of independent video signals
US7477256B1 (en) * 2004-11-17 2009-01-13 Nvidia Corporation Connecting graphics adapters for scalable performance
US20060271717A1 (en) * 2005-05-27 2006-11-30 Raja Koduri Frame synchronization in multiple video processing unit (VPU) systems

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243755A (zh) * 2010-05-13 2011-11-16 联发科技股份有限公司 图像处理方法及图像处理装置
CN102243755B (zh) * 2010-05-13 2013-03-20 联发科技股份有限公司 图像处理方法及图像处理装置
KR20150134485A (ko) * 2014-05-21 2015-12-02 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
KR102234512B1 (ko) 2014-05-21 2021-04-01 삼성디스플레이 주식회사 표시 장치, 표시 장치를 포함하는 전자 기기 및 그의 구동 방법
US11270667B2 (en) 2014-05-21 2022-03-08 Samsung Display Co., Ltd. Display device, electronic device having display device and method of operating the same
US11869458B2 (en) 2014-05-21 2024-01-09 Samsung Display Co., Ltd. Display device, electronic device having display device and method of operating the same
JP2021076653A (ja) * 2019-11-06 2021-05-20 日本放送協会 接続順序テストシステム、並びに、パターン画像設定装置及びそのプログラム
JP7351717B2 (ja) 2019-11-06 2023-09-27 日本放送協会 接続順序テストシステム、並びに、パターン画像設定装置及びそのプログラム

Also Published As

Publication number Publication date
WO2007122769A1 (ja) 2007-11-01
CN101427300B (zh) 2012-01-04
CN101427300A (zh) 2009-05-06
US20090225088A1 (en) 2009-09-10
US8026919B2 (en) 2011-09-27
JP4327173B2 (ja) 2009-09-09

Similar Documents

Publication Publication Date Title
JP4327173B2 (ja) グラフィックスプロセッサ、描画処理装置および描画制御方法
JP4312238B2 (ja) 画像変換装置および画像変換方法
JP5317825B2 (ja) 画像処理装置及び画像処理方法
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JP2007214659A (ja) Osd装置
JPWO2009037818A1 (ja) デジタル画像処理装置
JP2007286082A (ja) 描画処理装置
JP2000224477A (ja) 映像表示装置および方法
JP2000324337A (ja) 画像拡大縮小装置
JPH07225562A (ja) 走査変換装置
JP3303818B2 (ja) 映像表示方法、及び映像表示システム
JPH08328519A (ja) マルチディスプレイ用画像出力装置
JP4212212B2 (ja) 画像信号処理装置
JPH1011049A (ja) オーバレイ表示方法およびディスプレイオーバレイ装置
JPH0431892A (ja) ビデオ信号表示装置
KR950004132B1 (ko) 디지탈 rgb엔코더
JPH09292969A (ja) 画像表示制御装置
JPH10257454A (ja) グラフィクス生成装置
JPH04248591A (ja) 動画ウィンドウ表示装置
JPH09244595A (ja) 表示制御方法および装置ならびに表示システム
US20070263977A1 (en) Image processing apparatus
JPS63141462A (ja) スキヤンコンバ−タ
JPH08328542A (ja) 画像処理方法及び装置
JPH05297841A (ja) 表示制御装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4327173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250