JPH05252457A

JPH05252457A - 拡大画面表示回路

Info

Publication number: JPH05252457A
Application number: JP3247292A
Authority: JP
Inventors: Kenji Katsumata; 賢治勝又; Shigeru Hirahata; 茂平畠; Haruki Takada; 春樹高田; Mitsuhisa Konno; 光央紺野; Koichi Ishibashi; 浩一石橋; Kazuhiro Kaizaki; 一洋海崎; Takaaki Matono; 孝明的野; Atsushi Haratani; 淳原谷
Original assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Video and Information System Inc
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd; Hitachi Advanced Digital Inc
Priority date: 1991-09-26
Filing date: 1991-09-26
Publication date: 1993-09-28
Anticipated expiration: 2015-04-17
Also published as: EP0534220B1; DE69221569T2; EP0534220A3; KR930007265A; KR950009449B1; JP3034659B2; DE69221569D1; EP0534220A2; US5276515A

Abstract

(57)【要約】【目的】本発明の目的は、１６：９のアスペクト比を持
ったディスプレイに、標準ＴＶ信号をその特徴に合わせ
て水平、垂直方向共に任意の大きさに拡大し、最適なサ
イズで表示することにある。さらに、表示に際して映像
信号のジッタ成分を極力抑えることを目的とする。【構成】一時記憶した映像信号を入力クロックと異なっ
たクロックで読みだし、垂直に拡大する第１の記憶回路
１０４と、前記第１の記憶回路１０４の出力を水平方向
に時間圧縮し、さらに拡大するための第２の記憶回路１
０５と、前記第２の記憶回路１０５の出力をフィルタ処
理する空間フィルタ１０６と、前記各回路を制御する拡
大制御回路１０７、同期処理回路１０８よりなる。【効果】本発明によれば、１６：９のアスペクト比を持
った表示装置に、映画サイズの信号等様々な種類のソフ
トをそれぞれに適したサイズの信号に変換して表示する
ことができる。また、これらの信号のジッタを抑えるこ
とが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はテレビジョン信号の受信
機に係り、特に入力したテレビジョン信号を任意の大き
さに拡大して表示する装置に関する。

【０００２】

【従来の技術】１６：９のアスペクト比をもった高品位
テレビジョンの普及にともない、従来のＮＴＳＣ方式等
の標準テレビジョンとの互換性について、さまざまな検
討が試されている。特に、１６：９のアスペクト比をも
ったディスプレイに、標準方式の４：３のアスペクト比
を持った映像を映す場合は、映像の無い部分に挿入した
枠信号による螢光体の焼き付き等多くの問題を抱えてい
る。

【０００３】１６：９のディスプレイに４：３のアスペ
クト比を持った標準信号を映す場合は、そのまま表示す
ると図３（ａ）のように円が横長の楕円形になってしま
うため、通常図３（ｂ）に示すように映像信号を水平方
向に圧縮し、両端に枠信号を挿入して表示する。しかし
ながら、この表示方法では、１６：９のワイドディスプ
レイを有効に利用していない（即ち、映像を表示してい
ない部分がある）ため、特開平３−１１８９１号では図
３（ｃ）のように垂直に拡大して表示し、ディスプレイ
の有効利用を図っている。前記従来例の概念図を図４
（ａ）に示す。図４（ａ）において、４０１はＮＴＳＣ
信号の入力端子、４０２はアスペクト比を変換された映
像信号の出力端子、４０３はＮＴＳＣ信号を輝度・色差
信号に変換するＮＴＳＣデコーダ、４０４は倍速信号に
変換して順次走査化するノンインターレース変換回路、
４０５は時間軸を変換する第１のメモリ回路、４０６は
映像信号の切り出し位置を決める第２のメモリ回路、４
０７は上下のライン間の演算を行なうライン演算回路、
４０８、４０９は第１、第２の選択回路である。

【０００４】まず、図３（ｂ）のように画面の両サイド
に枠信号を挿入して４：３の映像を表示する場合は、第
１のメモリ回路４０５を用い、書き込みクロックより周
波数の高い読みだしクロックを与えることによって、時
間軸の圧縮を行ない、第２の選択回路４０９のａ側端子
を通してディスプレイに映像信号を供給する。また、入
力映像信号が、ＮＴＳＣ信号でありながら図３（ｄ）に
示すように１６：９に対応している（円が縦長の楕円形
として記録されている）場合は、第１、第２のメモリ回
路を通さず第１の選択回路４０８のａ側、第２の選択回
路４０９のｂ側端子を通してそのまま表示する。したが
って、図３（ｅ）に示すように１６：９のディスプレイ
には正確な形状の映像信号を表示することができる。さ
らに、図３（ｃ）のように上下の一部分を削って拡大し
て表示する場合には、容量の十分大きな第２のメモリ回
路４０６を用いて画面の切り出し位置を決め、ライン演
算回路４０７において画像を補間し垂直方向に拡大す
る。

【０００５】図４（ｂ）に前記ライン演算回路４０７の
詳細を示す。図４（ｂ）において、４１０は前記第２の
メモリ回路４０６からの映像信号の入力端子、４１１は
出力端子、４１２は１ライン遅延メモリ回路、４１３、
４１４は入力信号を係数倍する係数器メモリ、４１５は
加算器である。ライン演算回路４０７の補間処理を図５
を用いて詳細に説明する。図５（１）、（２）は走査線
を補間して拡大する際の信号の重心と各走査線の重み係
数を示している。ここでは４／３倍に拡大する場合につ
いての係数を示す。このように４／３倍に拡大する場合
は比較的簡単な係数のフィルタ処理により拡大した信号
を作り出すことができる。図５（３）は入力端子４１０
における走査線を示し、４ラインに１ライン同じ走査線
を繰り返して読みだす。図５（４）は前記入力端子４１
０の走査線に乗ずる第２の係数回路４１４の値を示す。
図５（５）は１ライン遅延メモリ４１２の出力走査線を
示す。図５（６）は前記第１の係数器４１３の係数値を
示す。図５（７）は加算器４１５の出力信号である。こ
のように各ラインごとに係数を切り換えて新たな走査線
を作り出すことによって、図５（２）で示した正しい重
心の拡大信号が得られる。このように本従来例では１
６：９のディスプレイに４：３の映像信号を効果的に映
す工夫を行なっている。

【０００６】また、他の従来例としては、特開平３−６
０５８３号に示されるように、図３（ｆ）に示すよう
な、映画サイズの信号を垂直方向に拡大して、図３
（ｃ）のように表示する方法を偏向回路を用いて実現し
ているものもある。

【０００７】一方、入力した映像信号を水平方向に圧縮
し、図３（ｂ）のように表示する技術としては、前記第
１のメモリ回路４０５の書き込みクロックより、ＰＬＬ
を用いて読みだしクロックを作成する方法が採られてき
た。しかしながら、この方法では、書き込みクロックを
作成するループと、読みだしクロックを作成するルー
プ、さらにはディスプレイの偏向回路のループと、同期
系に多重のループが存在することとなり、家庭用のＶＴ
Ｒのようにジッタの多い信号が入力された場合には、ジ
ッタが大きく表示されることとなり、画質劣化をまねい
ていた。

【０００８】

【発明が解決しようとする課題】以上、従来例を用い
て、１６：９のディスプレイをもったシステムに、４：
３アスペクト比の標準信号を表示する方法について示し
た。上記従来例では、信号を垂直方向に拡大して、１
６：９のディスプレイいっぱいに表示する方法を採用し
ているが実際には映像の重要部分が欠けるケースもあり
問題を有している。また、図３（ｆ）に示した映画サイ
ズの信号は、映像部分の大きさの異なるさまざまな種類
のものが存在し、これらの映像信号を単純に垂直に拡大
した場合は、字幕や映像の重要な部分が切れてしまった
り、あるいは、映画の上下にあるブランキング部分が、
まだ残っていたりする場合が多い。前記従来例として示
した特開平３−１１８９１号では、垂直の拡大モードと
して、前記第１、第２の係数器４１３、４１４の値を４
／３倍と５／４倍の２種類切り換えて、上下の見えなく
なる映像部分を少なくなるようにしているが、この場合
真円率が１００％でなくなる問題点を抱えている。

【０００９】また、入力信号を図３（ｂ）のように、圧
縮して表示する場合には、ジッタに対する性能が劣化す
る傾向にあると予想される。

【００１０】本発明の第１の目的は、１６：９のアスペ
クト比を持った表示装置に４：３のアスペクト比を持っ
た映像信号を表示する際、入力映像信号を歪ませること
無く、入力映像信号に最も適した大きさに拡大して表示
する拡大画面表示回路を提供することにある。

【００１１】さらに、本発明の第２の目的は、圧縮表示
を行なった場合のジッタ性能を劣化させることの無い構
成の回路を提供することにある。

【００１２】

【課題を解決するための手段】上記目的は、順次走査化
された映像信号を映像信号に同期した第１のクロックで
書き込んで一時記憶し、前記第１のクロックの概ね４／
３倍の安定した第２のクロックで間歇的に読みだすこと
が可能な記憶手段と、前記第１、第２のクロック等を発
生する同期処理手段と、前記記憶手段の出力信号にフィ
ルタ処理をして拡大した映像信号を作成するフィルタ手
段と、前記記憶手段、前記同期手段、前記フィルタ手段
を制御する拡大制御手段を備えることによって達成でき
る。

【００１３】

【作用】前記記憶手段の書き込みクロックを入力映像信
号に同期したクロックとし、読みだしクロックを書き込
みクロックの概ね４／３倍の周波数をもったクロックと
することによって、映像信号の時間圧縮を図ることが可
能となる。また、読みだしクロックを入力信号と非同期
の安定したクロックとすることによって、ジッタの軽減
を図ることも同時に可能となる。前記一時記憶手段に記
憶された映像信号の読みだし、読み出し停止は、前記拡
大制御手段の制御信号によって、ライン単位と画素単位
で行なわれ、映像信号の垂直方向と水平方向の拡大が可
能となる。また、この時の読みだし停止の周期、読み出
しの開始位置も、前記拡大制御手段により設定された拡
大倍率、拡大位置に従う。

【００１４】前記空間フィルタ手段は、前記記憶手段に
よって拡大された信号の歪を取り除く。即ち、前記空間
フィルタ回路は、ライン遅延手段と画素遅延手段を有
し、現信号とライン遅延信号から新たな走査線を作り出
す垂直方向のフィルタと、現信号と画素遅れの信号から
新たな画素を作り出す水平フィルタの役割を果たす。こ
の空間フィルタ手段は、前記拡大制御手段によって制御
される。こうして前記拡大制御回路によって設定された
大きさに拡大された信号は、ジッタの少ない安定した映
像信号となり、１６：９のディスプレイに表示すること
が可能となる。

【００１５】

【実施例】本発明の一実施例を図１に示す。図１におい
て、１０１は順次走査化された映像信号の入力端子、１
０２は出力端子、１０３はクロックの入力端子、１０９
は同期信号の入力端子、１０４、１０５は異なったクロ
ックでの書き込みと読みだしが可能な第１、第２のメモ
リ回路、１０６は垂直方向と水平方向の演算を行なって
補間信号を作成する空間フィルタ回路、１０７は前記第
１、第２のメモリ回路１０４、１０５と前記空間フィル
タ回路１０６を制御する拡大制御回路、１０８は前記各
回路にクロック等を供給する同期処理回路である。図１
において、入力端子１０１より入力された順次走査の映
像信号は前記第１のメモリ回路１０４によって垂直方向
に、前記第２のメモリ回路１０５によって水平方向に拡
大される。拡大は同一ラインを複数回、同一画素を複数
回読みだすことによって行なわれる。このようにして、
垂直、水平方向に拡大された信号は前記空間フィルタ１
０６によってフィルタ処理され、滑らかな映像信号とな
って出力される。

【００１６】図１の構成の実施例を図２により詳細に説
明する。図２において、２０１は２本の走査線から新た
な走査線を作り出す垂直フィルタ回路、２０２は２画素
から新たな画素を作り出す水平フィルタ回路、２０３は
他の映像信号を挿入する枠信号挿入回路、２０４は前記
第１、第２のメモリ回路１０４、１０５、前記垂直フィ
ルタ回路２０１、前記枠信号挿入回路２０３を拡大倍率
に従って制御する垂直拡大制御回路、２０５は前記第２
のメモリ回路１０５、前記水平フィルタ回路２０２、前
記枠信号挿入回路２０３を拡大倍率に従って制御する水
平拡大制御回路、２０６は入力端子１０３からのクロッ
クとほぼ同じ周波数の安定した第１のクロックを発生す
る第１のクロック発生回路、２０７は前記第１のクロッ
クから周波数の約４／３倍の周波数をもつ新たな第２の
クロックを発生し、第２のメモリ回路１０５に供給する
第２のクロック発生回路、その他は図１の実施例と同じ
である。

【００１７】ここでは簡単のために入力信号を４／３倍
に拡大する場合について説明する。前記第１のメモリ回
路１０４は、入力映像信号中の拡大する垂直位置を決定
すること、拡大倍率に応じたライン周期でメモリからの
読みだしを停止すること、ジッタを含む映像信号から安
定した映像信号に変換する役割を持つ。図６に垂直方
向、すなわち走査線の拡大方法についての原理図を示
す。前記第１のメモリ回路１０４の動作は図６（１）〜
（６）に示される。図６は、テレビ画面を横から見た図
であり、走査線は丸印で示されている。図６（１）は入
力信号の垂直同期信号の位置を示す。図６（２）は、入
力端子１０１より入力された映像信号の走査線の位置を
示す。画面の拡大を走査線ｄから行ないたい場合は、図
６（３）のように前記第１のメモリ回路１０４の書き込
みリセット信号を前記垂直拡大制御回路２０４によって
図６（３）の位置に設定する。したがって、前記第１の
メモリ回路１０４の書き込みアドレスは、走査線ｄの位
置でゼロとなり、ここより順次書き込みが行なわれる。

【００１８】図６（５）は読み出しクロックのゲート信
号を示している。このゲート信号がオフしている間は、
メモリの読み出しクロックが停止し、１ライン間データ
の読みだしが停止する。４／３倍に拡大する場合には、
前記垂直拡大制御回路２０４から４ラインに１回の周期
で、読み出しゲートをオフする制御信号が前記第１のメ
モリ回路１０４に与えられる。このようにして、前記第
１のメモリ回路１０４で拡大位置と走査線拡大の周期が
決定され、図６（６）に示す信号が前記第１のメモリ回
路１０４から出力される。さらに、前記第１のメモリ回
路１０４は、前記第１のクロック発生回路２０６からの
安定した第１のクロックを読み出しクロックとして使用
しているため、メモリからの出力映像信号自体にはジッ
タを含まない。

【００１９】前記第２のメモリ回路１０５は、時間軸の
変換と前記第１のメモリ回路１０４が、読みだしを停止
している間のデータの再生を行なう。図７に第２のメモ
リ回路１０５の詳細な構成の一例とその動作原理を示
す。図７（１）は前記第２のメモリ回路１０５の詳細を
示したものであり、７０１は前記第１のメモリ回路１０
４からの信号の入力端子、７０２は出力端子、７０３は
前記第１のクロック発生回路２０６からの書き込みクロ
ックの入力端子、７０４は前記第２のクロック発生回路
２０７からの読みだしクロックの入力端子、７０５、７
０６はそれぞれ書き込みリセット信号、読みだしリセッ
ト信号の入力端子、７０７、７０８は書き込みイネーブ
ル信号の入力端子、７０９は出力制御信号の入力端子、
７１０、７１１はそれぞれ１ライン容量のメモリ、７１
２は選択回路である。図７（１）の回路の動作につい
て、図７（２）〜（９）を用いて説明する。図７（２）
は前記第１のメモリ回路１０４のからの出力信号であ
り、４／３に拡大するために４ラインに１回データが欠
けている。図７（３）は入力端子７０５、７０６より入
力されて、内部のメモリ７１０、７１１をリセットする
書き込みリセットと読みだしリセット信号である。この
両リセット信号によって書き込みアドレスと読みだしア
ドレスはゼロ番地にリセットされる。図７（４）、
（７）は内部のメモリ７１０と７１１の書き込み制御信
号であり、入力データが欠けている場合にはどちらのメ
モリにも書き込まないように制御する。図７（５）は読
みだしクロックで、×印部が読みだしクロックが供給さ
れていることを示す。読みだしクロックは書き込みクロ
ックの約４／３倍の周波数を持っている。この読みだし
クロックは、前記第２のクロック発生回路２０７よりＰ
ＬＬ回路を用いて作り出され供給される。したがって、
データは圧縮されて読みだされ、クロックの止まってい
る期間データは保持される。前記内部のメモリ７１０、
７１１から読みだされるデータは図７（６）、（８）に
示すように入力信号が欠けているラインは同じデータが
再び読みだされることとなる。図７（９）に示される出
力制御信号にしたがって前記選択回路７１２を切り換え
れば、水平方向に圧縮された信号が図６（７）に示した
走査線の並びを持って出力される。以上、前記第２のメ
モリ回路１０５の内部構成の一例を図７を用いて詳細に
示したが、この第２のメモリ回路１０５の構成は、これ
に限るものではない。例えば、書き込みリセットと読み
だしリセットの位置関係をずらすことによって、一個の
ラインメモリで構成すること等も可能である。

【００２０】この段階で映像信号は水平方向には圧縮さ
れ、垂直方向には３ラインに１ライン２度書きをして拡
大した映像となる。しかしながら、滑らかに垂直方向に
拡大された映像信号を得るためには、垂直方向にフィル
タ処理をする必要があり、これを前記垂直フィルタ回路
２０１で行なう。図８に前記垂直フィルタ回路２０１の
詳細な構成の一例を示す。

【００２１】図８において８０１は前記第２のメモリ回
路１０５からの信号の入力端子、８０２は出力端子、８
０３は前記垂直拡大制御回路２０４からの拡大倍率にし
たがった混合係数の入力端子、８０６は書き込み制御信
号の入力端子、８０４は１ライン遅延メモリ、８０５は
前記１ライン遅延メモリの入出力信号を混合係数にした
がって合成する混合器である。入力端子８０１からの入
力信号は図６（７）に示される。図６（５）に示される
信号は前記１ライン遅延メモリ８０４の書き込み制御信
号となり、４ラインに１回書き込みが停止される。この
結果、前記１ライン遅延メモリ８０４からの出力信号は
図６（８）に示されるようになる。混合係数は前記垂直
拡大制御回路２０４によって作成されるが、本例のよう
に４／３倍の場合には、前記第１のメモリ回路１０４の
読みだし停止周期と同様に４ライン周期で係数が一巡す
る。前記１ライン遅延メモリ８０４の入力信号に係る係
数をα、出力信号に係る係数をβとすると、前記１ライ
ン遅延メモリ８０４の入出力信号が等しい場合に、α＝
０、β＝１（α＋β＝１）となるように制御し、図６
（９）に示したような係数を与えることによって、画像
の重心のそろった走査線が得られる。

【００２２】前記垂直フィルタ回路２０１の出力信号
は、水平方向には時間圧縮され、垂直方向にはフィルタ
リングされて滑らかに拡大した映像信号となる。したが
って、この時点での映像は縦長の歪んだものとなってい
る。この歪をとるためには、前記第２のメモリ回路１０
５と前記水平フィルタ回路２０２を用いて水平拡大を行
なう必要がある。図７では水平に拡大を行なわないもの
として前記第２のメモリ回路１０５の動作を説明した
が、ここでは水平の拡大も行なうものとして、もう少し
詳しく説明する。

【００２３】図９は前記第２のメモリ回路１０５の水平
拡大時における動作の詳細な説明図である。図９（１）
は図７（１）の入力端子７０１より入力される映像信号
の一例であり、ブランキング期間と映像期間に分かれて
いる。図９（２）は書き込みリセット信号、図９（３）
は書き込みクロックである。書き込みクロックは前記第
１のクロック発生回路からの安定した第１のクロックよ
り作成される。またこの書き込みクロックは拡大すべき
映像信号が正しくメモリに書き込まれるように、拡大位
置によってクロックの停止位置、停止期間が変えられ
る。例えば、図９（１）のａ点から拡大する場合には、
ブランキング終了位置からａ点まで書き込みクロックを
停止する。したがってこの書き込みクロックによってメ
モリに記憶された信号をシーケンシャルに読みだした場
合、ブランキングの後すぐにａ点の信号が出力される。

【００２４】図９（５）、（６）に読みだしリセットと
読みだしクロックを示す。読みだしクロックは前記第２
のクロック発生回路２０７より出力される書き込みクロ
ックの約４／３倍の周波数を持つ第２のクロックより作
られる。読みだしクロックは拡大倍率にしたがって、一
時的にゲートをかけられ、クロックが停止する。図９
（７）では４回に１回クロックが停止し、図９（８）に
示されるように拡大すべき部分が拡大される。ただし、
この拡大は数画素に一回２度書きを行なうものであり、
滑らかに拡大したものではない。また、ブランキング期
間中においては、読みだしクロックにゲートはかけず、
ブランキングのデータは拡大されない。

【００２５】前記水平フィルタ回路２０２は、前記第２
のメモリ回路１０５によって水平方向に拡大された信号
をフィルタリングして滑らかにする役割をしている。図
１０（１）に前記水平フィルタ回路２０２の詳細な構成
の一例を示す。図１０（１）において、１００１は前記
垂直フィルタ回路２０１からの信号の入力端子、１００
２は出力端子、１００３は前記水平拡大制御回路２０５
からの制御信号の入力端子、１００４、１００６は１画
素分の遅延回路、１００４は選択回路、１００７は前記
水平拡大制御回路２０５からの拡大係数にしたがって、
入力端子１００１からの信号と前記遅延回路１００６か
らの信号を混合して新たな画素を作り出す混合回路であ
る。

【００２６】垂直方向の拡大の説明では４／３倍に拡大
する例を示したが、ここではもう少し複雑な例として、
７／５倍に拡大する場合について、図１１を用い図１０
（１）の動作を説明する。７／５倍に拡大する場合、映
像信号は前記第２のメモリ回路１０５によって７画素に
２画素の割合で２度書きをして、画素を増やしてから入
力端子１００１に入力される。図１１（３）に入力され
た映像信号を示す。なお、図１１（１）、（２）は、７
／５倍に拡大する場合の画素の元の重心と、２つの画素
から作られる新たな画素の重心と係数を示している。こ
の新たな重心の画素を作り出すため前記選択器１００５
は図１１（５）に示す制御信号によって現画素と１画素
遅れの信号を切り換える。図１１（６）は前記選択器１
００５で切り換えられ、さらに１画素遅延した遅延回路
１００６の出力信号である。

【００２７】この時７／５倍のように、図１１（１）、
（２）に示したように、元の二つの画素の重心の間に二
つ以上の新たな画素が存在する場合がある。このような
場合には、単純に原画素と１画素分遅延した画素の演算
では、正しい重心の画素は得られない。

【００２８】正しい重心の画素を作り出すためには、図
１１（３）の現信号を例えば図１１（５）の制御信号に
したがって、１画素分遅らせた図１１（４）に示す信号
と入れ換え、新たに図１１（６）に示す信号を作成し、
図１１（３）、（６）の信号を前記混合器１００７に入
力して、正しい重心の画素、図１１（７）を作成する。
一般的に示すと、倍率を（Ｍ／Ｎ）倍（Ｍ，Ｎは自然
数）とした時、ｎ≧（Ｍ−１）／Ｎ≧（ｎ−１）、（ｎは自然数）であれば、二つの画素の間にｎ個の新たな画素の重心が
存在することとなる。したがって、７／５倍の場合は二
つの画素の間に２個の新たな画素を補間しなければなら
ない場合が有り、図１０（１）の構成に示すような遅延
出力を得る回路を用いて、正しい画素を得ている。

【００２９】図１０（２）に前記水平フィルタ回路２０
２の詳細な構成の他の一例を示す。図１０（２）におい
て、１００８はゲート回路、１００９はクロックの入力
端子、その他は図１０（１）の例と同じである。図１０
（２）において、前記ゲート回路１００８は前記入力端
子１００９からのクロックを前記入力端子１００３から
の制御信号にしたがって停止させ、画素を保持し、図１
０（１）の回路と等価な処理をする。図１１（８）はク
ロック停止のためのゲート信号、図１１（９）はゲート
されたクロック、図１１（１０）は前記遅延回路１００
４の出力信号である。したがって、図１１（３）、（１
０）の出力信号を前記混合器１００７に入力すれば、正
しい重心の画素を作成することが可能となる。図１０
（２）の構成の回路では、前記入力端子１００３からの
制御信号によって、ｎ＝２以上の場合にも対応でき、任
意の水平拡大が行なえる。

【００３０】以上、水平フィルタ回路２０２の構成の一
例を示したが、水平フィルタの構成はこれに限るもので
はなく、基本的に水平フィルタは拡大率に応じたクロッ
ク停止に合った遅延量と混合出力を得る構成であれば良
いこととなる。

【００３１】ここまでの説明では、垂直の拡大として４
／３倍を、水平の拡大として７／５倍を例にとり説明し
てきた。次に、他の任意の倍率を実現する場合の混合回
路と拡大制御回路の構成について詳細に説明する。表１
に１〜２倍の拡大を実現する場合の混合回路の係数を、
表２に８ビットで近似して示す。

【００３２】

【表１】

【００３３】

【表２】

【００３４】例えば、倍率をＭ／Ｎ（Ｎは８以下、Ｍは
１５以下の自然数）と定義すると２３通りの拡大倍率が
設定可能である。表１ではその中から１０通りを示し
た。混合器８０５の制御信号α、βのビット数を例えば
８ビットとすれば、拡大倍率をＭ／Ｎ≒２５６／Ｌ（０
≦Ｌ≦２５５；Ｌは整数）となるように近似することに
よって、α（１）〜α（１５）は表１に示すような値と
なる。表２に近似した拡大倍率と８ビットで表し得るα
（ｎ）の値を示す。α（ｎ）の周期はＭで与えられ、ま
た、α（ｎ）の値は以下に示す式（１）で表すことがで
きる。 α（０）＝０ α（１）＝（２５６−Ｌ）／２５６ α（ｎ）＝ｆ｛α（ｎ−１）＋α（１）｝ …式（１）ただしｆ（ｘ）はｘの小数部をとる関数、０≦ｎ≦Ｍ−
１である整数式（１）で示された混合係数と前記メモリ
回路１０４、１０５の制御の同期をとることによって、
２３通りの組合せの制御が可能となる。映画サイズの信
号を拡大してワイドなディスプレイを持ったシステムに
表示するような場合においては、２倍までの拡大率や４
ビットから８ビット程度の混合係数を持てば充分である
が、上記定数Ｍ，Ｎや混合係数のビット数を増やすこと
によって、任意の拡大倍率が設定可能である。

【００３５】図１５（１）、（２）、図１６を用いて、
混合器８０５、混合係数の発生回路の一例を示す。図１
５（１）、（２）において、１５０１、１５０２は前記
混合器８０５の入力端子、１５０３は出力端子、１５０
４は混合係数αの入力端子、１５０５、１５０６、１５
０９は第１、第２、第３の係数器、１５０７、１５１０
は第１、第２の加算器、１５０８は減算器である。図１
５（１）の混合器では入力端子１５０１、１５０２から
の信号をそれぞれＡ、Ｂとすると、混合出力Ｃは、式
（２）で、図１５（２）の混合器では式（３）で示すこ
とができる。

【００３６】Ｃ＝αＡ＋（１−α）Ｂ …式（２）Ｃ＝α（Ａ−Ｂ）＋Ｂ …式（３）図１５（１）、（２）に示すように、前記混合器８０５
は混合係数αを与えるだけで比較的簡単な構成で実現で
きる。

【００３７】図１６は混合係数αの発生回路である。図
１６において、１６０１はリセット信号の入力端子、１
６０２は混合係数αを更新するためのクロックの入力端
子、１６０３は前記第１、第２のメモリ回路１０４、１
０５の書き込み、読みだしをコントロールする制御信号
の出力端子、１６０４は混合係数αの出力端子、１６０
５は拡大率Ｍ／Ｎや拡大率によって定まる定数Ｌを決め
る拡大率設定回路、１６０６はＭ分周カウンタ、１６０
７は加算器、１６０８はラッチ回路である。Ｍ／Ｎが決
まると、前記拡大率設定回路１６０５はＭ／Ｎに近い２
５６／ＬなるＬを設定し、（２５６−Ｌ）／２５６なる
Ｋを算出して、前記加算器１６０７に供給する。前既入
力端子１６０２からのクロックは、垂直拡大の場合は１
ライン周期のクロックであり、水平拡大の場合は画素単
位のクロックである。前記加算器１６０７の出力信号は
前記ラッチ回路１６０８でラッチされて更新され、混合
係数αとなって出力される。混合係数αは前記カウンタ
１６０６により、Ｍ周期でリセットされ初期値に戻る。
また、前記カウンタ１６０６は拡大開始位置に従って垂
直周期ごとにリセットする。図１６は混合係数αやメモ
リのコントロールタイミングを設定する回路の一例であ
るが、このような回路を用いれば、表１に示したα
（ｎ）が設定可能となり、倍率を任意に選択可能なシス
テムを構成することができる。

【００３８】以上説明してきた実施例においては、前記
第１のメモリ１０３による垂直拡大、前記第２のメモリ
１０４による時間圧縮と水平拡大がそれぞれ独立に制御
可能であるため、入力映像信号が歪んでいる場合でも、
それを補正することができる。即ち、高品位テレビジョ
ン信号を標準信号（ＮＴＳＣ等）に変換した信号、例え
ば図３（ｄ）に示すような信号入力に対しても時間圧縮
後の水平拡大率を大きくすることによって図３（ｅ）の
ような正しい形状の信号に戻すことができる。このよう
な標準信号に変換された高品位テレビジョンの信号は、
そのまま１６：９のアスペクト比をもつワイドなディス
プレイに表示すれば、歪の無い映像信号に戻るが、標準
信号変換時の周波数変換に伴う歪や、高品位テレビジョ
ン受信機で行なうべき水平方向への１２／１１倍の補正
を本実施例では一度に行なうことができ、回路の簡易化
と、歪の無い映像が得られる効果がある。

【００３９】また、表示装置のアスペクト比が４：３で
あるような場合においても、垂直と水平の拡大率を独立
に調整して、表示装置のアスペクト比の違いによる信号
の歪を補正することが可能である。

【００４０】次に、本発明の第２の目的である、映像信
号の安定化について図１２を用いて説明する。図１２に
おいて、１２０１は映像信号の入力端子、１２０２は映
像信号のディジタル化、順次走査化等を行なう映像処理
回路、１２０３はディスプレイ、１２０４は入力映像信
号に同期処理等を行なう同期処理回路、１２０５は前記
ディスプレイを駆動する偏向回路、その他は図１、図２
の実施例と同じである。従来のディジタルテレビ等のク
ロック発生方法では、前記第１のメモリ回路１０３の書
き込みクロックを作成する同期回路１２０４、前記第２
のメモリ回路１０４の読みだしクロックを作成する第２
のクロック発生回路２１２、前記ディスプレイ１２０３
の同期信号を作成する偏向回路と３種類のＰＬＬ系のル
ープを持った回路が存在する。したがって、これを縦続
接続すると、入力信号に大きなジッタがある場合にはジ
ッタに対する追従性が悪く、ジッタを強調して表示して
しまう。本発明では、図１２に示すように、前記第１の
クロック発生回路２１１が、水晶発振器等を用いた独立
したクロック発生回路で構成するため、後段の２つのル
ープを持った回路にジッタを与えない。すなわち、もと
もと前記同期処理回路１２０４で発生したジッタ成分よ
りもジッタ量を増すことがない。

【００４１】図１２のクロック発生回路２１１は、例え
ば色副搬送波３．５８ＭＨｚの８倍の周波数の２８．６
３ＭＨｚの発振周波数ををもつ安定したクロック、即ち
水晶発振器等を用いた発振回路であり、前記同期処理回
路１２０４で発生するクロックとは周波数が極めて近い
が、同期はとれていない。したがって、単純な独立クロ
ックとすると入力映像信号と前記第１のメモリ回路１０
３から出力される信号とでは、しだいにずれ量が大きく
なり、メモリ容量分だけずれると映像信号の連続性が破
綻してしまう。図１３にこのメモリの破綻を防ぐための
前記メモリ回路１０３とその周辺回路の構成の一例を示
す。図１３において、１３０１は映像信号の入力端子、
１３０２は出力端子、１３０３、１３０４は前記同期処
理回路１２０４より供給される垂直同期信号とクロッ
ク、１３０５はフィールドメモリ、１３０６、１３０７
はそれぞれカウンタ、１３０８、１３０９はそれぞれデ
コーダ、１３１０は遅延回路、その他は第２図と同じで
ある。

【００４２】図１３において、前記フィールドメモリ１
３０５の書き込みクロックは、映像信号に同期した入力
端子１３０３からのクロックであり、この書き込みクロ
ックは前記カウンタ１３０６のクロックでもある。また
前記フィールドメモリ１３０５の読みだしクロックは、
前記クロック発生回路２１１より発生した安定したクロ
ックであり、このクロックは前記カウンタ１３０７にも
供給される。前記カウンタ１３０６、１３０７はそのカ
ウント値が前記デコーダ１３０８、１３０９でデコード
され、前記フィールドメモリ１３０５の書き込みリセッ
ト及び読みだしリセットとなる。通常の信号では、安定
したクロックに対して、ジッタの大きな映像信号でもそ
のずれ量は、１フィールドでたかだか２ライン分程度で
ある。したがって、フィールドメモリのような十分の容
量を持ったメモリを使用し、書き込みリセットと読みだ
しリセットに前記遅延回路１３１０等を用いて、２ライ
ン分程度以上の時間差を持たせておけば、映像信号の不
連続点を垂直帰線期間に持って行くことが出来る。さら
に、図１３の実施例においては、前記書き込み用のカウ
ンタ１３０６と前記読みだし用のカウンタ１３０７をと
もに前記入力端子１３０４より供給される垂直同期信号
の位相を保ちつつ数ライン分の遅延を持たせてリセット
しているため、書き込みクロックと読みだしクロックの
周波数差によるメモリの破綻を防ぐことが可能となる。

【００４３】しかしながら、図１３に示す方法では、前
記読みだし用のカウンタ１３０７が前記クロック発生回
路２１１より供給される読みだし用のクロックに関係な
くリセットされるため、前記カウンタ１３０７のカウン
ト値をデコードして作成されるディスプレイ用の水平同
期信号はリセット時にその周期性が守られない。即ち、
ディスプレイの偏向回路の水平同期信号に対する追従性
を良くして、映像信号が乱れないようにする必要があ
る。

【００４４】このように図１２、図１３に示した構成の
回路を用いれば、ジッタを多く含んだ入力信号に対して
も、高画質な映像信号を供給することができる。

【００４５】さて、ここまでは前記クロック発生回路２
１１において発生するクロックの周波数は、前記同期処
理回路１２０４で発生するクロックに極めて近いものと
してきた。即ち、水晶発振器の発振周波数は、色副搬送
波 fsc=3.579545MHzの８倍の周波数である8fsc=28.6363
6MHzである。このように、前記第１のクロック発生回路
２１１の安定したクロックの発振周波数を8fscとした場
合には、必然的に１ラインの周波数がＮＴＳＣの倍速水
平周波数である約31.5kHzとなる。本来本発明のよう
に、ワイドなディスプレイを持ったテレビシステムは高
品位テレビの普及に合わせて考えられているものであ
り、したがってシステムとしては高品位テレビジョンも
表示可能なものでなければならない。通常高品位テレビ
ジョンを表示する場合には、ディスプレイが２モード即
ち水平偏向の周波数が31.5kHzと33.75kHzの２種類に対
応可能なように設計し、高品位テレビジョンの入力信号
に対応している。ここで前記第１のクロック発生回路２
１１の安定したクロックの発振周波数を約30.7125MHz程
度に設定しておけば、９１０画素分の水平の周波数はほ
ぼ33.75kHzとなって、高品位テレビジョンの水平周波数
と一致し、偏向側を２モード対応にする必要が無くな
る。この場合前記第１のメモリ回路２０４は書き込みク
ロックに対して、読みだしクロックが速くなるため、少
なくともメモリ容量は４０ライン程度が必要となる。ま
た、このような水平走査周波数の変換を行なった場合に
は、走査線数が５２５本から、ほぼ５６２本に増すこと
になる。即ち、走査線の間隔が縮んだことと等価とな
り、表示された絵は、垂直方向につぶれて表示される。
この歪の割合は、（５２５／５６２．５）＝０．９３程
度である。したがって、常に高品位テレビジョンの水平
同期周波数で、ディスプレイを駆動したい場合には、垂
直方向に（５６２．５／５２５）倍に拡大する必要があ
る。例えば、（１６／１５）倍程度の垂直拡大を行なえ
ば、歪のない映像信号を高品位テレビジョンのディスプ
レイに表示することが可能となる。したがって、同一機
能を保ったまま、偏向回路を単一周波数のみに対応する
構成ができ、コンバーゼンスの簡易化、高圧回路の簡略
化が実現でき、システムの低コスト化に効果がある。

【００４６】以上説明したように、本実施例によれば、
４：３のアスペクト比を持つ映像信号が入力されたと
き、入力された映像信号は前記第２のメモリ回路２０５
によって一旦時間圧縮した後、任意の倍率の拡大が行な
える。

【００４７】さらに、本実施例によれば、前記垂直フィ
ルタ回路２０１と前記水平フィルタ回路２０２、前記垂
直拡大制御回路２０９と前記水平拡大制御回路２１０は
独立しているため、垂直方向の拡大率と水平方向の拡大
率を任意に独立して決定することができる。

【００４８】また、本実施例では前記第２のメモリ回路
２０５において水平方向の時間圧縮を行なった後に拡大
をしている。時間軸圧縮を水平拡大の前段で行なわない
場合には、拡大率が４／３倍以下のときには水平の縮小
を、４／３倍以上のときには拡大をする必要がある。こ
の時、垂直方向は常に拡大のため、制御回路が複雑にな
る。本実施例のように拡大の前段で時間圧縮をした場合
には、拡大率が４／３倍以下の時も、４／３倍以上の時
も、同じ制御回路で水平方向の拡大を制御することがで
き、システムを簡単化することができる。

【００４９】図１４に本発明の他の一実施例を示す。図
１４における各素子は、図２の実施例と同じである。図
２の実施例では第１のメモリ回路２０４の書き込みクロ
ックと読みだしクロックは異なっており、特に読みだし
クロックは安定したクロックを用いていた。しかしなが
ら、書き込みクロックと読みだしクロックが異なれば、
前記実施例で示したように、強制的にリセットを行なっ
て書き込みと読みだしのずれを補正する必要がある。そ
のため同期信号に不連続が起こり、画面ブレとなる恐れ
がある。本実施例では、前記第１のメモリ２０４の書き
込みクロックと読みだしクロックを同一のものとし、同
期回路の不連続を防いでいる。前記クロック発生回路１
４０１は前記第１のクロックからＰＬＬ回路を用いて作
られた約４／３倍の周波数をもったクロックであり、同
期信号に不連続は起らない。本実施例のその他の動作は
図２の実施例とまったく同じである。本実施例によれ
ば、同期ブレの無い拡大した映像信号を１６：９のディ
スプレイに表示することが可能となる。

【００５０】

【発明の効果】本発明によれば、１６：９のアスペクト
比を持ったディスプレイに、４：３のアスペクト比を持
った映像信号を映像信号の特徴に合わせて拡大縮小し、
１６：９のディスプレイを有効に利用することが可能と
なる。さらに、クロックの安定化により、ジッタの少な
い映像信号を供給することが可能となる。また、水平方
向の拡大率と垂直方向の拡大率を独立に制御できるた
め、４：３のディスプレイへの応用、あるいは元々歪ん
でいる信号への応用も可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図。

【図２】図１の実施例の詳細を示すブロック図。

【図３】１６：９、４：３のアスペクト比の表示装置へ
の映像信号の表示例を示す図。

【図４】従来の拡大方法を示すブロック図。

【図５】垂直拡大の原理図。

【図６】本発明による垂直拡大の原理図。

【図７】本発明の水平圧縮回路の一例を示す図。

【図８】本発明の垂直フィルタ部を示すブロック図。

【図９】本発明の水平拡大用メモリの制御方法を示す
図。

【図１０】本発明の水平フィルタ部のブロック図。

【図１１】本発明の水平フィルタの原理図。

【図１２】同期回路を含めた本発明のブロック図。

【図１３】本発明のフィールドメモリの制御方法を示す
ブロック図。

【図１４】本発明の他の一実施例を示すブロック図。

【図１５】本発明の混合器の構成を示すブロック図。

【図１６】本発明の係数発生回路の構成を示すブロック
図。

【符号の説明】

１０１…映像信号の入力端子、１０３…同期信号の入力
端子、１０４、１０５…第１、第２のメモリ回路、１０
６…空間フィルタ回路、１０７…拡大制御回路、１０８
…同期処理回路、２０１…垂直フィルタ回路、２０２…
水平フィルタ回路、２０３…枠挿入回路、２０４…垂直
拡大制御回路、水平拡大制御回路、２０６、２０７…第
１、第２のクロック発生回路、７１０、７１１、８０４
…１Ｈ遅延メモリ、８０５、１００７…混合器、１２０
２…映像処理回路、１２０３…ディスプレイ、１２０４
…同期処理回路、１２０５…偏向回路、１３０５…フィ
ールドメモリ、１３０６、１３０７…カウンタ、１３０
８、１３０９…デコーダ、１５０４、１５０５、１５０
８…係数器、１５０６、１５０９…加算器、１５０７…
減算器、１６０５…拡大率設定回路、１６０６…カウン
タ、１６０７…加算器、１６０８…ラッチ回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者高田春樹神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者紺野光央神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所映像メディア研究所内 (72)発明者石橋浩一神奈川県横浜市戸塚区吉田町292番地株式会社日立画像情報システム内 (72)発明者海崎一洋神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所ＡＶ機器事業部内 (72)発明者的野孝明神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所ＡＶ機器事業部内 (72)発明者原谷淳神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所ＡＶ機器事業部内

Claims

【特許請求の範囲】

【請求項１】順次走査化された映像信号と同期信号とを
入力して拡大処理を行なう信号処理回路において、書き込みクロックの周波数に対して、概ね４／３倍以上
の高い周波数の読みだしクロックで間歇的に読みだすこ
とが可能な記憶手段と、前記記憶手段の出力信号に垂直
方向、水平方向のフィルタ処理を行なう空間フィルタ手
段と、前記記憶手段と前記空間フィルタ手段とを制御す
る拡大制御手段と、前記各回路に同期信号を供給する同
期処理手段を備え、入力映像信号を任意の大きさに拡大
することを特徴とする拡大画面表示回路。
【請求項２】請求項１記載の拡大画面表示回路におい
て、前記順次走査化された信号は、高品位ＴＶ信号を標準Ｔ
Ｖ信号に変換した後、順次走査化した信号であることを
特徴とする拡大画面表示回路。
【請求項３】請求項１または請求項２記載の拡大画面表
示回路において、前記記憶手段は第１、第２の２つの記憶手段より構成さ
れ、前記同期処理手段は入力映像信号に同期した第１の
クロックを発生する第１のクロック発生手段と、前記第
１のクロックと概ね同じ周波数の安定した第２のクロッ
クを発生する第２のクロック発生手段と、前記第２のク
ロックから前記第２のクロックの約４／３倍の周波数を
持つクロックを発生する第３のクロック発生手段よりな
り、前記第１の記憶手段の書き込みクロックとして前記
第１のクロックを、読みだしクロックとして前記第２の
クロックを、前記第２の記憶手段の書き込みクロックと
して前記第２のクロックを、読みだしクロックとして前
記第３のクロックを用い、ジッタ量の少ない拡大映像を
供給することを特徴とする拡大画面表示回路。
【請求項４】請求項３記載の拡大画面表示回路におい
て、前記第２のクロック発生手段は前記第１のクロックの約
４／３倍の安定したクロックを発生し、前記第１の記憶
手段の書き込み、読みだしクロックとして前記第１のク
ロックを、前記第２の記憶手段の書き込みクロックとし
て前記第１のクロックを、読みだしクロックとして前記
第２のクロックを用い、ジッタ量の少ない拡大映像を供
給することを特徴とする拡大画面表示回路。
【請求項５】請求項３記載の拡大画面表示回路におい
て、前記第３のクロック発生手段は、水平同期周波数が高品
位テレビジョンの水平同期周波数とほぼ一致する周波数
のクロックを発生し、高品位テレビジョンのディスプレ
イに表示可能としたことを特徴とする拡大画面表示回
路。
【請求項６】請求項４記載の拡大画面表示回路におい
て、前記第２のクロック発生手段は、水平同期周波数が高品
位テレビジョンの水平同期周波数とほぼ一致する周波数
のクロックを発生し、高品位テレビジョンのディスプレ
イに表示可能としたことを特徴とする拡大画面表示回
路。
【請求項７】一時記憶した映像信号の読みだしと読みだ
し停止をある定まった周期で行なうことが可能な記憶手
段と、前記記憶手段の出力信号を遅延する第１の遅延手
段と、前記第１の遅延手段の入力信号と出力信号を切り
換える選択手段と、前記選択手段の出力信号を遅延する
第２の遅延手段と、前記記憶手段の出力信号と前記選択
手段の出力信号とを合成する混合手段から構成されるこ
とを特徴とする拡大画面表示回路。
【請求項８】一時記憶した映像信号の読みだしと読みだ
し停止をある定まった周期で行なうことが可能な記憶回
路と、前記記憶回路の出力信号を遅延する遅延手段と、
前記遅延手段へのクロックの供給を停止するためのゲー
ト手段と、前記記憶手段の出力信号と前記遅延手段の出
力信号とを合成する混合手段から構成されることを特徴
とする拡大画面表示回路。
【請求項９】一時記憶した映像信号の読みだしと読みだ
し停止をある定まったライン周期で行なうことが可能な
第１の記憶手段と、前記第１の記憶手段の出力信号の書
き込みと書き込み停止をライン周期で行なうことが可能
な第２の記憶手段と、前記第２の記憶手段の出力信号の
書き込みと書き込み停止がライン周期で可能な第３の記
憶手段と、前記第３の記憶手段の入出力信号を合成する
混合手段から構成される拡大画面表示回路。