JPH07222075A - 映像信号表示方法、映像信号表示装置及びテレビジョン装置 - Google Patents
映像信号表示方法、映像信号表示装置及びテレビジョン装置Info
- Publication number
- JPH07222075A JPH07222075A JP6024892A JP2489294A JPH07222075A JP H07222075 A JPH07222075 A JP H07222075A JP 6024892 A JP6024892 A JP 6024892A JP 2489294 A JP2489294 A JP 2489294A JP H07222075 A JPH07222075 A JP H07222075A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- pulse
- frame
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 枠を固定したまま、表示画像の位置だけをオ
ーバスキャン、アンダースキャン、枠を移動することな
く表示画像だけを左右に移動することができる映像信号
表示方法，映像信号表示装置及びテレビジョン装置を提
供すること。 【構成】 書き込みリセットパルスWVCLR 、書き込み画
素リセットパルスWHCLR、書き込みラインアドレス増分
パルスWHINC の時間軸が標準位置を中心として左右に最
大Δｔまで移動可能とされている。この移動位置が水平
位置調整データに応じて可変される。標準位置から右最
大の位置まで書き込みリセットパルスWVCLR 、書き込み
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC を進ませると、フィールドメモリ１２，
２２，３２にディジタル映像信号の標準位置からΔｔだ
け左の部分から書き込まれることになるため、表示され
る映像は右に移動される。
ーバスキャン、アンダースキャン、枠を移動することな
く表示画像だけを左右に移動することができる映像信号
表示方法，映像信号表示装置及びテレビジョン装置を提
供すること。 【構成】 書き込みリセットパルスWVCLR 、書き込み画
素リセットパルスWHCLR、書き込みラインアドレス増分
パルスWHINC の時間軸が標準位置を中心として左右に最
大Δｔまで移動可能とされている。この移動位置が水平
位置調整データに応じて可変される。標準位置から右最
大の位置まで書き込みリセットパルスWVCLR 、書き込み
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC を進ませると、フィールドメモリ１２，
２２，３２にディジタル映像信号の標準位置からΔｔだ
け左の部分から書き込まれることになるため、表示され
る映像は右に移動される。
Description
【０００１】
【産業上の利用分野】本発明は、種々のテレビジョン方
式の映像信号を表示処理するための映像信号表示方法、
この映像信号表示方法を実行する映像信号表示装置、及
び、この映像信号表示装置を備えることにより種々のテ
レビジョン方式の適切な映像表示を行えるようにしたテ
レビジョン装置に関する。
式の映像信号を表示処理するための映像信号表示方法、
この映像信号表示方法を実行する映像信号表示装置、及
び、この映像信号表示装置を備えることにより種々のテ
レビジョン方式の適切な映像表示を行えるようにしたテ
レビジョン装置に関する。
【０００２】
【従来の技術】従来、ＣＲＴ等のディスプレイを有して
構成されたテレビジョン装置においては、表示面のアス
ペクト比が４：３であるＮＴＳＣ方式やＰＡＬ方式と、
表示面のアスペクト比が１６：９であるハイビジョン
（ＨＤＴＶ）方式とがある。このＨＤＴＶ方式のテレビ
ジョンにおいては、アスペクト比を変換するアスペクト
変換手段を備えるようにして、ＮＴＳＣ方式あるいはＰ
ＡＬ方式の現行放送も表示可能とされているものが一般
的である。なお、アスペクト変換して表示する場合、水
平方向の時間軸圧縮の結果生じた余白部分には信号処理
により枠信号を付加して表示したり、あるいは子画面を
表示したりしている。
構成されたテレビジョン装置においては、表示面のアス
ペクト比が４：３であるＮＴＳＣ方式やＰＡＬ方式と、
表示面のアスペクト比が１６：９であるハイビジョン
（ＨＤＴＶ）方式とがある。このＨＤＴＶ方式のテレビ
ジョンにおいては、アスペクト比を変換するアスペクト
変換手段を備えるようにして、ＮＴＳＣ方式あるいはＰ
ＡＬ方式の現行放送も表示可能とされているものが一般
的である。なお、アスペクト変換して表示する場合、水
平方向の時間軸圧縮の結果生じた余白部分には信号処理
により枠信号を付加して表示したり、あるいは子画面を
表示したりしている。
【０００３】ところで、ＣＲＴ方式のディスプレイにお
ける最終的な有効映像表示領域は、偏向処理によるオー
バースキャン量により決定されている。このオーバース
キャン量は、家庭用のディスプレイでは、放送局により
有効映像領域が微妙に異なる受信信号とされているこ
と、及び、ＶＴＲや外部デコーダなど有効映像領域が微
妙に異なるすべての映像信号の映像区間において表示映
像の画欠けが生じないように、大きなオーバースキャン
量とされている。すなわち、図１９（ａ）に示すよう
に、ある映像信号の表示領域が一点鎖線で示される条件
１の範囲とされていても、また、他の異なる映像信号の
表示領域が２点鎖線で示される条件２の範囲とされてい
ても、画欠けを生じないように実線で示す領域が有効表
示領域とされている。
ける最終的な有効映像表示領域は、偏向処理によるオー
バースキャン量により決定されている。このオーバース
キャン量は、家庭用のディスプレイでは、放送局により
有効映像領域が微妙に異なる受信信号とされているこ
と、及び、ＶＴＲや外部デコーダなど有効映像領域が微
妙に異なるすべての映像信号の映像区間において表示映
像の画欠けが生じないように、大きなオーバースキャン
量とされている。すなわち、図１９（ａ）に示すよう
に、ある映像信号の表示領域が一点鎖線で示される条件
１の範囲とされていても、また、他の異なる映像信号の
表示領域が２点鎖線で示される条件２の範囲とされてい
ても、画欠けを生じないように実線で示す領域が有効表
示領域とされている。
【０００４】また、業務用モニターディスプレイにおい
ては、オーバースキャンを逆にアンダースキャンに切り
替えて、入力映像信号のすべての部分を確認することが
できるようにされている。すなわち、図１９（ｂ）に示
すように、ＣＲＴに表示される表示画像はＣＲＴの表示
可能範囲より若干小さくされ、画像の周辺は無表示部分
とされている。さらに、コンピュータ用ディスプレイに
おいては信号源の条件が多様とされているため、容易に
水平表示位置の調整が可能であることが必要とされてい
る。すなわち、図１９（ｃ）に示すように、ＣＲＴの可
能表示範囲に対して表示画像を左右に移動できることが
可能とされている。
ては、オーバースキャンを逆にアンダースキャンに切り
替えて、入力映像信号のすべての部分を確認することが
できるようにされている。すなわち、図１９（ｂ）に示
すように、ＣＲＴに表示される表示画像はＣＲＴの表示
可能範囲より若干小さくされ、画像の周辺は無表示部分
とされている。さらに、コンピュータ用ディスプレイに
おいては信号源の条件が多様とされているため、容易に
水平表示位置の調整が可能であることが必要とされてい
る。すなわち、図１９（ｃ）に示すように、ＣＲＴの可
能表示範囲に対して表示画像を左右に移動できることが
可能とされている。
【０００５】
【発明が解決しようとする課題】しかしながら、１６：
９のアスペクト比のディスプレイにおいて、４：３のア
スペクト比の映像信号をアスペクト変換して表示する場
合には、前記したように枠信号が付加されているため、
最終的な有効表示範囲はこの枠信号の幅（タイミング）
で決定され、偏向処理によるオーバスキャン量とは無関
係とされている。このため、入力信号の条件により、設
計仕様を上回るオーバースキャン量が要求される時に、
アスペクト変換用ＬＳＩを設計レベルの段階で変更しな
ければならず、実質的に対応が不可能となる。このよう
な入力条件は、例えばヨーロッパの一部でスクランブル
解除デコーダ（カナルプラス・デコーダ）の出力映像の
右端に不良区間（スクランブル残り）があるものが最近
見つかっており、このような映像信号の場合に、オーバ
ースキャン量を大きくして取り除こうとすると、図２０
（ａ）に示すように、付加された枠の部分もオーバスキ
ャンに伴い矢印方向に拡大されて、スクランブル残りを
画面上から依然として除去することができないという問
題点があった。
９のアスペクト比のディスプレイにおいて、４：３のア
スペクト比の映像信号をアスペクト変換して表示する場
合には、前記したように枠信号が付加されているため、
最終的な有効表示範囲はこの枠信号の幅（タイミング）
で決定され、偏向処理によるオーバスキャン量とは無関
係とされている。このため、入力信号の条件により、設
計仕様を上回るオーバースキャン量が要求される時に、
アスペクト変換用ＬＳＩを設計レベルの段階で変更しな
ければならず、実質的に対応が不可能となる。このよう
な入力条件は、例えばヨーロッパの一部でスクランブル
解除デコーダ（カナルプラス・デコーダ）の出力映像の
右端に不良区間（スクランブル残り）があるものが最近
見つかっており、このような映像信号の場合に、オーバ
ースキャン量を大きくして取り除こうとすると、図２０
（ａ）に示すように、付加された枠の部分もオーバスキ
ャンに伴い矢印方向に拡大されて、スクランブル残りを
画面上から依然として除去することができないという問
題点があった。
【０００６】また、アスペクト比１６：９の業務用モニ
ターディスプレイの場合でもアンダースキャンが必要と
されるが、アンダースキャンを行うと図２０（ｂ）に示
すように表示画像の大きさは小さくなるものの、付加さ
れた枠も小さくなり、映像信号のすべてを確認するアン
ダースキャンを行うことができないという問題点もあっ
た。さらに、アスペクト比１６：９のコンピュータディ
スプレイの場合において、表示画像を左右に動かそうと
すると、図２０（ｃ）に示すように表示画像の移動に伴
い付加された枠も移動し、表示画像の位置だけを移動す
ることができないという問題点があった。
ターディスプレイの場合でもアンダースキャンが必要と
されるが、アンダースキャンを行うと図２０（ｂ）に示
すように表示画像の大きさは小さくなるものの、付加さ
れた枠も小さくなり、映像信号のすべてを確認するアン
ダースキャンを行うことができないという問題点もあっ
た。さらに、アスペクト比１６：９のコンピュータディ
スプレイの場合において、表示画像を左右に動かそうと
すると、図２０（ｃ）に示すように表示画像の移動に伴
い付加された枠も移動し、表示画像の位置だけを移動す
ることができないという問題点があった。
【０００７】そこで本発明は、枠が付加される表示画像
において、図２１（ａ）に示すように、枠を固定したま
ま表示画像の位置だけをオーバスキャン、あるいは同図
（ｂ）に示すように、表示画像だけをアンダースキャン
することができる、または同図（ｃ）に示すように、枠
を移動することなく表示画像だけを左右に移動すること
ができる映像信号表示方法、この映像信号表示方法を実
行する映像信号表示装置、及び、この映像信号表示装置
を備えるテレビジョン装置を提供することを目的として
いる。
において、図２１（ａ）に示すように、枠を固定したま
ま表示画像の位置だけをオーバスキャン、あるいは同図
（ｂ）に示すように、表示画像だけをアンダースキャン
することができる、または同図（ｃ）に示すように、枠
を移動することなく表示画像だけを左右に移動すること
ができる映像信号表示方法、この映像信号表示方法を実
行する映像信号表示装置、及び、この映像信号表示装置
を備えるテレビジョン装置を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の映像信号表示方法は、アナログ映像信号を
ディジタル映像信号に変換してフィールドメモリに書き
込み、このフィールドメモリより読み出したディジタル
映像信号のアスペクト比を変換した後、アナログ映像信
号に変換して前記アナログ映像信号のアスペクト比と異
なるアスペクト比の表示手段に印加する映像信号表示方
法において、前記フィールドメモリに供給される書き込
みパルスが前記アナログ映像信号の水平同期信号に同期
されていると共に、前記フィールドメモリへの先頭書き
込み位置が調整できるようタイミングが調整可能とさ
れ、前記フィールドメモリから読み出された映像信号に
枠信号が付加されるようにしたものである。さらに、本
発明の映像信号表示方法は、前記枠信号の時間幅が調整
可能とされるようにしたものである。
に、本発明の映像信号表示方法は、アナログ映像信号を
ディジタル映像信号に変換してフィールドメモリに書き
込み、このフィールドメモリより読み出したディジタル
映像信号のアスペクト比を変換した後、アナログ映像信
号に変換して前記アナログ映像信号のアスペクト比と異
なるアスペクト比の表示手段に印加する映像信号表示方
法において、前記フィールドメモリに供給される書き込
みパルスが前記アナログ映像信号の水平同期信号に同期
されていると共に、前記フィールドメモリへの先頭書き
込み位置が調整できるようタイミングが調整可能とさ
れ、前記フィールドメモリから読み出された映像信号に
枠信号が付加されるようにしたものである。さらに、本
発明の映像信号表示方法は、前記枠信号の時間幅が調整
可能とされるようにしたものである。
【０００９】また、本発明の映像信号表示装置は、アナ
ログ映像信号をディジタル映像信号に変換するＡ／Ｄコ
ンバータと、ディジタル映像信号が書き込まれるフィー
ルドメモリと、前記アナログ映像信号の水平同期信号に
同期していると共に、そのタイミングが調整可能な前記
フィールドメモリに供給される書き込みパルスを発生す
る書き込みパルス発生手段と、表示手段に表示される画
像の少なくとも一側に表示される枠の枠信号を発生する
枠信号発生手段と、前記フィールドメモリから読み出さ
れた映像信号のアスペクト比を変換するアスペクト変換
部とを備えるようにしたものである。
ログ映像信号をディジタル映像信号に変換するＡ／Ｄコ
ンバータと、ディジタル映像信号が書き込まれるフィー
ルドメモリと、前記アナログ映像信号の水平同期信号に
同期していると共に、そのタイミングが調整可能な前記
フィールドメモリに供給される書き込みパルスを発生す
る書き込みパルス発生手段と、表示手段に表示される画
像の少なくとも一側に表示される枠の枠信号を発生する
枠信号発生手段と、前記フィールドメモリから読み出さ
れた映像信号のアスペクト比を変換するアスペクト変換
部とを備えるようにしたものである。
【００１０】さらに、本発明の映像信号表示装置は、前
記アナログ信号の水平同期信号が一方に入力され、他方
に第１のデコーダ出力が印加される第１の位相比較器
と、この第１の位相比較器の比較出力を平滑して誤差信
号とする第１のローパスフィルタと、この第１のローパ
スフィルタよりの前記誤差信号に応じて発振周波数が制
御される第１の電圧制御発振器と、この第１電圧制御発
振器よりの出力パルスを計数する第１のカウンタと、こ
の第１のカウンタよりのカウント値が入力される前記第
１のデコーダとにより構成された、前記第１電圧制御発
振器よりの出力パルスを分周する分周手段とを備え、前
記第１のデコーダに前記表示装置に表示される画像の水
平位置調整信号を印加することにより、前記第１のデコ
ーダより出力される前記書き込みパルスの時間位置を調
整するようにしたものである。
記アナログ信号の水平同期信号が一方に入力され、他方
に第１のデコーダ出力が印加される第１の位相比較器
と、この第１の位相比較器の比較出力を平滑して誤差信
号とする第１のローパスフィルタと、この第１のローパ
スフィルタよりの前記誤差信号に応じて発振周波数が制
御される第１の電圧制御発振器と、この第１電圧制御発
振器よりの出力パルスを計数する第１のカウンタと、こ
の第１のカウンタよりのカウント値が入力される前記第
１のデコーダとにより構成された、前記第１電圧制御発
振器よりの出力パルスを分周する分周手段とを備え、前
記第１のデコーダに前記表示装置に表示される画像の水
平位置調整信号を印加することにより、前記第１のデコ
ーダより出力される前記書き込みパルスの時間位置を調
整するようにしたものである。
【００１１】さらにまた、本発明の映像信号表示装置
は、前記アナログ信号の水平同期信号が一方に入力さ
れ、他方に第２デコーダ出力が印加される第２位相比較
器と、この第２位相比較器の比較出力を平滑して誤差信
号とする第２ローパスフィルタと、この第２ローパスフ
ィルタよりの前記誤差信号に応じて発振周波数が制御さ
れる第２電圧制御発振器と、この第２電圧制御発振器よ
りの出力パルスを計数する第２カウンタと、この第２カ
ウンタよりのカウント値が入力される前記第２デコーダ
とにより構成された、前記第２電圧制御発振器よりの出
力パルスを分周する分周手段とを備え、この第２デコー
ダに前記表示装置に表示される画像の枠幅を調整する信
号を印加することにより、前記第２デコーダより出力さ
れる枠信号の時間幅を調整するようにしたものである。
そして、本発明のテレビジョン装置は、上述の映像信号
表示装置と表示デバイスとを備えるようにしたものであ
る。
は、前記アナログ信号の水平同期信号が一方に入力さ
れ、他方に第２デコーダ出力が印加される第２位相比較
器と、この第２位相比較器の比較出力を平滑して誤差信
号とする第２ローパスフィルタと、この第２ローパスフ
ィルタよりの前記誤差信号に応じて発振周波数が制御さ
れる第２電圧制御発振器と、この第２電圧制御発振器よ
りの出力パルスを計数する第２カウンタと、この第２カ
ウンタよりのカウント値が入力される前記第２デコーダ
とにより構成された、前記第２電圧制御発振器よりの出
力パルスを分周する分周手段とを備え、この第２デコー
ダに前記表示装置に表示される画像の枠幅を調整する信
号を印加することにより、前記第２デコーダより出力さ
れる枠信号の時間幅を調整するようにしたものである。
そして、本発明のテレビジョン装置は、上述の映像信号
表示装置と表示デバイスとを備えるようにしたものであ
る。
【００１２】
【作用】本発明の映像信号表示方法においては、フィー
ルドメモリへの先頭書き込み位置が調整できるようタイ
ミングが調整可能とされているため、枠を固定したまま
表示画像の左右の位置を移動できるようになり、多様な
条件の映像信号源に対応して、その表示画像の水平表示
位置の調整を可能にすることができる。さらに、枠信号
の時間幅を調整可能とすると、表示される枠の幅を調整
することができるため、枠幅を減少して偏向系をオーバ
スキャンすることにより、表示画像だけのオーバスキャ
ンを行うことができ、あるいは枠幅を増大して偏向系を
アンダーキャンすることにより、表示画像だけのアンダ
ースキャンを行うことができるようになる。
ルドメモリへの先頭書き込み位置が調整できるようタイ
ミングが調整可能とされているため、枠を固定したまま
表示画像の左右の位置を移動できるようになり、多様な
条件の映像信号源に対応して、その表示画像の水平表示
位置の調整を可能にすることができる。さらに、枠信号
の時間幅を調整可能とすると、表示される枠の幅を調整
することができるため、枠幅を減少して偏向系をオーバ
スキャンすることにより、表示画像だけのオーバスキャ
ンを行うことができ、あるいは枠幅を増大して偏向系を
アンダーキャンすることにより、表示画像だけのアンダ
ースキャンを行うことができるようになる。
【００１３】また、本発明の映像信号表示装置において
は、タイミングが調整可能な前記フィールドメモリに供
給される書き込みパルスを発生する書き込みパルス発生
手段を備えているため、フィールドメモリへの先頭書き
込み位置を調整することができ、枠を固定したまま表示
画像の左右の位置を移動することができる。したがっ
て、多様な条件の映像信号源に対応して、その表示画像
の水平表示位置の調整を可能にすることができる。さら
に、第１のデコーダに表示される画像の水平位置調整信
号を印加することにより、前記第１のデコーダより出力
される書き込みパルスの時間位置を調整するようにした
ため、容易に表示画像の水平表示位置を調整することが
できる。
は、タイミングが調整可能な前記フィールドメモリに供
給される書き込みパルスを発生する書き込みパルス発生
手段を備えているため、フィールドメモリへの先頭書き
込み位置を調整することができ、枠を固定したまま表示
画像の左右の位置を移動することができる。したがっ
て、多様な条件の映像信号源に対応して、その表示画像
の水平表示位置の調整を可能にすることができる。さら
に、第１のデコーダに表示される画像の水平位置調整信
号を印加することにより、前記第１のデコーダより出力
される書き込みパルスの時間位置を調整するようにした
ため、容易に表示画像の水平表示位置を調整することが
できる。
【００１４】さらにまた、第２デコーダに前記表示装置
に表示される画像の枠幅を調整する信号を印加すること
により、前記デコーダより出力される枠信号の時間幅を
調整するようにしたため表示される枠の幅を調整するこ
とができるので、枠幅を減少して偏向系をオーバスキャ
ンすることにより、表示画像だけのオーバスキャンを行
うことができ、あるいは枠幅を増大して偏向系をアンダ
ーキャンすることにより、表示画像だけのアンダースキ
ャンを行うことができるようになる。そして、本発明の
テレビジョン装置は、上述の映像信号表示装置と表示デ
バイスとを備えるようにしたため、枠を固定したまま表
示画像の左右の位置を移動できるので、多様な条件の映
像信号源に対応してその表示画像の水平表示位置の調整
を容易に調整することができると共に、枠幅を減少して
偏向系をオーバスキャンすることにより、表示画像だけ
のオーバスキャンを行うことができ、あるいは枠幅を増
大して偏向系をアンダーキャンすることにより、表示画
像だけのアンダースキャンを行うことができるようにな
る。
に表示される画像の枠幅を調整する信号を印加すること
により、前記デコーダより出力される枠信号の時間幅を
調整するようにしたため表示される枠の幅を調整するこ
とができるので、枠幅を減少して偏向系をオーバスキャ
ンすることにより、表示画像だけのオーバスキャンを行
うことができ、あるいは枠幅を増大して偏向系をアンダ
ーキャンすることにより、表示画像だけのアンダースキ
ャンを行うことができるようになる。そして、本発明の
テレビジョン装置は、上述の映像信号表示装置と表示デ
バイスとを備えるようにしたため、枠を固定したまま表
示画像の左右の位置を移動できるので、多様な条件の映
像信号源に対応してその表示画像の水平表示位置の調整
を容易に調整することができると共に、枠幅を減少して
偏向系をオーバスキャンすることにより、表示画像だけ
のオーバスキャンを行うことができ、あるいは枠幅を増
大して偏向系をアンダーキャンすることにより、表示画
像だけのアンダースキャンを行うことができるようにな
る。
【００１５】
【実施例】本発明の具体的な実施例を図面を参照しなが
ら、以下に説明する。図１には本発明にかかるテレビジ
ョン装置を示しており、例えば、このテレビジョン装置
は表示デバイスとしてアスペクト比が１６：９のＣＲＴ
９−２を有するハイビジョン（ＨＤＴＶ）方式の装置と
されている。このテレビジョン装置は八木アンテナ７−
１によりＶＨＦ放送及びＵＨＦ放送が受信され、パラボ
ラアンテナ７−２によりＣＳ放送あるいはＢＳ放送が受
信され、これらの受信信号は各種チューナ１に入力され
ている。この各種チューナ１にはさらにケーブルを介し
てＣＡＴＶ信号が入力されている。各種チューナ１は、
受信した信号がＰＡＬ方式あるいはＮＴＳＣ方式等の映
像信号のアスペクト比が４：３の映像信号の場合は、そ
の映像信号を第１スイッチ（ＳＷ１；現行方式Input se
lection ）８−１を介して第１映像信号処理部２に印加
している。
ら、以下に説明する。図１には本発明にかかるテレビジ
ョン装置を示しており、例えば、このテレビジョン装置
は表示デバイスとしてアスペクト比が１６：９のＣＲＴ
９−２を有するハイビジョン（ＨＤＴＶ）方式の装置と
されている。このテレビジョン装置は八木アンテナ７−
１によりＶＨＦ放送及びＵＨＦ放送が受信され、パラボ
ラアンテナ７−２によりＣＳ放送あるいはＢＳ放送が受
信され、これらの受信信号は各種チューナ１に入力され
ている。この各種チューナ１にはさらにケーブルを介し
てＣＡＴＶ信号が入力されている。各種チューナ１は、
受信した信号がＰＡＬ方式あるいはＮＴＳＣ方式等の映
像信号のアスペクト比が４：３の映像信号の場合は、そ
の映像信号を第１スイッチ（ＳＷ１；現行方式Input se
lection ）８−１を介して第１映像信号処理部２に印加
している。
【００１６】また、受信した信号がアスペクト比が４：
３の映像信号であって、スクランブル処理が施されてい
る場合は、各種チューナ１からの映像信号を例えば外部
に設けたスクランブル解除デコーダ７−３に入力してス
クランブル解除し、スクランブル解除した映像信号を第
１ビデオ信号（VIDEO in 1）として第１スイッチ８−１
を介して第１映像信号処理部２に印加している。さら
に、第１スイッチ８−１にはＶＴＲ等からの第２ビデオ
信号（VIDEO in 2）が入力されており、第１スイッチ８
−１は入力された前記３つの映像信号のうちの所望の１
つを選択して第１映像信号処理部２に供給している。
３の映像信号であって、スクランブル処理が施されてい
る場合は、各種チューナ１からの映像信号を例えば外部
に設けたスクランブル解除デコーダ７−３に入力してス
クランブル解除し、スクランブル解除した映像信号を第
１ビデオ信号（VIDEO in 1）として第１スイッチ８−１
を介して第１映像信号処理部２に印加している。さら
に、第１スイッチ８−１にはＶＴＲ等からの第２ビデオ
信号（VIDEO in 2）が入力されており、第１スイッチ８
−１は入力された前記３つの映像信号のうちの所望の１
つを選択して第１映像信号処理部２に供給している。
【００１７】上記第１映像信号処理部２においては、供
給された映像信号にＹ／Ｃ分離、クロマデコード、同期
分離等の処理が行われ、輝度信号Ｙ、色差信号Ｒ−Ｙ，
Ｂ−Ｙ及び同期信号が分離あるいは抽出されている。こ
れらの輝度信号Ｙ、色差信号Ｒ−Ｙ，Ｂ−Ｙ及び同期信
号は、本発明にかかる映像信号表示装置であり、本発明
にかかる映像信号表示方法を実行するフィールド倍速ア
スペクト変換回路３に供給されている。このフィールド
倍速アスペクト変換回路３においては、アスペクト比が
４：３の映像信号についてフィールド倍速処理、アスペ
クト変換処理、フレーム付加処理等が行われ、処理の施
された輝度信号Ｙ、色差信号Ｒ−Ｙ，Ｂ−Ｙ及び同期信
号がそれぞれ出力されている。
給された映像信号にＹ／Ｃ分離、クロマデコード、同期
分離等の処理が行われ、輝度信号Ｙ、色差信号Ｒ−Ｙ，
Ｂ−Ｙ及び同期信号が分離あるいは抽出されている。こ
れらの輝度信号Ｙ、色差信号Ｒ−Ｙ，Ｂ−Ｙ及び同期信
号は、本発明にかかる映像信号表示装置であり、本発明
にかかる映像信号表示方法を実行するフィールド倍速ア
スペクト変換回路３に供給されている。このフィールド
倍速アスペクト変換回路３においては、アスペクト比が
４：３の映像信号についてフィールド倍速処理、アスペ
クト変換処理、フレーム付加処理等が行われ、処理の施
された輝度信号Ｙ、色差信号Ｒ−Ｙ，Ｂ−Ｙ及び同期信
号がそれぞれ出力されている。
【００１８】また、各種チューナ１で受信した信号がＨ
ＤＴＶ方式の映像信号、すなわち映像のアスペクト比が
１６：９であって走査線数が１１２５本である映像信号
は第３のスイッチ（ＳＷ３；HD Decoder Input selecti
on ）８−２を介してＨＤ用デコーダ５に入力されてい
る。このＨＤ用デコーダ５は、ＭＵＳＥ方式、ＡＴＶ方
式またはＨＤ−ＭＡＣ方式等によりエンコードされたＨ
ＤＴＶ信号を、もとの映像信号にデコードするデコーダ
である。上記第３のスイッチ８−３には外部より入力さ
れるエンコードされているＨＤＴＶ信号（HD Decorder
in ）も入力されており、第３のスイッチ８−３は入力
されたいずれかのＨＤＴＶ信号を選択してＨＤ用デコー
ダ５に供給している。さらに、ＨＤ用デコーダ５により
デコードされたＨＤＴＶ信号は第２スイッチ（ＳＷ２；
ＨＤＴＶ Input selection ）８−２に入力されるが、
この第２スイッチ８−２には外部より入力されるデコー
ド済のＨＤＴＶ信号（HD VIDEOin 1,HD VIDEO in 2 ）
が入力されており、第２のスイッチ８−２は入力された
ＨＤＴＶ信号のうちのいずれか１つを選択して第４スイ
ッチ（ＳＷ４；Video selection ）８−４にその映像信
号成分を、第５スイッチ（ＳＷ５；Sync selection）に
同期信号成分を供給している。
ＤＴＶ方式の映像信号、すなわち映像のアスペクト比が
１６：９であって走査線数が１１２５本である映像信号
は第３のスイッチ（ＳＷ３；HD Decoder Input selecti
on ）８−２を介してＨＤ用デコーダ５に入力されてい
る。このＨＤ用デコーダ５は、ＭＵＳＥ方式、ＡＴＶ方
式またはＨＤ−ＭＡＣ方式等によりエンコードされたＨ
ＤＴＶ信号を、もとの映像信号にデコードするデコーダ
である。上記第３のスイッチ８−３には外部より入力さ
れるエンコードされているＨＤＴＶ信号（HD Decorder
in ）も入力されており、第３のスイッチ８−３は入力
されたいずれかのＨＤＴＶ信号を選択してＨＤ用デコー
ダ５に供給している。さらに、ＨＤ用デコーダ５により
デコードされたＨＤＴＶ信号は第２スイッチ（ＳＷ２；
ＨＤＴＶ Input selection ）８−２に入力されるが、
この第２スイッチ８−２には外部より入力されるデコー
ド済のＨＤＴＶ信号（HD VIDEOin 1,HD VIDEO in 2 ）
が入力されており、第２のスイッチ８−２は入力された
ＨＤＴＶ信号のうちのいずれか１つを選択して第４スイ
ッチ（ＳＷ４；Video selection ）８−４にその映像信
号成分を、第５スイッチ（ＳＷ５；Sync selection）に
同期信号成分を供給している。
【００１９】この第４スイッチ８−４には、さらに前記
フィールド倍速アスペクト変換部３より出力されるフィ
ールド倍速アスペクト変換処理の施されたＮＴＳＣ方式
の映像信号成分、あるいはＰＡＬ方式の映像信号成分が
入力されており、第４スイッチ８−４によりいずれかが
選択されて第２映像信号処理部４に供給されている。さ
らに、第５スイッチ８−５にはフィールド倍速アスペク
ト変換部３より出力されるＮＴＳＣ方式あるいはＰＡＬ
方式の同期信号成分も入力され、選択されたいずれかの
同期信号成分が偏向処理回路６に供給されている。な
お、第４スイッチ８−４と第５スイッチ８−５とは同期
して、ＨＤＴＶ信号側あるいはＮＴＳＣ／ＰＡＬ方式側
へ切り替えられている。上記第２映像信号処理部４は、
輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−ＹよりＲ，Ｇ，Ｂ
の色信号を生成し、また上記偏向処理回路６は同期信号
から垂直偏向波形及び水平偏向波形を発生している。そ
して、上記第２映像信号処理部４より出力されたＲ，
Ｇ，Ｂの色信号がアスペクト比が１６：９のＣＲＴ９−
１に供給され、前記偏向処理回路６により発生された垂
直偏向波形及び水平偏向波形がＣＲＴ９−１の偏向ヨー
ク９−２に供給されて、ＣＲＴの表示面上に映像が表示
されている。
フィールド倍速アスペクト変換部３より出力されるフィ
ールド倍速アスペクト変換処理の施されたＮＴＳＣ方式
の映像信号成分、あるいはＰＡＬ方式の映像信号成分が
入力されており、第４スイッチ８−４によりいずれかが
選択されて第２映像信号処理部４に供給されている。さ
らに、第５スイッチ８−５にはフィールド倍速アスペク
ト変換部３より出力されるＮＴＳＣ方式あるいはＰＡＬ
方式の同期信号成分も入力され、選択されたいずれかの
同期信号成分が偏向処理回路６に供給されている。な
お、第４スイッチ８−４と第５スイッチ８−５とは同期
して、ＨＤＴＶ信号側あるいはＮＴＳＣ／ＰＡＬ方式側
へ切り替えられている。上記第２映像信号処理部４は、
輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−ＹよりＲ，Ｇ，Ｂ
の色信号を生成し、また上記偏向処理回路６は同期信号
から垂直偏向波形及び水平偏向波形を発生している。そ
して、上記第２映像信号処理部４より出力されたＲ，
Ｇ，Ｂの色信号がアスペクト比が１６：９のＣＲＴ９−
１に供給され、前記偏向処理回路６により発生された垂
直偏向波形及び水平偏向波形がＣＲＴ９−１の偏向ヨー
ク９−２に供給されて、ＣＲＴの表示面上に映像が表示
されている。
【００２０】次に、図２に上記フィールド倍速アスペク
ト変換部３のブロック図を示し、この図を参照しながら
その説明を行う。フィールド倍速アスペクト変換部３
は、第１フィールドメモリ１２、第２フィールドメモリ
３２、第３フィールドメモリ３２、タイミングコントロ
ーラ４２、アスペクト変換部４３、書き込みタイミング
パルス発生用ＰＬＬ回路４０、読み出しタイミングパル
ス発生用ＰＬＬ回路４１等から構成されており、ＰＡＬ
／ＮＴＳＣ方式の映像信号の水平走査周波数および垂直
走査周波数をそれぞれ２倍とするフィールド倍速処理を
行い、水平走査周波数をＨＤＴＶ信号の水平走査周波数
に近い値にすると共に、フィールドフリッカを除去して
表示画像の画質改善を図る回路である。
ト変換部３のブロック図を示し、この図を参照しながら
その説明を行う。フィールド倍速アスペクト変換部３
は、第１フィールドメモリ１２、第２フィールドメモリ
３２、第３フィールドメモリ３２、タイミングコントロ
ーラ４２、アスペクト変換部４３、書き込みタイミング
パルス発生用ＰＬＬ回路４０、読み出しタイミングパル
ス発生用ＰＬＬ回路４１等から構成されており、ＰＡＬ
／ＮＴＳＣ方式の映像信号の水平走査周波数および垂直
走査周波数をそれぞれ２倍とするフィールド倍速処理を
行い、水平走査周波数をＨＤＴＶ信号の水平走査周波数
に近い値にすると共に、フィールドフリッカを除去して
表示画像の画質改善を図る回路である。
【００２１】このフィールド倍速アスペクト変換部３に
おいては、入力された輝度信号（Ｙｉｎ）は、ローパス
フィルタ（ＬＰＦ）１０により不要な高域成分が除去さ
れて、Ａ／Ｄ変換器１１に供給され、ディジタル映像信
号に変換される。変換されたディジタル映像信号は第１
のフィールドメモリ１２に書き込まれる。また、入力さ
れた色差信号（Ｒ−Ｙｉｎ）は、ローパスフィルタ（Ｌ
ＰＦ）２０により不要な高域成分が除去されて、Ａ／Ｄ
変換器２１に供給され、ディジタル映像信号に変換され
る。変換されたディジタル映像信号は第２のフィールド
メモリ２２に書き込まれる。さらに、入力された色差信
号（Ｂ−Ｙｉｎ）は、ローパスフィルタ（ＬＰＦ）３０
により不要な高域成分が除去されて、Ａ／Ｄ変換器３１
に供給され、ディジタル映像信号に変換される。変換さ
れたディジタル映像信号は第３のフィールドメモリ３２
に書き込まれる。
おいては、入力された輝度信号（Ｙｉｎ）は、ローパス
フィルタ（ＬＰＦ）１０により不要な高域成分が除去さ
れて、Ａ／Ｄ変換器１１に供給され、ディジタル映像信
号に変換される。変換されたディジタル映像信号は第１
のフィールドメモリ１２に書き込まれる。また、入力さ
れた色差信号（Ｒ−Ｙｉｎ）は、ローパスフィルタ（Ｌ
ＰＦ）２０により不要な高域成分が除去されて、Ａ／Ｄ
変換器２１に供給され、ディジタル映像信号に変換され
る。変換されたディジタル映像信号は第２のフィールド
メモリ２２に書き込まれる。さらに、入力された色差信
号（Ｂ−Ｙｉｎ）は、ローパスフィルタ（ＬＰＦ）３０
により不要な高域成分が除去されて、Ａ／Ｄ変換器３１
に供給され、ディジタル映像信号に変換される。変換さ
れたディジタル映像信号は第３のフィールドメモリ３２
に書き込まれる。
【００２２】上記フィールドメモリ１２，２２，３２か
ら倍速で読み出された輝度信号２Ｙ、色差信号２Ｒ−
Ｙ，２Ｂ−Ｙはアスペクト変換部４３に入力されてフレ
ーム信号が付加される処理等が行われ、それぞれＤ／Ａ
変換回路１３，２３，３３によりアナログ映像信号に変
換されると共に、さらにそれぞれローパスフィルタ（Ｌ
ＰＦ）１４，２４，３４により不要な高域成分が除去さ
れて、輝度信号２Ｙ、色差信号２Ｒ−Ｙ，色差信号２Ｂ
−Ｙとして出力される。また、垂直同期信号（V SYNC）
と、第１ＰＬＬ回路４０より発生された高速クロックＷ
ＣＫ０、及び、第２ＰＬＬ回路４１より発生された高速
クロックＲＣＫ０とがタイミングコントローラ４２に供
給され、このタイミングコントローラ４２より書き込み
クロックパルスWCK 、書き込みリセットパルスWVCLR 、
書き込み画素リセットパルスWHCLR 、書き込みラインア
ドレス増分パルスWHINC 、および読み出しクロックパル
スRCK 、読み出しリセットパルスRVCLR 、読み出し画素
リセットパルスRHCLR 、読み出しラインアドレス増分パ
ルスRHINC 、リードイネーブル信号RE、フレーム付加タ
イミングパルスFRAME が発生されて、各フィールドメモ
リ１２，２２，３２、あるいはアスペクト変換部４３に
供給されると共に、倍速の垂直同期信号2VSYNC、倍速の
水平同期信号2HSYNCが発生されて出力されている。
ら倍速で読み出された輝度信号２Ｙ、色差信号２Ｒ−
Ｙ，２Ｂ−Ｙはアスペクト変換部４３に入力されてフレ
ーム信号が付加される処理等が行われ、それぞれＤ／Ａ
変換回路１３，２３，３３によりアナログ映像信号に変
換されると共に、さらにそれぞれローパスフィルタ（Ｌ
ＰＦ）１４，２４，３４により不要な高域成分が除去さ
れて、輝度信号２Ｙ、色差信号２Ｒ−Ｙ，色差信号２Ｂ
−Ｙとして出力される。また、垂直同期信号（V SYNC）
と、第１ＰＬＬ回路４０より発生された高速クロックＷ
ＣＫ０、及び、第２ＰＬＬ回路４１より発生された高速
クロックＲＣＫ０とがタイミングコントローラ４２に供
給され、このタイミングコントローラ４２より書き込み
クロックパルスWCK 、書き込みリセットパルスWVCLR 、
書き込み画素リセットパルスWHCLR 、書き込みラインア
ドレス増分パルスWHINC 、および読み出しクロックパル
スRCK 、読み出しリセットパルスRVCLR 、読み出し画素
リセットパルスRHCLR 、読み出しラインアドレス増分パ
ルスRHINC 、リードイネーブル信号RE、フレーム付加タ
イミングパルスFRAME が発生されて、各フィールドメモ
リ１２，２２，３２、あるいはアスペクト変換部４３に
供給されると共に、倍速の垂直同期信号2VSYNC、倍速の
水平同期信号2HSYNCが発生されて出力されている。
【００２３】なお、書き込みクロックパルスWCK は、前
記Ａ／Ｄ変換器１１，２１，３１のサンプリングクロッ
クとしても使用されており、その周波数は、例えば水平
走査周波数ｆH ×９１０×２とされている。すなわち、
ＰＡＬ方式においては２８．４４ＭＨｚ、ＮＴＳＣ方式
においては２８．６４ＭＨｚとされている。また、読み
出しクロックパルスRCK は、水平走査周波数ｆH ×９１
０×２×４／３とされている。すなわち、ＰＡＬ方式に
おいては３７．９２ＭＨｚ、ＮＴＳＣ方式においては３
８．１９ＭＨｚとされている。また、アスペクト変換部
４３は、フレーム信号付加回路（Frame Add ）とブラン
キング信号付加回路（BLK Add ）とがその一部として構
成されており、アスペクト変換部４３には、タイミング
コントローラ４２よりフレーム付加タイミングパルスFR
AME が供給されて、そのタイミングに応じてフレーム信
号がフィールドメモリ１２，２２，３２より読み出され
た映像信号に付加されている。このフレーム付加タイミ
ングパルスFRAME が「Ｈ」レベルとされている時、オリ
ジナルのディジタル映像信号に替えて、フレームの表示
をするための固定のレベルに映像信号を切り替えるよう
にしているが、この切り替えはリードイネーブル信号RE
に同期して切り替えられている。また、フレームの幅は
外部から可変できるようにされている。
記Ａ／Ｄ変換器１１，２１，３１のサンプリングクロッ
クとしても使用されており、その周波数は、例えば水平
走査周波数ｆH ×９１０×２とされている。すなわち、
ＰＡＬ方式においては２８．４４ＭＨｚ、ＮＴＳＣ方式
においては２８．６４ＭＨｚとされている。また、読み
出しクロックパルスRCK は、水平走査周波数ｆH ×９１
０×２×４／３とされている。すなわち、ＰＡＬ方式に
おいては３７．９２ＭＨｚ、ＮＴＳＣ方式においては３
８．１９ＭＨｚとされている。また、アスペクト変換部
４３は、フレーム信号付加回路（Frame Add ）とブラン
キング信号付加回路（BLK Add ）とがその一部として構
成されており、アスペクト変換部４３には、タイミング
コントローラ４２よりフレーム付加タイミングパルスFR
AME が供給されて、そのタイミングに応じてフレーム信
号がフィールドメモリ１２，２２，３２より読み出され
た映像信号に付加されている。このフレーム付加タイミ
ングパルスFRAME が「Ｈ」レベルとされている時、オリ
ジナルのディジタル映像信号に替えて、フレームの表示
をするための固定のレベルに映像信号を切り替えるよう
にしているが、この切り替えはリードイネーブル信号RE
に同期して切り替えられている。また、フレームの幅は
外部から可変できるようにされている。
【００２４】次に、前記フィールドメモリ１２，２２，
３２のブロック図を図３に示す。このフィールドメモリ
１２，２２，３２は同一の構成を有しており、それぞれ
メモリセルアレイ（Memory Cell ArrAy ）５０、書き込
みアドレスポインタ（WriteAddr Pointer）５１、読み
出しアドレスポインタ（Read Addr Pointer ）５２、書
き込みポート（Write Port）５３及び読み出しポート
（Read Port ）５４より構成されている。このメモリセ
ルアレイ５０は図４に示すように水平方向の画素アドレ
スと垂直方向のラインアドレスとにアドレスの付与され
たセルがマトリクス状に配置されて構成されており、各
セルには図示するように水平方向に０番地より順次アド
レス番号が付与されている。このメモリセルアレイ５０
に書き込みポート５３を介して供給されたディジタル映
像信号は、書き込みアドレスポインタ５１により指示さ
れるアドレス番地に順次書き込まれ、読み出しアドレス
ポインタ５２により指示されるアドレス番地から順次読
み出されたディジタル映像信号は、読み出しポート５４
からフィールドメモリ外部へ出力されるようになされて
いる。
３２のブロック図を図３に示す。このフィールドメモリ
１２，２２，３２は同一の構成を有しており、それぞれ
メモリセルアレイ（Memory Cell ArrAy ）５０、書き込
みアドレスポインタ（WriteAddr Pointer）５１、読み
出しアドレスポインタ（Read Addr Pointer ）５２、書
き込みポート（Write Port）５３及び読み出しポート
（Read Port ）５４より構成されている。このメモリセ
ルアレイ５０は図４に示すように水平方向の画素アドレ
スと垂直方向のラインアドレスとにアドレスの付与され
たセルがマトリクス状に配置されて構成されており、各
セルには図示するように水平方向に０番地より順次アド
レス番号が付与されている。このメモリセルアレイ５０
に書き込みポート５３を介して供給されたディジタル映
像信号は、書き込みアドレスポインタ５１により指示さ
れるアドレス番地に順次書き込まれ、読み出しアドレス
ポインタ５２により指示されるアドレス番地から順次読
み出されたディジタル映像信号は、読み出しポート５４
からフィールドメモリ外部へ出力されるようになされて
いる。
【００２５】なお、書き込みアドレスポインタ５１に
は、タイミングコントローラ４２より書き込みクロック
パルスWCK 、書き込みリセットパルスWVCLR 、書き込み
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC が供給されてアドレス番地順に映像信号
を書き込むよう制御されている。この場合、書き込みク
ロックパルスWCK が供給される毎に図４に矢印Ｄとして
示すようにポインタが水平方向に１つずつ進められ、書
き込みリセットパルスWVCLR が供給されると、図４に矢
印Ａとして示すように先頭番地である開始番地にポイン
タが戻るようにされ、書き込み画素リセットパルスWHCL
R が供給されると、図４に示す矢印Ｂのようにその水平
ラインの先頭アドレスにポインタが戻るようにされ、書
き込みラインアドレス増分パルスWHINC が供給される
と、図４に矢印Ｃとして示すように水平ラインアドレス
が１ライン分増加されて１ライン下にポインタが移動さ
れる。このようにして、メモリセルアレイ５０に順次デ
ィジタル映像信号を書き込むようにしている。
は、タイミングコントローラ４２より書き込みクロック
パルスWCK 、書き込みリセットパルスWVCLR 、書き込み
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC が供給されてアドレス番地順に映像信号
を書き込むよう制御されている。この場合、書き込みク
ロックパルスWCK が供給される毎に図４に矢印Ｄとして
示すようにポインタが水平方向に１つずつ進められ、書
き込みリセットパルスWVCLR が供給されると、図４に矢
印Ａとして示すように先頭番地である開始番地にポイン
タが戻るようにされ、書き込み画素リセットパルスWHCL
R が供給されると、図４に示す矢印Ｂのようにその水平
ラインの先頭アドレスにポインタが戻るようにされ、書
き込みラインアドレス増分パルスWHINC が供給される
と、図４に矢印Ｃとして示すように水平ラインアドレス
が１ライン分増加されて１ライン下にポインタが移動さ
れる。このようにして、メモリセルアレイ５０に順次デ
ィジタル映像信号を書き込むようにしている。
【００２６】また、読み出しアドレスポインタ５２に
は、タイミングコントローラ４２より読み出しクロック
パルスRCK 、読み出しリセットパルスRVCLR 、読み出し
画素リセットパルスRHCLR 、読み出しラインアドレス増
分パルスRHINC 、リードイネーブル信号REが供給され
て、アドレス番地から順次読み出せるように制御してい
る。この場合、読み出しクロックパルスRCK が供給され
る毎に図４に矢印Ｄとして示すようにポインタが水平方
向に１つずつ進められ、読み出しリセットパルスRVCLR
が供給されると、図４に矢印Ａとして示すように先頭番
地である開始番地にポインタが戻るようにされ、読み出
し画素リセットパルスRHCLR が供給されると、図４に示
す矢印Ｂのようにその水平ラインの先頭アドレスにポイ
ンタが戻るようにされ、読み出しラインアドレス増分パ
ルスRHINC が供給されると、図４に矢印Ｃとして示すよ
うに水平ラインアドレスが１ライン分増加されて１ライ
ン下にポインタが移動される。なお、リードイネーブル
信号REが「Ｈ」レベルの時に前記読み出し動作が行わ
れ、リードイネーブル信号REが「Ｌ」の時は前記読み出
し動作は行われない。このリードイネーブル信号REを制
御することにより、表示モードに応じてイネーブルの区
間を切り替えるようにしている。このようにして、メモ
リセルアレイ５０から順次ディジタル映像信号を読み出
すようにしている。
は、タイミングコントローラ４２より読み出しクロック
パルスRCK 、読み出しリセットパルスRVCLR 、読み出し
画素リセットパルスRHCLR 、読み出しラインアドレス増
分パルスRHINC 、リードイネーブル信号REが供給され
て、アドレス番地から順次読み出せるように制御してい
る。この場合、読み出しクロックパルスRCK が供給され
る毎に図４に矢印Ｄとして示すようにポインタが水平方
向に１つずつ進められ、読み出しリセットパルスRVCLR
が供給されると、図４に矢印Ａとして示すように先頭番
地である開始番地にポインタが戻るようにされ、読み出
し画素リセットパルスRHCLR が供給されると、図４に示
す矢印Ｂのようにその水平ラインの先頭アドレスにポイ
ンタが戻るようにされ、読み出しラインアドレス増分パ
ルスRHINC が供給されると、図４に矢印Ｃとして示すよ
うに水平ラインアドレスが１ライン分増加されて１ライ
ン下にポインタが移動される。なお、リードイネーブル
信号REが「Ｈ」レベルの時に前記読み出し動作が行わ
れ、リードイネーブル信号REが「Ｌ」の時は前記読み出
し動作は行われない。このリードイネーブル信号REを制
御することにより、表示モードに応じてイネーブルの区
間を切り替えるようにしている。このようにして、メモ
リセルアレイ５０から順次ディジタル映像信号を読み出
すようにしている。
【００２７】ところで、前記書き込みクロックパルスWC
K 、書き込みリセットパルスWVCLR、書き込み画素リセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC はタイミングコントローラ４２より出力されてい
るが、これらの信号は図１６に示すように、タイミング
コントローラ４２の一部と第１のＰＬＬ回路４０とによ
り発生されている。すなわち、図１６に示すように第１
のＰＬＬ回路４０は、入力されたアナログ映像信号の水
平同期信号HSYNC と書き込み水平基準信号HREFW との位
相を比較する第１位相比較器８１、第１位相比較器８１
の位相比較出力を平滑する第１ローパスフィルタ（ＬＰ
Ｆ）８２、この第１ローパスフィルタ８２から出力され
る誤差信号が制御信号として供給される第１電圧制御発
振器（ＶＣＯ）８３とからなり、この第１ＶＣＯ８３の
発振出力ＷＣＫＯが供給される第１カウンタ８４と、第
１カウンタ８４の計数値が供給される第１デコーダ８５
とはタイミングコントローラの一部とされている。
K 、書き込みリセットパルスWVCLR、書き込み画素リセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC はタイミングコントローラ４２より出力されてい
るが、これらの信号は図１６に示すように、タイミング
コントローラ４２の一部と第１のＰＬＬ回路４０とによ
り発生されている。すなわち、図１６に示すように第１
のＰＬＬ回路４０は、入力されたアナログ映像信号の水
平同期信号HSYNC と書き込み水平基準信号HREFW との位
相を比較する第１位相比較器８１、第１位相比較器８１
の位相比較出力を平滑する第１ローパスフィルタ（ＬＰ
Ｆ）８２、この第１ローパスフィルタ８２から出力され
る誤差信号が制御信号として供給される第１電圧制御発
振器（ＶＣＯ）８３とからなり、この第１ＶＣＯ８３の
発振出力ＷＣＫＯが供給される第１カウンタ８４と、第
１カウンタ８４の計数値が供給される第１デコーダ８５
とはタイミングコントローラの一部とされている。
【００２８】この第１カウンタ８４と第１デコーダ８５
とにより９１０分周を行って水平基準信号ＨＲＥＦＷを
作成している。なお、この第１ＰＬＬ回路４０を含むル
ープは、水平同期信号HSYNC と水平基準信号HREFW との
周波数が一致するよう動作するため、第１デコーダ８５
から発生される書き込みクロックパルスWCK 、書き込み
リセットパルスWVCLR 、書き込み画素リセットパルスWH
CLR 、書き込みラインアドレス増分パルスWHINC は水平
同期信号HSYNC に同期している。さらに、第１デコーダ
８５には、書き込みリセットパルスWVCLR 、書き込み画
素リセットパルスWHCLR 、書き込みラインアドレス増分
パルスWHINC の時間位置を調整するための水平位置調整
データ（WVCLR ，WHCLR ，WHINC DECODE Value set）が
供給されており、この水平位置調整データに応じて書き
込みリセットパルスWVCLR 、書き込み画素リセットパル
スWHCLR 、書き込みラインアドレス増分パルスWHINC の
時間位置が画素単位で調整され、これにより、表示され
る映像の水平表示位置が決定される。すなわち、水平位
置調整データを可変することにより、映像の水平表示位
置を調整することができる。
とにより９１０分周を行って水平基準信号ＨＲＥＦＷを
作成している。なお、この第１ＰＬＬ回路４０を含むル
ープは、水平同期信号HSYNC と水平基準信号HREFW との
周波数が一致するよう動作するため、第１デコーダ８５
から発生される書き込みクロックパルスWCK 、書き込み
リセットパルスWVCLR 、書き込み画素リセットパルスWH
CLR 、書き込みラインアドレス増分パルスWHINC は水平
同期信号HSYNC に同期している。さらに、第１デコーダ
８５には、書き込みリセットパルスWVCLR 、書き込み画
素リセットパルスWHCLR 、書き込みラインアドレス増分
パルスWHINC の時間位置を調整するための水平位置調整
データ（WVCLR ，WHCLR ，WHINC DECODE Value set）が
供給されており、この水平位置調整データに応じて書き
込みリセットパルスWVCLR 、書き込み画素リセットパル
スWHCLR 、書き込みラインアドレス増分パルスWHINC の
時間位置が画素単位で調整され、これにより、表示され
る映像の水平表示位置が決定される。すなわち、水平位
置調整データを可変することにより、映像の水平表示位
置を調整することができる。
【００２９】前記書き込みクロックパルスWCK 、書き込
みリセットパルスWVCLR 、書き込み画素リセットパルス
WHCLR 、書き込みラインアドレス増分パルスWHINC のタ
イミング図を図５に示す。この図に示すように、書き込
みリセットパルスWVCLR はフィールドメモリ１２，２
２，３２に書き込まれる映像信号の垂直（Ｖ）同期信号
に同期して発生されており、前記したように、書き込み
リセットパルスWVCLR によりポインタの位置が開始番地
にリセットされて、開始番地より書き込みがされるよう
になる。書き込み画素リセットパルスWHCLR 、書き込み
ラインアドレス増分パルスWHINC は水平周期毎に発生さ
れており、図に示す場合は書き込み画素リセットパルス
WHCLR と書き込みラインアドレス増分パルスWHINC とは
同一のパルスとされている。また、書き込みクロックパ
ルスWCK は前記したように水平走査周波数ｆH ×９１０
×２とされている。この図におけるＥで示す部分を拡大
して図６に示す。
みリセットパルスWVCLR 、書き込み画素リセットパルス
WHCLR 、書き込みラインアドレス増分パルスWHINC のタ
イミング図を図５に示す。この図に示すように、書き込
みリセットパルスWVCLR はフィールドメモリ１２，２
２，３２に書き込まれる映像信号の垂直（Ｖ）同期信号
に同期して発生されており、前記したように、書き込み
リセットパルスWVCLR によりポインタの位置が開始番地
にリセットされて、開始番地より書き込みがされるよう
になる。書き込み画素リセットパルスWHCLR 、書き込み
ラインアドレス増分パルスWHINC は水平周期毎に発生さ
れており、図に示す場合は書き込み画素リセットパルス
WHCLR と書き込みラインアドレス増分パルスWHINC とは
同一のパルスとされている。また、書き込みクロックパ
ルスWCK は前記したように水平走査周波数ｆH ×９１０
×２とされている。この図におけるＥで示す部分を拡大
して図６に示す。
【００３０】この図に示すように、書き込みクロックパ
ルスWCK ９１０個からなる周期が１水平周期とされてお
り、書き込みリセットパルスWVCLR 、書き込み画素リセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC の時間軸が標準位置を中心として左右に最大Δｔ
まで移動可能とされている。この移動位置が前記水平位
置調整データに応じて可変されているのである。すなわ
ち、図に示すように、標準位置から右最大の位置まで書
き込みリセットパルスWVCLR 、書き込み画素リセットパ
ルスWHCLR 、書き込みラインアドレス増分パルスWHINC
を進ませると、ディジタル映像信号の標準位置からΔｔ
だけ右にずれてフィールドメモリ１２，２２，３２に書
き込まれることになるため、表示される映像は右に移動
されることになる。
ルスWCK ９１０個からなる周期が１水平周期とされてお
り、書き込みリセットパルスWVCLR 、書き込み画素リセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC の時間軸が標準位置を中心として左右に最大Δｔ
まで移動可能とされている。この移動位置が前記水平位
置調整データに応じて可変されているのである。すなわ
ち、図に示すように、標準位置から右最大の位置まで書
き込みリセットパルスWVCLR 、書き込み画素リセットパ
ルスWHCLR 、書き込みラインアドレス増分パルスWHINC
を進ませると、ディジタル映像信号の標準位置からΔｔ
だけ右にずれてフィールドメモリ１２，２２，３２に書
き込まれることになるため、表示される映像は右に移動
されることになる。
【００３１】このように書き込み位置のずれる様子を図
７を参照して説明すると、太線の破線で囲んだ領域Ｈが
フィールドメモリ１２，２２，３２に取り込むことがで
きる領域であり、実線で示す映像Ｆは書き込みリセット
パルスWVCLR 、書き込み画素リセットパルスWHCLR 、書
き込みラインアドレス増分パルスWHINC の時間軸が標準
位置の場合にフィールドメモリ１２，２２，３２に書き
込まれる映像である。これらの書き込みリセットパルス
WVCLR 、書き込み画素リセットパルスWHCLR 、書き込み
ラインアドレス増分パルスWHINC の時間軸を調整してΔ
ｔだけ左方向に遅らせたときは、フィールドメモリ１
２，２２，３２に書き込まれる映像は破線で示す映像Ｇ
となる。この場合は書き込みリセットパルスWVCLR 、書
き込み画素リセットパルスWHCLR 、書き込みラインアド
レス増分パルスWHINC の時間軸は図６に示す左最大の位
置まで遅らされている。すなわち、フィールドメモリ１
２，２２，３２にディジタル映像信号の標準位置からΔ
ｔだけ左にずれて書き込まれることになるため、表示さ
れる映像は左に移動されることになるのである。
７を参照して説明すると、太線の破線で囲んだ領域Ｈが
フィールドメモリ１２，２２，３２に取り込むことがで
きる領域であり、実線で示す映像Ｆは書き込みリセット
パルスWVCLR 、書き込み画素リセットパルスWHCLR 、書
き込みラインアドレス増分パルスWHINC の時間軸が標準
位置の場合にフィールドメモリ１２，２２，３２に書き
込まれる映像である。これらの書き込みリセットパルス
WVCLR 、書き込み画素リセットパルスWHCLR 、書き込み
ラインアドレス増分パルスWHINC の時間軸を調整してΔ
ｔだけ左方向に遅らせたときは、フィールドメモリ１
２，２２，３２に書き込まれる映像は破線で示す映像Ｇ
となる。この場合は書き込みリセットパルスWVCLR 、書
き込み画素リセットパルスWHCLR 、書き込みラインアド
レス増分パルスWHINC の時間軸は図６に示す左最大の位
置まで遅らされている。すなわち、フィールドメモリ１
２，２２，３２にディジタル映像信号の標準位置からΔ
ｔだけ左にずれて書き込まれることになるため、表示さ
れる映像は左に移動されることになるのである。
【００３２】書き込みリセットパルスWVCLR 、書き込み
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC の時間軸を調整してΔｔだけ遅らせた時
に表示される映像を図１０を参照して説明すると、図１
０（ａ）はノーマル表示の場合を示しており、実線が調
整前の映像Ｉを、破線が位置調整後の映像Ｊを示してお
り、映像の両脇にフレームが表示されるモードである。
位置調整後の映像Ｊの場合は、図示するように映像の左
脇の一部がフレームによりマスクされているが、映像の
右側にはさらに右脇の映像が付加されている。すなわ
ち、ノーマル表示において映像だけを左側へ移動するこ
とが可能となる。また、時間軸をΔｔだけ進ませれば、
上記と逆に右側へ映像だけを移動することができる。さ
らに、図１０（ｂ）はライト表示の場合を示しており、
実線が調整前の映像Ｋを、破線が位置調整後の映像Ｌを
示しており、映像の左側にフレームが表示されるモード
である。位置調整後の映像Ｌの場合は、図示するように
映像の左脇の一部がフレームによりマスクされている
が、映像の右側にはさらに右脇の映像が付加されてい
る。すなわち、ライト表示において映像だけを左側へ移
動することが可能となる。また、時間軸をΔｔだけ進ま
せれば、上記と逆に右側へ映像だけを移動することがで
きる。
画素リセットパルスWHCLR 、書き込みラインアドレス増
分パルスWHINC の時間軸を調整してΔｔだけ遅らせた時
に表示される映像を図１０を参照して説明すると、図１
０（ａ）はノーマル表示の場合を示しており、実線が調
整前の映像Ｉを、破線が位置調整後の映像Ｊを示してお
り、映像の両脇にフレームが表示されるモードである。
位置調整後の映像Ｊの場合は、図示するように映像の左
脇の一部がフレームによりマスクされているが、映像の
右側にはさらに右脇の映像が付加されている。すなわ
ち、ノーマル表示において映像だけを左側へ移動するこ
とが可能となる。また、時間軸をΔｔだけ進ませれば、
上記と逆に右側へ映像だけを移動することができる。さ
らに、図１０（ｂ）はライト表示の場合を示しており、
実線が調整前の映像Ｋを、破線が位置調整後の映像Ｌを
示しており、映像の左側にフレームが表示されるモード
である。位置調整後の映像Ｌの場合は、図示するように
映像の左脇の一部がフレームによりマスクされている
が、映像の右側にはさらに右脇の映像が付加されてい
る。すなわち、ライト表示において映像だけを左側へ移
動することが可能となる。また、時間軸をΔｔだけ進ま
せれば、上記と逆に右側へ映像だけを移動することがで
きる。
【００３３】そして、前記読み出しクロックパルスRCK
、読み出しリセットパルスRVCLR 、読み出し画素リセ
ットパルスRHCLR 、読み出しラインアドレス増分パルス
RHINC、リードイネーブル信号RE、フレーム付加タイミ
ングパルスFRAME がタイミングコントローラ４２より出
力されているが、これらの信号は図１７にその構成を示
すように、タイミングコントローラ４２の一部と第２の
ＰＬＬ回路４１とにより発生されている。すなわち、図
１７に示すように第２のＰＬＬ回路４１は、入力された
アナログ映像信号の水平同期信号HSYNC と読み出し水平
基準信号HREFR との位相を比較する第２位相比較器８
６、第２位相比較器８６の位相比較出力を平滑する第２
ローパスフィルタ（ＬＰＦ）８７と、この第２ローパス
フィルタ８７から出力される誤差信号が制御信号として
供給される第２電圧制御発振器（ＶＣＯ）８８からな
り、この第２ＶＣＯ８８の発振出力ＲＣＫＯが供給され
る第２カウンタ８９と、第２カウンタ８９の計数値が供
給される第２デコーダ７０とはタイミングコントローラ
４２の一部とされている。
、読み出しリセットパルスRVCLR 、読み出し画素リセ
ットパルスRHCLR 、読み出しラインアドレス増分パルス
RHINC、リードイネーブル信号RE、フレーム付加タイミ
ングパルスFRAME がタイミングコントローラ４２より出
力されているが、これらの信号は図１７にその構成を示
すように、タイミングコントローラ４２の一部と第２の
ＰＬＬ回路４１とにより発生されている。すなわち、図
１７に示すように第２のＰＬＬ回路４１は、入力された
アナログ映像信号の水平同期信号HSYNC と読み出し水平
基準信号HREFR との位相を比較する第２位相比較器８
６、第２位相比較器８６の位相比較出力を平滑する第２
ローパスフィルタ（ＬＰＦ）８７と、この第２ローパス
フィルタ８７から出力される誤差信号が制御信号として
供給される第２電圧制御発振器（ＶＣＯ）８８からな
り、この第２ＶＣＯ８８の発振出力ＲＣＫＯが供給され
る第２カウンタ８９と、第２カウンタ８９の計数値が供
給される第２デコーダ７０とはタイミングコントローラ
４２の一部とされている。
【００３４】この第２カウンタ８９と第２デコーダ７０
とにより９１０×２×４／３分周を行って読出し水平基
準信号ＨＲＥＦＲを作成している。なお、この第２ＰＬ
Ｌ回路４１を含むループは、水平同期信号HSYNC と読み
出し水平基準信号HREFW との周波数が一致するよう動作
するため、第２デコーダ８９から発生される読み出しク
ロックパルスRCK 、読み出しリセットパルスRVCLR 、読
み出し画素リセットパルスRHCLR 、読み出しラインアド
レス増分パルスRHINC 、リードイネーブル信号RE、フレ
ーム付加タイミングパルスFRAME は水平同期信号HSYNC
に同期している。
とにより９１０×２×４／３分周を行って読出し水平基
準信号ＨＲＥＦＲを作成している。なお、この第２ＰＬ
Ｌ回路４１を含むループは、水平同期信号HSYNC と読み
出し水平基準信号HREFW との周波数が一致するよう動作
するため、第２デコーダ８９から発生される読み出しク
ロックパルスRCK 、読み出しリセットパルスRVCLR 、読
み出し画素リセットパルスRHCLR 、読み出しラインアド
レス増分パルスRHINC 、リードイネーブル信号RE、フレ
ーム付加タイミングパルスFRAME は水平同期信号HSYNC
に同期している。
【００３５】さらに、第２デコーダ７０には、リードイ
ネーブル信号REの時間位置、および、フレーム付加タイ
ミングパルスFRAME のパルス幅を調整するためのスキャ
ン量調整データ（RE，FRAME DECODE Value set ）が供
給されており、このスキャン量調整データに応じてリー
ドイネーブル信号REの時間位置、および、フレーム付加
タイミングパルスFRAME のパルス幅が画素単位で調整さ
れることにより、フレームの幅、および、表示映像の表
示区間が可変されてオーバスキャン、あるいは、アンダ
ースキャンが可能とされている。なお、前記水平位置調
整データ、および、スキャン量調整データは、各種入力
映像に対して適性値をあらかじめ求めておき、条件に合
わせて図１８に示すコントロールレジスタ（CONTROLE
REGISTER）９０から供給されており、このコントロール
レジスタ９０にはシステムバス（SYSTEM Bus ）を介し
て、上記適正な水平位置調整データ、および、スキャン
量調整データが外部から与えられている。このコントロ
ールレジスタ９０は前記タイミングコントローラ４２の
一部を構成している。なお、前記両調整データはバスを
経由することによりソフトウェアにより管理するように
しても良い。
ネーブル信号REの時間位置、および、フレーム付加タイ
ミングパルスFRAME のパルス幅を調整するためのスキャ
ン量調整データ（RE，FRAME DECODE Value set ）が供
給されており、このスキャン量調整データに応じてリー
ドイネーブル信号REの時間位置、および、フレーム付加
タイミングパルスFRAME のパルス幅が画素単位で調整さ
れることにより、フレームの幅、および、表示映像の表
示区間が可変されてオーバスキャン、あるいは、アンダ
ースキャンが可能とされている。なお、前記水平位置調
整データ、および、スキャン量調整データは、各種入力
映像に対して適性値をあらかじめ求めておき、条件に合
わせて図１８に示すコントロールレジスタ（CONTROLE
REGISTER）９０から供給されており、このコントロール
レジスタ９０にはシステムバス（SYSTEM Bus ）を介し
て、上記適正な水平位置調整データ、および、スキャン
量調整データが外部から与えられている。このコントロ
ールレジスタ９０は前記タイミングコントローラ４２の
一部を構成している。なお、前記両調整データはバスを
経由することによりソフトウェアにより管理するように
しても良い。
【００３６】前記読み出しクロックパルスRCK 、読み出
しリセットパルスRVCLR 、読み出し画素リセットパルス
RHCLR 、読み出しラインアドレス増分パルスRHINC 、リ
ードイネーブル信号RE、フレーム付加タイミングパルス
FRAME のタイミング図を図８に示す。この図に示すよう
に、フィールドメモリ１２，２２，３２から読み出され
た映像信号は、２度ずつ読み出されて倍速の映像信号と
されている。このため、読み出しリセットパルスRVCLR
は映像信号の垂直（Ｖ）同期信号の１／２周期の垂直
（２Ｖ）同期信号に同期して発生されており、前記した
ように、読み出しリセットパルスRVCLR によりポインタ
の位置が開始番地にリセットされて、開始番地より読み
出しされるようになる。読み出し画素リセットパルスRH
CLR 、読み出しラインアドレス増分パルスRHINC は読み
出しクロックパルスRCK ×９１０×４／３個の水平周期
で発生されており、図に示す場合は読み出し画素リセッ
トパルスRHCLR 、読み出しラインアドレス増分パルスRH
INC とは同一のパルスとされている。また、読み出しク
ロックパルスRCK は、前記したように水平走査周波数ｆ
H ×９１０×２×４／３とされている。この図における
Ｈで示す部分を拡大して図９に示す。
しリセットパルスRVCLR 、読み出し画素リセットパルス
RHCLR 、読み出しラインアドレス増分パルスRHINC 、リ
ードイネーブル信号RE、フレーム付加タイミングパルス
FRAME のタイミング図を図８に示す。この図に示すよう
に、フィールドメモリ１２，２２，３２から読み出され
た映像信号は、２度ずつ読み出されて倍速の映像信号と
されている。このため、読み出しリセットパルスRVCLR
は映像信号の垂直（Ｖ）同期信号の１／２周期の垂直
（２Ｖ）同期信号に同期して発生されており、前記した
ように、読み出しリセットパルスRVCLR によりポインタ
の位置が開始番地にリセットされて、開始番地より読み
出しされるようになる。読み出し画素リセットパルスRH
CLR 、読み出しラインアドレス増分パルスRHINC は読み
出しクロックパルスRCK ×９１０×４／３個の水平周期
で発生されており、図に示す場合は読み出し画素リセッ
トパルスRHCLR 、読み出しラインアドレス増分パルスRH
INC とは同一のパルスとされている。また、読み出しク
ロックパルスRCK は、前記したように水平走査周波数ｆ
H ×９１０×２×４／３とされている。この図における
Ｈで示す部分を拡大して図９に示す。
【００３７】この図において、読み出しクロックパルス
RCK ９１０×４／３個からなる周期が１水平周期（読み
出し画素リセットパルスRHCLR 、読み出しラインアドレ
ス増分パルスRHINC の周期）とされており、リードイネ
ーブル信号REが、読み出し画素リセットパルスRHCLR 、
あるいは、読み出しラインアドレス増分パルスRHINCに
同期して「Ｌ」レベルとされて、フィールドメモリ１
２，２２，３２からの読み出し動作が中断されている。
そして、このリードイネーブル信号REに同期してフレー
ム付加タイミングパルスFRAME が所定期間「Ｈ」レベル
とされて、この期間の映像信号のレベルがフレームを表
示するためのレベルに切り換えられている。なお、フレ
ーム付加タイミングパルスFRAME の「Ｈ」レベルの期間
は表示映像のフレームの幅とされ、この「Ｈ」レベルの
期間は図示するように調整可能とされて、フレームの幅
が可変できるようにされている。
RCK ９１０×４／３個からなる周期が１水平周期（読み
出し画素リセットパルスRHCLR 、読み出しラインアドレ
ス増分パルスRHINC の周期）とされており、リードイネ
ーブル信号REが、読み出し画素リセットパルスRHCLR 、
あるいは、読み出しラインアドレス増分パルスRHINCに
同期して「Ｌ」レベルとされて、フィールドメモリ１
２，２２，３２からの読み出し動作が中断されている。
そして、このリードイネーブル信号REに同期してフレー
ム付加タイミングパルスFRAME が所定期間「Ｈ」レベル
とされて、この期間の映像信号のレベルがフレームを表
示するためのレベルに切り換えられている。なお、フレ
ーム付加タイミングパルスFRAME の「Ｈ」レベルの期間
は表示映像のフレームの幅とされ、この「Ｈ」レベルの
期間は図示するように調整可能とされて、フレームの幅
が可変できるようにされている。
【００３８】フレーム幅を可変した時に表示される映像
を図１１および図１２を参照して説明すると、図１１
（ａ）はノーマル表示の場合を示しており、映像の両脇
にフレームが表示されるモードである。図示されている
場合は、フレーム付加タイミングパルスFRAME の「Ｈ」
レベルの期間が広げられて映像信号の両脇の一部が広げ
られたフレームによりマスクとされており、さらに、偏
向系がオーバスキャンされているため、フレーム幅はほ
ぼ固定されているが、映像だけがオーバスキャンされて
表示されるようになる。すなわち、ノーマル表示におい
て映像だけのオーバスキャンが可能となる。この場合の
リードイネーブル信号REとフレーム付加タイミングパル
スFRAME のタイミングが、ＲＥ（ノーマル表示），ＦＲ
ＡＭＥ（ノーマル表示）として図９に示されている。
を図１１および図１２を参照して説明すると、図１１
（ａ）はノーマル表示の場合を示しており、映像の両脇
にフレームが表示されるモードである。図示されている
場合は、フレーム付加タイミングパルスFRAME の「Ｈ」
レベルの期間が広げられて映像信号の両脇の一部が広げ
られたフレームによりマスクとされており、さらに、偏
向系がオーバスキャンされているため、フレーム幅はほ
ぼ固定されているが、映像だけがオーバスキャンされて
表示されるようになる。すなわち、ノーマル表示におい
て映像だけのオーバスキャンが可能となる。この場合の
リードイネーブル信号REとフレーム付加タイミングパル
スFRAME のタイミングが、ＲＥ（ノーマル表示），ＦＲ
ＡＭＥ（ノーマル表示）として図９に示されている。
【００３９】さらに、図１１（ｂ）はライト表示の場合
を示しており、映像の左側にフレームが表示されるモー
ドである。さらに、図示されている場合は、フレーム付
加タイミングパルスFRAME の「Ｈ」レベルの期間が広げ
られて映像信号の左脇の一部が広げられたフレームによ
りマスクされており、偏向系がオーバスキャンされてい
るため、フレーム幅はほぼ固定されているが、映像だけ
がオーバスキャンされて表示されるようになる。すなわ
ち、ライト表示における映像だけのオーバスキャンが可
能となる。この場合のリードイネーブル信号REとフレー
ム付加タイミングパルスFRAME のタイミングが、ＲＥ
（ライト表示），ＦＲＡＭＥ（ライト表示）として図９
に示されている。図示するように、この場合は左脇にフ
レームを表示しているため、フレーム付加タイミングパ
ルスFRAME は右側の立ち下がりエッジの時間位置だけが
調整可能とされている。
を示しており、映像の左側にフレームが表示されるモー
ドである。さらに、図示されている場合は、フレーム付
加タイミングパルスFRAME の「Ｈ」レベルの期間が広げ
られて映像信号の左脇の一部が広げられたフレームによ
りマスクされており、偏向系がオーバスキャンされてい
るため、フレーム幅はほぼ固定されているが、映像だけ
がオーバスキャンされて表示されるようになる。すなわ
ち、ライト表示における映像だけのオーバスキャンが可
能となる。この場合のリードイネーブル信号REとフレー
ム付加タイミングパルスFRAME のタイミングが、ＲＥ
（ライト表示），ＦＲＡＭＥ（ライト表示）として図９
に示されている。図示するように、この場合は左脇にフ
レームを表示しているため、フレーム付加タイミングパ
ルスFRAME は右側の立ち下がりエッジの時間位置だけが
調整可能とされている。
【００４０】また、図１２（ａ）はノーマル表示の場合
であって、かつ、フレーム付加タイミングパルスFRAME
の「Ｈ」レベルの期間が狭く調整された場合であり、映
像信号の両脇と狭められたフレームとの間がスペースと
されている。さらに、偏向系がアンダースキャンされて
いるため、フレーム幅はほぼ固定されているが映像だけ
がアンダースキャンされるようになる。すなわち、ノー
マル表示において映像だけのアンダースキャンが可能と
なる。さらに、図１２（ｂ）はライト表示の場合であっ
て、かつ、フレーム付加タイミングパルスFRAME の
「Ｈ」レベルの期間が狭く調整された場合であり、狭め
られたフレームと映像信号との間がスペースとされてい
る。さらに、偏向系がアンダースキャンされているた
め、フレーム幅はほぼ固定されているが映像だけがアン
ダースキャンされるようになる。すなわち、ライト表示
において映像だけのアンダースキャンが可能となる。
であって、かつ、フレーム付加タイミングパルスFRAME
の「Ｈ」レベルの期間が狭く調整された場合であり、映
像信号の両脇と狭められたフレームとの間がスペースと
されている。さらに、偏向系がアンダースキャンされて
いるため、フレーム幅はほぼ固定されているが映像だけ
がアンダースキャンされるようになる。すなわち、ノー
マル表示において映像だけのアンダースキャンが可能と
なる。さらに、図１２（ｂ）はライト表示の場合であっ
て、かつ、フレーム付加タイミングパルスFRAME の
「Ｈ」レベルの期間が狭く調整された場合であり、狭め
られたフレームと映像信号との間がスペースとされてい
る。さらに、偏向系がアンダースキャンされているた
め、フレーム幅はほぼ固定されているが映像だけがアン
ダースキャンされるようになる。すなわち、ライト表示
において映像だけのアンダースキャンが可能となる。
【００４１】以上説明したように、フィールドメモリ１
２，２２，３２を用いて映像信号の書き込み・読み出し
動作が行われているが、その書き込みアドレスと読み出
しアドレスの時間的変化を図１３に示す。この図におい
て、破線で示すアドレスの変化が書き込みアドレスポイ
ンタ５１から出力される書き込みアドレスの変化であ
り、実線で示すアドレスの変化が読み出しアドレスポイ
ンタ５２から出力される読み出しアドレスの変化であ
る。図示するように、読み出しアドレスポインタ５２よ
り出力される読み出しアドレスの変化速度は、書き込み
アドレスポインタ５１より出力される書き込みアドレス
の変化速度の２倍とされている。すなわち、フィールド
メモリ１２，２２，３２に書き込まれた映像信号は、各
１フィールドが２回ずつ読み出されている。
２，２２，３２を用いて映像信号の書き込み・読み出し
動作が行われているが、その書き込みアドレスと読み出
しアドレスの時間的変化を図１３に示す。この図におい
て、破線で示すアドレスの変化が書き込みアドレスポイ
ンタ５１から出力される書き込みアドレスの変化であ
り、実線で示すアドレスの変化が読み出しアドレスポイ
ンタ５２から出力される読み出しアドレスの変化であ
る。図示するように、読み出しアドレスポインタ５２よ
り出力される読み出しアドレスの変化速度は、書き込み
アドレスポインタ５１より出力される書き込みアドレス
の変化速度の２倍とされている。すなわち、フィールド
メモリ１２，２２，３２に書き込まれた映像信号は、各
１フィールドが２回ずつ読み出されている。
【００４２】このようにして読み出された映像信号が前
記アスペクト変換部４３に供給されて、アスペクト変換
が行われる。このアスペクト変換処理は、映像の水平方
向を３／４に圧縮しこの映像の左右両側にフレームを付
加して、図１４（ａ）に示すノーマル表示モード、右側
にフレームを付加して（ｂ）に示すレフト表示モード、
あるいは左側にフレームを付加して（ｃ）に示すライト
表示モードのいずれかの表示モードとする処理である。
なお、アスペクト変換処理を行わない場合は、図１５
（ａ）に示すように表示面部の前面に亘って表示される
フル表示モードとなり、映像の垂直方向を４／３に拡張
した場合には、図１５（ｂ）に示すように映像の中央部
分が表示面部の全面に亘って表示されるズーム表示モー
ドとなる。
記アスペクト変換部４３に供給されて、アスペクト変換
が行われる。このアスペクト変換処理は、映像の水平方
向を３／４に圧縮しこの映像の左右両側にフレームを付
加して、図１４（ａ）に示すノーマル表示モード、右側
にフレームを付加して（ｂ）に示すレフト表示モード、
あるいは左側にフレームを付加して（ｃ）に示すライト
表示モードのいずれかの表示モードとする処理である。
なお、アスペクト変換処理を行わない場合は、図１５
（ａ）に示すように表示面部の前面に亘って表示される
フル表示モードとなり、映像の垂直方向を４／３に拡張
した場合には、図１５（ｂ）に示すように映像の中央部
分が表示面部の全面に亘って表示されるズーム表示モー
ドとなる。
【００４３】以上の説明においては、１６：９のアスペ
クト比のＣＲＴを有するテレビジョンに、４：３のアス
ペクトの映像を表示する場合につき説明したが、本発明
はテレビジョン装置に限らず、『４：３から１６：９へ
のアスペクト変換手段』だけの機能を有するアダプター
等の装置や、その機能を内蔵したＶＴＲ、チューナ、ス
クランブル解除デコーダ等であってもよい。
クト比のＣＲＴを有するテレビジョンに、４：３のアス
ペクトの映像を表示する場合につき説明したが、本発明
はテレビジョン装置に限らず、『４：３から１６：９へ
のアスペクト変換手段』だけの機能を有するアダプター
等の装置や、その機能を内蔵したＶＴＲ、チューナ、ス
クランブル解除デコーダ等であってもよい。
【００４４】
【発明の効果】本発明は以上のように構成されているの
で、本発明の映像信号表示方法においては、フィールド
メモリへの先頭書き込み位置が調整できるようタイミン
グが調整可能とされており、枠を固定したまま表示画像
の左右の位置を移動できるようになるため、多様な条件
の映像信号源に対応して、その表示画像の水平表示位置
の調整を可能にすることができる。さらに、枠信号の時
間幅を調整可能とすると、表示される枠の幅を調整する
ことができるため、枠幅を減少して偏向系をオーバスキ
ャンすることにより、表示画像だけのオーバスキャンを
行うことができ、あるいは枠幅を増大して偏向系をアン
ダーキャンすることにより、表示画像だけのアンダース
キャンを行うことができるようになる。
で、本発明の映像信号表示方法においては、フィールド
メモリへの先頭書き込み位置が調整できるようタイミン
グが調整可能とされており、枠を固定したまま表示画像
の左右の位置を移動できるようになるため、多様な条件
の映像信号源に対応して、その表示画像の水平表示位置
の調整を可能にすることができる。さらに、枠信号の時
間幅を調整可能とすると、表示される枠の幅を調整する
ことができるため、枠幅を減少して偏向系をオーバスキ
ャンすることにより、表示画像だけのオーバスキャンを
行うことができ、あるいは枠幅を増大して偏向系をアン
ダーキャンすることにより、表示画像だけのアンダース
キャンを行うことができるようになる。
【００４５】また、本発明の映像信号表示装置において
は、前記フィールドメモリに供給される書き込みパルス
のタイミングが調整可能な書き込みパルス発生手段を備
えているため、枠を固定したまま表示画像の左右の位置
を移動することができる。したがって、多様な条件の映
像信号源に対応して、その表示画像の水平表示位置の調
整を可能にすることができる。さらに、第１のデコーダ
に表示される画像の水平位置調整信号を印加することに
より、前記第１のデコーダより出力される書き込みパル
スの時間位置を調整するようにしたため、容易に表示画
像の水平表示位置を調整することができる。
は、前記フィールドメモリに供給される書き込みパルス
のタイミングが調整可能な書き込みパルス発生手段を備
えているため、枠を固定したまま表示画像の左右の位置
を移動することができる。したがって、多様な条件の映
像信号源に対応して、その表示画像の水平表示位置の調
整を可能にすることができる。さらに、第１のデコーダ
に表示される画像の水平位置調整信号を印加することに
より、前記第１のデコーダより出力される書き込みパル
スの時間位置を調整するようにしたため、容易に表示画
像の水平表示位置を調整することができる。
【００４６】さらにまた、第２デコーダに前記表示装置
に表示される画像の枠幅を調整する信号を印加すること
により、前記デコーダより出力される枠信号の時間幅を
調整するようにしたため、表示される枠の幅を調整する
ことができるので、枠幅を減少して偏向系をオーバスキ
ャンすることにより、表示画像だけのオーバスキャンを
行うことができ、あるいは枠幅を増大して偏向系をアン
ダーキャンすることにより、表示画像だけのアンダース
キャンを行うことができるようになる。そして、本発明
のテレビジョン装置は、上述の映像信号表示装置と表示
デバイスとを備えるようにしたため、枠を固定したまま
表示画像の左右の位置を移動できるので、多様な条件の
映像信号源に対応して、その表示画像の水平表示位置の
調整を容易に調整することができると共に、枠幅を減少
して偏向系をオーバスキャンすることにより、表示画像
だけのオーバスキャンを行うことができ、あるいは枠幅
を増大して偏向系をアンダーキャンすることにより、表
示画像だけのアンダースキャンを行うことができるよう
になる。
に表示される画像の枠幅を調整する信号を印加すること
により、前記デコーダより出力される枠信号の時間幅を
調整するようにしたため、表示される枠の幅を調整する
ことができるので、枠幅を減少して偏向系をオーバスキ
ャンすることにより、表示画像だけのオーバスキャンを
行うことができ、あるいは枠幅を増大して偏向系をアン
ダーキャンすることにより、表示画像だけのアンダース
キャンを行うことができるようになる。そして、本発明
のテレビジョン装置は、上述の映像信号表示装置と表示
デバイスとを備えるようにしたため、枠を固定したまま
表示画像の左右の位置を移動できるので、多様な条件の
映像信号源に対応して、その表示画像の水平表示位置の
調整を容易に調整することができると共に、枠幅を減少
して偏向系をオーバスキャンすることにより、表示画像
だけのオーバスキャンを行うことができ、あるいは枠幅
を増大して偏向系をアンダーキャンすることにより、表
示画像だけのアンダースキャンを行うことができるよう
になる。
【００４７】したがって、本発明によれば入力される映
像の微妙に異なる水平表示位置や有効映像区間について
のアスペクト変換後の画欠けが生じないように、それぞ
れの条件にあった枠幅や表示位置を正確に設定可能とな
る。また、個々の映像信号に合わせてオーバスキャン量
を最小限にすることができるので、有効映像領域を最大
とすることができる。さらに、枠幅や映像表示位置をす
べてソフト的に管理し、調整手段として部分的にユーザ
に解放しておけば、製造段階で把握できなかった入力信
号の条件が存在した場合にも容易に対処可能とすること
ができる。
像の微妙に異なる水平表示位置や有効映像区間について
のアスペクト変換後の画欠けが生じないように、それぞ
れの条件にあった枠幅や表示位置を正確に設定可能とな
る。また、個々の映像信号に合わせてオーバスキャン量
を最小限にすることができるので、有効映像領域を最大
とすることができる。さらに、枠幅や映像表示位置をす
べてソフト的に管理し、調整手段として部分的にユーザ
に解放しておけば、製造段階で把握できなかった入力信
号の条件が存在した場合にも容易に対処可能とすること
ができる。
【図１】本発明に係るテレビジョン装置のブロック図で
ある。
ある。
【図２】フィールド倍速アスペクト変換部のブロック図
である。
である。
【図３】フィールドメモリのブロック図である。
【図４】書き込みアドレスポインタ及び読み出しアドレ
スポインタの動作を示す図である。
スポインタの動作を示す図である。
【図５】書き込み時の各タイミングを示す図である。
【図６】書き込み時のタイミングの一部を拡大して示す
タイミング図である。
タイミング図である。
【図７】フィールドメモリに書き込まれる映像信号の書
き込み位置を示す図である。
き込み位置を示す図である。
【図８】読み出し時の各タイミングを示す図である。
【図９】読み出し時のタイミングの一部を拡大して示す
タイミング図である。
タイミング図である。
【図１０】水平位置が調整された時の表示映像を示す図
である。
である。
【図１１】オーバスキャン表示された時の表示映像を示
す図である。
す図である。
【図１２】アンダースキャン表示された時の表示映像を
示す図である。
示す図である。
【図１３】書き込みアドレスと読み出しアドレスの変化
を示すタイミング図である。
を示すタイミング図である。
【図１４】各表示モードを示す図である。
【図１５】他の表示モードを示す図である。
【図１６】書き込み側タイミングパルスを発生する構成
を示す図である。
を示す図である。
【図１７】読み出し側タイミングパルスを発生する構成
を示す図である。
を示す図である。
【図１８】コントロールレジスタの基本構成を示す図で
ある。
ある。
【図１９】ＣＲＴの表示における調整を説明する図であ
る。
る。
【図２０】従来のＣＲＴの表示における調整の課題を説
明する図である。
明する図である。
【図２１】本発明の目的を説明するためのＣＲＴの表示
を示す図である。
を示す図である。
３ フィールド倍速アスペクト変換回路 ９−１ ＣＲＴ １１，２１，３１ Ａ／Ｄ変換回路 １２，２２，３２ フィールドメモリ ４０ 第１のＰＬＬ回路 ４１ 第２のＰＬＬ回路 ４２ タイミングコントローラ ４３ アスペクト変換部 WCK 書き込みクロックパルス WVCLR 書き込みリセットパルス WHCLR 書き込み画素リセットパルス WHINC 書き込みラインアドレス増分パルス RCK 読み出しクロックパルス RVCLR 読み出しリセットパルス RHCLR 読み出し画素リセットパルス RHINC 読み出しラインアドレス増分パルス RE リードイネーブル信号 FRAME フレーム付加タイミングパルス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年４月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の映像信号表示方法は、アナログ映像信号を
ディジタル映像信号に変換してフィールドメモリに書き
込み、このフィールドメモリより倍速で読み出したディ
ジタル映像信号のアスペクト比を変換した後、アナログ
映像信号に変換して前記アナログ映像信号のアスペクト
比と異なるアスペクト比の表示手段に印加する映像信号
表示方法において、前記フィールドメモリに供給される
書き込みパルスが前記アナログ映像信号の水平同期信号
に同期されていると共に、前記フィールドメモリへの先
頭書き込み位置が調整できるようタイミングが調整可能
とされ、前記フィールドメモリから読み出された映像信
号に枠信号が付加されるようにしたものである。さら
に、本発明の映像信号表示方法は、前記枠信号の時間幅
が調整可能とされるようにしたものである。
に、本発明の映像信号表示方法は、アナログ映像信号を
ディジタル映像信号に変換してフィールドメモリに書き
込み、このフィールドメモリより倍速で読み出したディ
ジタル映像信号のアスペクト比を変換した後、アナログ
映像信号に変換して前記アナログ映像信号のアスペクト
比と異なるアスペクト比の表示手段に印加する映像信号
表示方法において、前記フィールドメモリに供給される
書き込みパルスが前記アナログ映像信号の水平同期信号
に同期されていると共に、前記フィールドメモリへの先
頭書き込み位置が調整できるようタイミングが調整可能
とされ、前記フィールドメモリから読み出された映像信
号に枠信号が付加されるようにしたものである。さら
に、本発明の映像信号表示方法は、前記枠信号の時間幅
が調整可能とされるようにしたものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】また、本発明の映像信号表示装置は、アナ
ログ映像信号をディジタル映像信号に変換するＡ／Ｄコ
ンバータと、ディジタル映像信号が書き込まれるフィー
ルドメモリと、前記アナログ映像信号の水平同期信号に
同期していると共に、そのタイミングが調整可能な前記
フィールドメモリに供給される書き込みパルスを発生す
る書き込みパルス発生手段と、表示手段に表示される画
像の少なくとも一側に表示される枠の枠信号を発生する
枠信号発生手段と、前記フィールドメモリから倍速で読
み出された倍速映像信号のアスペクト比を変換するアス
ペクト変換部とを備えるようにしたものである。
ログ映像信号をディジタル映像信号に変換するＡ／Ｄコ
ンバータと、ディジタル映像信号が書き込まれるフィー
ルドメモリと、前記アナログ映像信号の水平同期信号に
同期していると共に、そのタイミングが調整可能な前記
フィールドメモリに供給される書き込みパルスを発生す
る書き込みパルス発生手段と、表示手段に表示される画
像の少なくとも一側に表示される枠の枠信号を発生する
枠信号発生手段と、前記フィールドメモリから倍速で読
み出された倍速映像信号のアスペクト比を変換するアス
ペクト変換部とを備えるようにしたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】また、各種チューナ１で受信した信号がＨ
ＤＴＶ方式の映像信号、すなわち映像のアスペクト比が
１６：９であって走査線数が１１２５本である映像信号
は第３のスイッチ（ＳＷ３；HD Decoder Input selecti
on ）８−２を介してＨＤ用デコーダ５に入力されてい
る。このＨＤ用デコーダ５は、ＭＵＳＥ方式、ＡＴＶ方
式またはＨＤ−ＭＡＣ方式等によりエンコードされたＨ
ＤＴＶ信号を、もとの映像信号にデコードするデコーダ
である。上記第３のスイッチ８−３には外部より入力さ
れるエンコードされているＨＤＴＶ信号（HD Decorder
in ）も入力されており、第３のスイッチ８−３は入力
されたいずれかのＨＤＴＶ信号を選択してＨＤ用デコー
ダ５に供給している。さらに、ＨＤ用デコーダ５により
デコードされたＨＤＴＶ信号は第２スイッチ（ＳＷ２；
ＨＤＴＶ Input selection ）８−２に入力されるが、
この第２スイッチ８−２には外部より入力されるデコー
ド済のＨＤＴＶ信号（HD VIDEOin 1,HD VIDEO in 2 ）
が入力されており、第２のスイッチ８−２は入力された
ＨＤＴＶ信号のうちのいずれか１つを選択して第４スイ
ッチ（ＳＷ４；Video selection ）８−４にその映像信
号成分を、第５スイッチ（ＳＷ５；Sync selection）８
−５に同期信号成分を供給している。
ＤＴＶ方式の映像信号、すなわち映像のアスペクト比が
１６：９であって走査線数が１１２５本である映像信号
は第３のスイッチ（ＳＷ３；HD Decoder Input selecti
on ）８−２を介してＨＤ用デコーダ５に入力されてい
る。このＨＤ用デコーダ５は、ＭＵＳＥ方式、ＡＴＶ方
式またはＨＤ−ＭＡＣ方式等によりエンコードされたＨ
ＤＴＶ信号を、もとの映像信号にデコードするデコーダ
である。上記第３のスイッチ８−３には外部より入力さ
れるエンコードされているＨＤＴＶ信号（HD Decorder
in ）も入力されており、第３のスイッチ８−３は入力
されたいずれかのＨＤＴＶ信号を選択してＨＤ用デコー
ダ５に供給している。さらに、ＨＤ用デコーダ５により
デコードされたＨＤＴＶ信号は第２スイッチ（ＳＷ２；
ＨＤＴＶ Input selection ）８−２に入力されるが、
この第２スイッチ８−２には外部より入力されるデコー
ド済のＨＤＴＶ信号（HD VIDEOin 1,HD VIDEO in 2 ）
が入力されており、第２のスイッチ８−２は入力された
ＨＤＴＶ信号のうちのいずれか１つを選択して第４スイ
ッチ（ＳＷ４；Video selection ）８−４にその映像信
号成分を、第５スイッチ（ＳＷ５；Sync selection）８
−５に同期信号成分を供給している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】この第４スイッチ８−４には、さらに前記
フィールド倍速アスペクト変換部３より出力されるフィ
ールド倍速アスペクト変換処理の施されたＮＴＳＣ／Ｐ
ＡＬ方式の映像信号成分、あるいはＨＤＴＶ方式の映像
信号成分が入力されており、第４スイッチ８−４により
いずれかが選択されて第２映像信号処理部４に供給され
ている。さらに、第５スイッチ８−５にはフィールド倍
速アスペクト変換部３より出力されるＮＴＳＣ／ＰＡＬ
方式あるいはＨＤＴＶ方式の同期信号成分も入力され、
選択されたいずれかの同期信号成分が偏向処理回路６に
供給されている。なお、第４スイッチ８−４と第５スイ
ッチ８−５とは同期して、ＨＤＴＶ信号側あるいはＮＴ
ＳＣ／ＰＡＬ方式側へ切り替えられている。上記第２映
像信号処理部４は、輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ
−ＹよりＲ，Ｇ，Ｂの色信号を生成し、また上記偏向処
理回路６は同期信号から垂直偏向波形及び水平偏向波形
を発生している。そして、上記第２映像信号処理部４よ
り出力されたＲ，Ｇ，Ｂの色信号がアスペクト比が１
６：９のＣＲＴ９−１に供給され、前記偏向処理回路６
により発生された垂直偏向波形及び水平偏向波形がＣＲ
Ｔ９−１の偏向ヨーク９−２に供給されて、ＣＲＴの表
示面上に映像が表示されている。
フィールド倍速アスペクト変換部３より出力されるフィ
ールド倍速アスペクト変換処理の施されたＮＴＳＣ／Ｐ
ＡＬ方式の映像信号成分、あるいはＨＤＴＶ方式の映像
信号成分が入力されており、第４スイッチ８−４により
いずれかが選択されて第２映像信号処理部４に供給され
ている。さらに、第５スイッチ８−５にはフィールド倍
速アスペクト変換部３より出力されるＮＴＳＣ／ＰＡＬ
方式あるいはＨＤＴＶ方式の同期信号成分も入力され、
選択されたいずれかの同期信号成分が偏向処理回路６に
供給されている。なお、第４スイッチ８−４と第５スイ
ッチ８−５とは同期して、ＨＤＴＶ信号側あるいはＮＴ
ＳＣ／ＰＡＬ方式側へ切り替えられている。上記第２映
像信号処理部４は、輝度信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ
−ＹよりＲ，Ｇ，Ｂの色信号を生成し、また上記偏向処
理回路６は同期信号から垂直偏向波形及び水平偏向波形
を発生している。そして、上記第２映像信号処理部４よ
り出力されたＲ，Ｇ，Ｂの色信号がアスペクト比が１
６：９のＣＲＴ９−１に供給され、前記偏向処理回路６
により発生された垂直偏向波形及び水平偏向波形がＣＲ
Ｔ９−１の偏向ヨーク９−２に供給されて、ＣＲＴの表
示面上に映像が表示されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】このフィールド倍速アスペクト変換部３に
おいては、入力された輝度信号（Ｙｉｎ）は、ローパス
フィルタ（ＬＰＦ）１０により標本化周波数に対し不要
な高域成分が除去されて、Ａ／Ｄ変換器１１に供給さ
れ、ディジタル映像信号に変換される。変換されたディ
ジタル映像信号は第１のフィールドメモリ１２に書き込
まれる。また、入力された色差信号（Ｒ−Ｙｉｎ）は、
ローパスフィルタ（ＬＰＦ）２０により標本化周波数に
対し不要な高域成分が除去されて、Ａ／Ｄ変換器２１に
供給され、ディジタル映像信号に変換される。変換され
たディジタル映像信号は第２のフィールドメモリ２２に
書き込まれる。さらに、入力された色差信号（Ｂ−Ｙｉ
ｎ）は、ローパスフィルタ（ＬＰＦ）３０により標本化
周波数に対し不要な高域成分が除去されて、Ａ／Ｄ変換
器３１に供給され、ディジタル映像信号に変換される。
変換されたディジタル映像信号は第３のフィールドメモ
リ３２に書き込まれる。
おいては、入力された輝度信号（Ｙｉｎ）は、ローパス
フィルタ（ＬＰＦ）１０により標本化周波数に対し不要
な高域成分が除去されて、Ａ／Ｄ変換器１１に供給さ
れ、ディジタル映像信号に変換される。変換されたディ
ジタル映像信号は第１のフィールドメモリ１２に書き込
まれる。また、入力された色差信号（Ｒ−Ｙｉｎ）は、
ローパスフィルタ（ＬＰＦ）２０により標本化周波数に
対し不要な高域成分が除去されて、Ａ／Ｄ変換器２１に
供給され、ディジタル映像信号に変換される。変換され
たディジタル映像信号は第２のフィールドメモリ２２に
書き込まれる。さらに、入力された色差信号（Ｂ−Ｙｉ
ｎ）は、ローパスフィルタ（ＬＰＦ）３０により標本化
周波数に対し不要な高域成分が除去されて、Ａ／Ｄ変換
器３１に供給され、ディジタル映像信号に変換される。
変換されたディジタル映像信号は第３のフィールドメモ
リ３２に書き込まれる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】上記フィールドメモリ１２，２２，３２か
ら倍速で読み出された輝度信号２Ｙ、色差信号２Ｒ−
Ｙ，２Ｂ−Ｙはアスペクト変換部４３に入力されてフレ
ーム信号が付加される処理等が行われ、それぞれＤ／Ａ
変換回路１３，２３，３３によりアナログ映像信号に変
換されると共に、さらにそれぞれローパスフィルタ（Ｌ
ＰＦ）１４，２４，３４により不要な高調波成分が除去
されて、輝度信号２Ｙ、色差信号２Ｒ−Ｙ，色差信号２
Ｂ−Ｙとして出力される。また、垂直同期信号（V SYN
C）と、第１ＰＬＬ回路４０より発生された高速クロッ
クＷＣＫ０、及び、第２ＰＬＬ回路４１より発生された
高速クロックＲＣＫ０とがタイミングコントローラ４２
に供給され、このタイミングコントローラ４２より書き
込みクロックパルスWCK 、書き込みリセットパルスWVCL
R 、書き込みラインリセットパルスWHCLR 、書き込みラ
インアドレス増分パルスWHINC 、および読み出しクロッ
クパルスRCK 、読み出しリセットパルスRVCLR 、読み出
しラインリセットパルスRHCLR 、読み出しラインアドレ
ス増分パルスRHINC 、リードイネーブル信号RE、フレー
ム付加タイミングパルスFRAME が発生されて、各フィー
ルドメモリ１２，２２，３２、あるいはアスペクト変換
部４３に供給されると共に、倍速の垂直同期信号2VSYN
C、倍速の水平同期信号2HSYNCが発生されて出力されて
いる。
ら倍速で読み出された輝度信号２Ｙ、色差信号２Ｒ−
Ｙ，２Ｂ−Ｙはアスペクト変換部４３に入力されてフレ
ーム信号が付加される処理等が行われ、それぞれＤ／Ａ
変換回路１３，２３，３３によりアナログ映像信号に変
換されると共に、さらにそれぞれローパスフィルタ（Ｌ
ＰＦ）１４，２４，３４により不要な高調波成分が除去
されて、輝度信号２Ｙ、色差信号２Ｒ−Ｙ，色差信号２
Ｂ−Ｙとして出力される。また、垂直同期信号（V SYN
C）と、第１ＰＬＬ回路４０より発生された高速クロッ
クＷＣＫ０、及び、第２ＰＬＬ回路４１より発生された
高速クロックＲＣＫ０とがタイミングコントローラ４２
に供給され、このタイミングコントローラ４２より書き
込みクロックパルスWCK 、書き込みリセットパルスWVCL
R 、書き込みラインリセットパルスWHCLR 、書き込みラ
インアドレス増分パルスWHINC 、および読み出しクロッ
クパルスRCK 、読み出しリセットパルスRVCLR 、読み出
しラインリセットパルスRHCLR 、読み出しラインアドレ
ス増分パルスRHINC 、リードイネーブル信号RE、フレー
ム付加タイミングパルスFRAME が発生されて、各フィー
ルドメモリ１２，２２，３２、あるいはアスペクト変換
部４３に供給されると共に、倍速の垂直同期信号2VSYN
C、倍速の水平同期信号2HSYNCが発生されて出力されて
いる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】なお、書き込みクロックパルスWCK は、前
記Ａ／Ｄ変換器１１，２１，３１のサンプリングクロッ
クとしても使用されており、その周波数は、例えば水平
走査周波数ｆH ×９１０とされている。すなわち、ＰＡ
Ｌ方式においては１４．３２ＭＨｚ、ＮＴＳＣ方式にお
いては１４．３２ＭＨｚとされている。また、読み出し
クロックパルスRCK は、水平走査周波数ｆH ×９１０×
２×４／３とされている。すなわち、ＰＡＬ方式におい
ては３７．９２ＭＨｚ、ＮＴＳＣ方式においては３８．
１９ＭＨｚとされている。また、アスペクト変換部４３
は、フレーム信号付加回路（Frame Add ）とブランキン
グ信号付加回路（BLK Add ）とがその一部として構成さ
れており、アスペクト変換部４３には、タイミングコン
トローラ４２よりフレーム付加タイミングパルスFRAME
が供給されて、そのタイミングに応じてフレーム信号が
フィールドメモリ１２，２２，３２より読み出された映
像信号に付加されている。このフレーム付加タイミング
パルスFRAME が「Ｈ」レベルとされている時、オリジナ
ルのディジタル映像信号に替えて、フレームの表示をす
るための固定のレベルに映像信号を切り替えるようにし
ているが、この切り替えはリードイネーブル信号REに同
期して切り替えられている。また、フレームの幅は外部
から可変できるようにされている。
記Ａ／Ｄ変換器１１，２１，３１のサンプリングクロッ
クとしても使用されており、その周波数は、例えば水平
走査周波数ｆH ×９１０とされている。すなわち、ＰＡ
Ｌ方式においては１４．３２ＭＨｚ、ＮＴＳＣ方式にお
いては１４．３２ＭＨｚとされている。また、読み出し
クロックパルスRCK は、水平走査周波数ｆH ×９１０×
２×４／３とされている。すなわち、ＰＡＬ方式におい
ては３７．９２ＭＨｚ、ＮＴＳＣ方式においては３８．
１９ＭＨｚとされている。また、アスペクト変換部４３
は、フレーム信号付加回路（Frame Add ）とブランキン
グ信号付加回路（BLK Add ）とがその一部として構成さ
れており、アスペクト変換部４３には、タイミングコン
トローラ４２よりフレーム付加タイミングパルスFRAME
が供給されて、そのタイミングに応じてフレーム信号が
フィールドメモリ１２，２２，３２より読み出された映
像信号に付加されている。このフレーム付加タイミング
パルスFRAME が「Ｈ」レベルとされている時、オリジナ
ルのディジタル映像信号に替えて、フレームの表示をす
るための固定のレベルに映像信号を切り替えるようにし
ているが、この切り替えはリードイネーブル信号REに同
期して切り替えられている。また、フレームの幅は外部
から可変できるようにされている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】なお、書き込みアドレスポインタ５１に
は、タイミングコントローラ４２より書き込みクロック
パルスWCK 、書き込みリセットパルスWVCLR 、書き込み
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC が供給されてアドレス番地順に映像信
号を書き込むよう制御されている。この場合、書き込み
クロックパルスWCK が供給される毎に図４に矢印Ｄとし
て示すようにポインタが水平方向に１つずつ進められ、
書き込みリセットパルスWVCLR が供給されると、図４に
矢印Ａとして示すように先頭番地である開始番地にポイ
ンタが戻るようにされ、書き込みラインリセットパルス
WHCLR が供給されると、図４に示す矢印Ｂのようにその
水平ラインの先頭アドレスにポインタが戻るようにさ
れ、書き込みラインアドレス増分パルスWHINC が供給さ
れると、図４に矢印Ｃとして示すように水平ラインアド
レスが１ライン分増加されて１ライン下にポインタが移
動される。このようにして、メモリセルアレイ５０に順
次ディジタル映像信号を書き込むようにしている。
は、タイミングコントローラ４２より書き込みクロック
パルスWCK 、書き込みリセットパルスWVCLR 、書き込み
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC が供給されてアドレス番地順に映像信
号を書き込むよう制御されている。この場合、書き込み
クロックパルスWCK が供給される毎に図４に矢印Ｄとし
て示すようにポインタが水平方向に１つずつ進められ、
書き込みリセットパルスWVCLR が供給されると、図４に
矢印Ａとして示すように先頭番地である開始番地にポイ
ンタが戻るようにされ、書き込みラインリセットパルス
WHCLR が供給されると、図４に示す矢印Ｂのようにその
水平ラインの先頭アドレスにポインタが戻るようにさ
れ、書き込みラインアドレス増分パルスWHINC が供給さ
れると、図４に矢印Ｃとして示すように水平ラインアド
レスが１ライン分増加されて１ライン下にポインタが移
動される。このようにして、メモリセルアレイ５０に順
次ディジタル映像信号を書き込むようにしている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】また、読み出しアドレスポインタ５２に
は、タイミングコントローラ４２より読み出しクロック
パルスRCK 、読み出しリセットパルスRVCLR 、読み出し
ラインリセットパルスRHCLR 、読み出しラインアドレス
増分パルスRHINC 、リードイネーブル信号REが供給され
て、アドレス番地から順次読み出せるように制御してい
る。この場合、読み出しクロックパルスRCK が供給され
る毎に図４に矢印Ｄとして示すようにポインタが水平方
向に１つずつ進められ、読み出しリセットパルスRVCLR
が供給されると、図４に矢印Ａとして示すように先頭番
地である開始番地にポインタが戻るようにされ、読み出
しラインリセットパルスRHCLR が供給されると、図４に
示す矢印Ｂのようにその水平ラインの先頭アドレスにポ
インタが戻るようにされ、読み出しラインアドレス増分
パルスRHINC が供給されると、図４に矢印Ｃとして示す
ように水平ラインアドレスが１ライン分増加されて１ラ
イン下にポインタが移動される。なお、リードイネーブ
ル信号REが「Ｈ」レベルの時に前記読み出し動作が行わ
れ、リードイネーブル信号REが「Ｌ」の時は前記読み出
し動作は行われない。このリードイネーブル信号REを制
御することにより、表示モードに応じてイネーブルの区
間を切り替えるようにしている。このようにして、メモ
リセルアレイ５０から順次ディジタル映像信号を読み出
すようにしている。
は、タイミングコントローラ４２より読み出しクロック
パルスRCK 、読み出しリセットパルスRVCLR 、読み出し
ラインリセットパルスRHCLR 、読み出しラインアドレス
増分パルスRHINC 、リードイネーブル信号REが供給され
て、アドレス番地から順次読み出せるように制御してい
る。この場合、読み出しクロックパルスRCK が供給され
る毎に図４に矢印Ｄとして示すようにポインタが水平方
向に１つずつ進められ、読み出しリセットパルスRVCLR
が供給されると、図４に矢印Ａとして示すように先頭番
地である開始番地にポインタが戻るようにされ、読み出
しラインリセットパルスRHCLR が供給されると、図４に
示す矢印Ｂのようにその水平ラインの先頭アドレスにポ
インタが戻るようにされ、読み出しラインアドレス増分
パルスRHINC が供給されると、図４に矢印Ｃとして示す
ように水平ラインアドレスが１ライン分増加されて１ラ
イン下にポインタが移動される。なお、リードイネーブ
ル信号REが「Ｈ」レベルの時に前記読み出し動作が行わ
れ、リードイネーブル信号REが「Ｌ」の時は前記読み出
し動作は行われない。このリードイネーブル信号REを制
御することにより、表示モードに応じてイネーブルの区
間を切り替えるようにしている。このようにして、メモ
リセルアレイ５０から順次ディジタル映像信号を読み出
すようにしている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】ところで、前記書き込みクロックパルスWC
K 、書き込みリセットパルスWVCLR、書き込みラインリ
セットパルスWHCLR 、書き込みラインアドレス増分パル
スWHINC はタイミングコントローラ４２より出力されて
いるが、これらの信号は図１６に示すように、タイミン
グコントローラ４２の一部と第１のＰＬＬ回路４０とに
より発生されている。すなわち、図１６に示すように第
１のＰＬＬ回路４０は、入力されたアナログ映像信号の
水平同期信号HSYNC と書き込み水平基準信号HREFW との
位相を比較する第１位相比較器８１、第１位相比較器８
１の位相比較出力を平滑する第１ローパスフィルタ（Ｌ
ＰＦ）８２、この第１ローパスフィルタ８２から出力さ
れる誤差信号が制御信号として供給される第１電圧制御
発振器（ＶＣＯ）８３とからなり、この第１ＶＣＯ８３
の発振出力ＷＣＫＯが供給される第１カウンタ８４と、
第１カウンタ８４の計数値が供給される第１デコーダ８
５とはタイミングコントローラの一部とされている。
K 、書き込みリセットパルスWVCLR、書き込みラインリ
セットパルスWHCLR 、書き込みラインアドレス増分パル
スWHINC はタイミングコントローラ４２より出力されて
いるが、これらの信号は図１６に示すように、タイミン
グコントローラ４２の一部と第１のＰＬＬ回路４０とに
より発生されている。すなわち、図１６に示すように第
１のＰＬＬ回路４０は、入力されたアナログ映像信号の
水平同期信号HSYNC と書き込み水平基準信号HREFW との
位相を比較する第１位相比較器８１、第１位相比較器８
１の位相比較出力を平滑する第１ローパスフィルタ（Ｌ
ＰＦ）８２、この第１ローパスフィルタ８２から出力さ
れる誤差信号が制御信号として供給される第１電圧制御
発振器（ＶＣＯ）８３とからなり、この第１ＶＣＯ８３
の発振出力ＷＣＫＯが供給される第１カウンタ８４と、
第１カウンタ８４の計数値が供給される第１デコーダ８
５とはタイミングコントローラの一部とされている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】この第１カウンタ８４と第１デコーダ８５
とにより９１０分周を行って水平基準信号ＨＲＥＦＷを
作成している。なお、この第１ＰＬＬ回路４０を含むル
ープは、水平同期信号HSYNC と水平基準信号HREFW との
周波数が一致するよう動作するため、第１デコーダ８５
から発生される書き込みクロックパルスWCK 、書き込み
リセットパルスWVCLR 、書き込みラインリセットパルス
WHCLR 、書き込みラインアドレス増分パルスWHINC は水
平同期信号HSYNC に同期している。さらに、第１デコー
ダ８５には、書き込みリセットパルスWVCLR 、書き込み
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC の時間位置を調整するための水平位置
調整データ（WVCLR ，WHCLR ，WHINC DECODE Valuese
t）が供給されており、この水平位置調整データに応じ
て書き込みリセットパルスWVCLR 、書き込みラインリセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC の時間位置が画素単位で調整され、これにより、
表示される映像の水平表示位置が決定される。すなわ
ち、水平位置調整データを可変することにより、映像の
水平表示位置を調整することができる。
とにより９１０分周を行って水平基準信号ＨＲＥＦＷを
作成している。なお、この第１ＰＬＬ回路４０を含むル
ープは、水平同期信号HSYNC と水平基準信号HREFW との
周波数が一致するよう動作するため、第１デコーダ８５
から発生される書き込みクロックパルスWCK 、書き込み
リセットパルスWVCLR 、書き込みラインリセットパルス
WHCLR 、書き込みラインアドレス増分パルスWHINC は水
平同期信号HSYNC に同期している。さらに、第１デコー
ダ８５には、書き込みリセットパルスWVCLR 、書き込み
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC の時間位置を調整するための水平位置
調整データ（WVCLR ，WHCLR ，WHINC DECODE Valuese
t）が供給されており、この水平位置調整データに応じ
て書き込みリセットパルスWVCLR 、書き込みラインリセ
ットパルスWHCLR 、書き込みラインアドレス増分パルス
WHINC の時間位置が画素単位で調整され、これにより、
表示される映像の水平表示位置が決定される。すなわ
ち、水平位置調整データを可変することにより、映像の
水平表示位置を調整することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】前記書き込みクロックパルスWCK 、書き込
みリセットパルスWVCLR 、書き込みラインリセットパル
スWHCLR 、書き込みラインアドレス増分パルスWHINC の
タイミング図を図５に示す。この図に示すように、書き
込みリセットパルスWVCLR はフィールドメモリ１２，２
２，３２に書き込まれる映像信号の垂直（Ｖ）同期信号
に同期して発生されており、前記したように、書き込み
リセットパルスWVCLRによりポインタの位置が開始番地
にリセットされて、開始番地より書き込みがされるよう
になる。書き込みラインリセットパルスWHCLR 、書き込
みラインアドレス増分パルスWHINC は水平周期毎に発生
されており、図に示す場合は書き込みラインリセットパ
ルスWHCLR と書き込みラインアドレス増分パルスWHINC
とは同一のパルスとされている。また、書き込みクロッ
クパルスWCK は前記したように水平走査周波数ｆH ×９
１０とされている。この図におけるＥで示す部分を拡大
して図６に示す。
みリセットパルスWVCLR 、書き込みラインリセットパル
スWHCLR 、書き込みラインアドレス増分パルスWHINC の
タイミング図を図５に示す。この図に示すように、書き
込みリセットパルスWVCLR はフィールドメモリ１２，２
２，３２に書き込まれる映像信号の垂直（Ｖ）同期信号
に同期して発生されており、前記したように、書き込み
リセットパルスWVCLRによりポインタの位置が開始番地
にリセットされて、開始番地より書き込みがされるよう
になる。書き込みラインリセットパルスWHCLR 、書き込
みラインアドレス増分パルスWHINC は水平周期毎に発生
されており、図に示す場合は書き込みラインリセットパ
ルスWHCLR と書き込みラインアドレス増分パルスWHINC
とは同一のパルスとされている。また、書き込みクロッ
クパルスWCK は前記したように水平走査周波数ｆH ×９
１０とされている。この図におけるＥで示す部分を拡大
して図６に示す。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】この図に示すように、書き込みクロックパ
ルスWCK ９１０個からなる周期が１水平周期とされてお
り、書き込みリセットパルスWVCLR 、書き込みラインリ
セットパルスWHCLR 、書き込みラインアドレス増分パル
スWHINC の時間軸が標準位置を中心として左右に最大Δ
ｔまで移動可能とされている。この移動位置が前記水平
位置調整データに応じて可変されているのである。すな
わち、図に示すように、標準位置から右最大の位置まで
書き込みリセットパルスWVCLR 、書き込みラインリセッ
トパルスWHCLR 、書き込みラインアドレス増分パルスWH
INC を進ませると、ディジタル映像信号の標準位置から
Δｔだけ右にずれてフィールドメモリ１２，２２，３２
に書き込まれることになるため、表示される映像は右に
移動されることになる。
ルスWCK ９１０個からなる周期が１水平周期とされてお
り、書き込みリセットパルスWVCLR 、書き込みラインリ
セットパルスWHCLR 、書き込みラインアドレス増分パル
スWHINC の時間軸が標準位置を中心として左右に最大Δ
ｔまで移動可能とされている。この移動位置が前記水平
位置調整データに応じて可変されているのである。すな
わち、図に示すように、標準位置から右最大の位置まで
書き込みリセットパルスWVCLR 、書き込みラインリセッ
トパルスWHCLR 、書き込みラインアドレス増分パルスWH
INC を進ませると、ディジタル映像信号の標準位置から
Δｔだけ右にずれてフィールドメモリ１２，２２，３２
に書き込まれることになるため、表示される映像は右に
移動されることになる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】このように書き込み位置のずれる様子を図
７を参照して説明すると、太線の破線で囲んだ領域Ｈが
フィールドメモリ１２，２２，３２に取り込むことがで
きる領域であり、実線で示す映像Ｆは書き込みリセット
パルスWVCLR 、書き込みラインリセットパルスWHCLR 、
書き込みラインアドレス増分パルスWHINC の時間軸が標
準位置の場合にフィールドメモリ１２，２２，３２に書
き込まれる映像である。これらの書き込みリセットパル
スWVCLR 、書き込みラインリセットパルスWHCLR 、書き
込みラインアドレス増分パルスWHINC の時間軸を調整し
てΔｔだけ右方向に遅らせたときは、フィールドメモリ
１２，２２，３２に書き込まれる映像は破線で示す映像
Ｇとなる。この場合は書き込みリセットパルスWVCLR 、
書き込みラインリセットパルスWHCLR 、書き込みライン
アドレス増分パルスWHINC の時間軸は図６に示す左最大
の位置まで遅らされている。すなわち、フィールドメモ
リ１２，２２，３２にディジタル映像信号の標準位置か
らΔｔだけ左にずれて書き込まれることになるため、表
示される映像は左に移動されることになるのである。
７を参照して説明すると、太線の破線で囲んだ領域Ｈが
フィールドメモリ１２，２２，３２に取り込むことがで
きる領域であり、実線で示す映像Ｆは書き込みリセット
パルスWVCLR 、書き込みラインリセットパルスWHCLR 、
書き込みラインアドレス増分パルスWHINC の時間軸が標
準位置の場合にフィールドメモリ１２，２２，３２に書
き込まれる映像である。これらの書き込みリセットパル
スWVCLR 、書き込みラインリセットパルスWHCLR 、書き
込みラインアドレス増分パルスWHINC の時間軸を調整し
てΔｔだけ右方向に遅らせたときは、フィールドメモリ
１２，２２，３２に書き込まれる映像は破線で示す映像
Ｇとなる。この場合は書き込みリセットパルスWVCLR 、
書き込みラインリセットパルスWHCLR 、書き込みライン
アドレス増分パルスWHINC の時間軸は図６に示す左最大
の位置まで遅らされている。すなわち、フィールドメモ
リ１２，２２，３２にディジタル映像信号の標準位置か
らΔｔだけ左にずれて書き込まれることになるため、表
示される映像は左に移動されることになるのである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】書き込みリセットパルスWVCLR 、書き込み
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC の時間軸を調整してΔｔだけ遅らせた
時に表示される映像を図１０を参照して説明すると、図
１０（ａ）はノーマル表示の場合を示しており、実線が
調整前の映像Ｉを、破線が位置調整後の映像Ｊを示して
おり、映像の両脇にフレームが表示されるモードであ
る。位置調整後の映像Ｊの場合は、図示するように映像
の左脇の一部がフレームによりマスクされているが、映
像の右側にはさらに右脇の映像が付加されている。すな
わち、ノーマル表示において映像だけを左側へ移動する
ことが可能となる。また、時間軸をΔｔだけ進ませれ
ば、上記と逆に右側へ映像だけを移動することができ
る。さらに、図１０（ｂ）はライト表示の場合を示して
おり、実線が調整前の映像Ｋを、破線が位置調整後の映
像Ｌを示しており、映像の左側にフレームが表示される
モードである。位置調整後の映像Ｌの場合は、図示する
ように映像の左脇の一部がフレームによりマスクされて
いるが、映像の右側にはさらに右脇の映像が付加されて
いる。すなわち、ライト表示において映像だけを左側へ
移動することが可能となる。また、時間軸をΔｔだけ進
ませれば、上記と逆に右側へ映像だけを移動することが
できる。
ラインリセットパルスWHCLR 、書き込みラインアドレス
増分パルスWHINC の時間軸を調整してΔｔだけ遅らせた
時に表示される映像を図１０を参照して説明すると、図
１０（ａ）はノーマル表示の場合を示しており、実線が
調整前の映像Ｉを、破線が位置調整後の映像Ｊを示して
おり、映像の両脇にフレームが表示されるモードであ
る。位置調整後の映像Ｊの場合は、図示するように映像
の左脇の一部がフレームによりマスクされているが、映
像の右側にはさらに右脇の映像が付加されている。すな
わち、ノーマル表示において映像だけを左側へ移動する
ことが可能となる。また、時間軸をΔｔだけ進ませれ
ば、上記と逆に右側へ映像だけを移動することができ
る。さらに、図１０（ｂ）はライト表示の場合を示して
おり、実線が調整前の映像Ｋを、破線が位置調整後の映
像Ｌを示しており、映像の左側にフレームが表示される
モードである。位置調整後の映像Ｌの場合は、図示する
ように映像の左脇の一部がフレームによりマスクされて
いるが、映像の右側にはさらに右脇の映像が付加されて
いる。すなわち、ライト表示において映像だけを左側へ
移動することが可能となる。また、時間軸をΔｔだけ進
ませれば、上記と逆に右側へ映像だけを移動することが
できる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】そして、前記読み出しクロックパルスRCK
、読み出しリセットパルスRVCLR 、読み出しラインリ
セットパルスRHCLR 、読み出しラインアドレス増分パル
スRHINC 、リードイネーブル信号RE、フレーム付加タイ
ミングパルスFRAME がタイミングコントローラ４２より
出力されているが、これらの信号は図１７にその構成を
示すように、タイミングコントローラ４２の一部と第２
のＰＬＬ回路４１とにより発生されている。すなわち、
図１７に示すように第２のＰＬＬ回路４１は、入力され
たアナログ映像信号の水平同期信号HSYNC と読み出し水
平基準信号HREFRとの位相を比較する第２位相比較器８
６、第２位相比較器８６の位相比較出力を平滑する第２
ローパスフィルタ（ＬＰＦ）８７と、この第２ローパス
フィルタ８７から出力される誤差信号が制御信号として
供給される第２電圧制御発振器（ＶＣＯ）８８からな
り、この第２ＶＣＯ８８の発振出力ＲＣＫＯが供給され
る第２カウンタ８９と、第２カウンタ８９の計数値が供
給される第２デコーダ７０とはタイミングコントローラ
４２の一部とされている。
、読み出しリセットパルスRVCLR 、読み出しラインリ
セットパルスRHCLR 、読み出しラインアドレス増分パル
スRHINC 、リードイネーブル信号RE、フレーム付加タイ
ミングパルスFRAME がタイミングコントローラ４２より
出力されているが、これらの信号は図１７にその構成を
示すように、タイミングコントローラ４２の一部と第２
のＰＬＬ回路４１とにより発生されている。すなわち、
図１７に示すように第２のＰＬＬ回路４１は、入力され
たアナログ映像信号の水平同期信号HSYNC と読み出し水
平基準信号HREFRとの位相を比較する第２位相比較器８
６、第２位相比較器８６の位相比較出力を平滑する第２
ローパスフィルタ（ＬＰＦ）８７と、この第２ローパス
フィルタ８７から出力される誤差信号が制御信号として
供給される第２電圧制御発振器（ＶＣＯ）８８からな
り、この第２ＶＣＯ８８の発振出力ＲＣＫＯが供給され
る第２カウンタ８９と、第２カウンタ８９の計数値が供
給される第２デコーダ７０とはタイミングコントローラ
４２の一部とされている。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】この第２カウンタ８９と第２デコーダ７０
とにより９１０×２×４／３分周を行って読出し水平基
準信号ＨＲＥＦＲを作成している。なお、この第２ＰＬ
Ｌ回路４１を含むループは、水平同期信号HSYNC と読み
出し水平基準信号HREFW との周波数が一致するよう動作
するため、第２デコーダ８９から発生される読み出しク
ロックパルスRCK 、読み出しリセットパルスRVCLR 、読
み出しラインリセットパルスRHCLR 、読み出しラインア
ドレス増分パルスRHINC 、リードイネーブル信号RE、フ
レーム付加タイミングパルスFRAME は水平同期信号HSYN
C に同期している。
とにより９１０×２×４／３分周を行って読出し水平基
準信号ＨＲＥＦＲを作成している。なお、この第２ＰＬ
Ｌ回路４１を含むループは、水平同期信号HSYNC と読み
出し水平基準信号HREFW との周波数が一致するよう動作
するため、第２デコーダ８９から発生される読み出しク
ロックパルスRCK 、読み出しリセットパルスRVCLR 、読
み出しラインリセットパルスRHCLR 、読み出しラインア
ドレス増分パルスRHINC 、リードイネーブル信号RE、フ
レーム付加タイミングパルスFRAME は水平同期信号HSYN
C に同期している。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正内容】
【００３６】前記読み出しクロックパルスRCK 、読み出
しリセットパルスRVCLR 、読み出しラインリセットパル
スRHCLR 、読み出しラインアドレス増分パルスRHINC 、
リードイネーブル信号RE、フレーム付加タイミングパル
スFRAME のタイミング図を図８に示す。この図に示すよ
うに、フィールドメモリ１２，２２，３２から読み出さ
れた映像信号は、２度ずつ読み出されて倍速の映像信号
とされている。このため、読み出しリセットパルスRVCL
R は映像信号の垂直（Ｖ）同期信号の１／２周期の垂直
（２Ｖ）同期信号に同期して発生されており、前記した
ように、読み出しリセットパルスRVCLR によりポインタ
の位置が開始番地にリセットされて、開始番地より読み
出しされるようになる。読み出しラインリセットパルス
RHCLR 、読み出しラインアドレス増分パルスRHINC は読
み出しクロックパルスRCK ×９１０×４／３個の水平周
期で発生されており、図に示す場合は読み出しラインリ
セットパルスRHCLR 、読み出しラインアドレス増分パル
スRHINC とは同一のパルスとされている。また、読み出
しクロックパルスRCK は、前記したように水平走査周波
数ｆH ×９１０×２×４／３とされている。この図にお
けるＨで示す部分を拡大して図９に示す。
しリセットパルスRVCLR 、読み出しラインリセットパル
スRHCLR 、読み出しラインアドレス増分パルスRHINC 、
リードイネーブル信号RE、フレーム付加タイミングパル
スFRAME のタイミング図を図８に示す。この図に示すよ
うに、フィールドメモリ１２，２２，３２から読み出さ
れた映像信号は、２度ずつ読み出されて倍速の映像信号
とされている。このため、読み出しリセットパルスRVCL
R は映像信号の垂直（Ｖ）同期信号の１／２周期の垂直
（２Ｖ）同期信号に同期して発生されており、前記した
ように、読み出しリセットパルスRVCLR によりポインタ
の位置が開始番地にリセットされて、開始番地より読み
出しされるようになる。読み出しラインリセットパルス
RHCLR 、読み出しラインアドレス増分パルスRHINC は読
み出しクロックパルスRCK ×９１０×４／３個の水平周
期で発生されており、図に示す場合は読み出しラインリ
セットパルスRHCLR 、読み出しラインアドレス増分パル
スRHINC とは同一のパルスとされている。また、読み出
しクロックパルスRCK は、前記したように水平走査周波
数ｆH ×９１０×２×４／３とされている。この図にお
けるＨで示す部分を拡大して図９に示す。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】この図において、読み出しクロックパルス
RCK ９１０×４／３個からなる周期が１水平周期（読み
出しラインリセットパルスRHCLR 、読み出しラインアド
レス増分パルスRHINC の周期）とされており、リードイ
ネーブル信号REが、読み出しラインリセットパルスRHCL
R 、あるいは、読み出しラインアドレス増分パルスRHIN
C に同期して「Ｌ」レベルとされて、フィールドメモリ
１２，２２，３２からの読み出し動作が中断されてい
る。そして、このリードイネーブル信号REに同期してフ
レーム付加タイミングパルスFRAME が所定期間「Ｈ」レ
ベルとされて、この期間の映像信号のレベルがフレーム
を表示するためのレベルに切り換えられている。なお、
フレーム付加タイミングパルスFRAME の「Ｈ」レベルの
期間は表示映像のフレームの幅とされ、この「Ｈ」レベ
ルの期間は図示するように調整可能とされて、フレーム
の幅が可変できるようにされている。
RCK ９１０×４／３個からなる周期が１水平周期（読み
出しラインリセットパルスRHCLR 、読み出しラインアド
レス増分パルスRHINC の周期）とされており、リードイ
ネーブル信号REが、読み出しラインリセットパルスRHCL
R 、あるいは、読み出しラインアドレス増分パルスRHIN
C に同期して「Ｌ」レベルとされて、フィールドメモリ
１２，２２，３２からの読み出し動作が中断されてい
る。そして、このリードイネーブル信号REに同期してフ
レーム付加タイミングパルスFRAME が所定期間「Ｈ」レ
ベルとされて、この期間の映像信号のレベルがフレーム
を表示するためのレベルに切り換えられている。なお、
フレーム付加タイミングパルスFRAME の「Ｈ」レベルの
期間は表示映像のフレームの幅とされ、この「Ｈ」レベ
ルの期間は図示するように調整可能とされて、フレーム
の幅が可変できるようにされている。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 ３ フィールド倍速アスペクト変換回路 ９−１ ＣＲＴ １１，２１，３１ Ａ／Ｄ変換回路 １２，２２，３２ フィールドメモリ ４０ 第１のＰＬＬ回路 ４１ 第２のＰＬＬ回路 ４２ タイミングコントローラ ４３ アスペクト変換部 WCK 書き込みクロックパルス WVCLR 書き込みリセットパルス WHCLR 書き込みラインリセットパルス WHINC 書き込みラインアドレス増分パルス RCK 読み出しクロックパルス RVCLR 読み出しリセットパルス RHCLR 読み出しラインリセットパルス RHINC 読み出しラインアドレス増分パルス RE リードイネーブル信号 FRAME フレーム付加タイミングパルス
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正２２】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正２３】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正内容】
【図１６】
【手続補正２４】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正内容】
【図１７】
Claims (6)
- 【請求項１】アナログ映像信号をディジタル映像信号に
変換してフィールドメモリに書き込み、このフィールド
メモリより読み出したディジタル映像信号のアスペクト
比を変換した後、アナログ映像信号に変換して前記アナ
ログ映像信号のアスペクト比と異なるアスペクト比の表
示手段に印加する映像信号表示方法において、 前記フィールドメモリに供給する書き込みパルスのタイ
ミングを調整可能とすることにより、前記フィールドメ
モリへの前記ディジタル映像信号の先頭書き込み位置を
調整できるようにし、 前記フィールドメモリから読み出された映像信号に、枠
信号を付加することを特徴とする映像信号表示方法。 - 【請求項２】前記枠信号の時間幅が調整可能とされてい
ることを特徴とする請求項１記載の映像信号表示方法。 - 【請求項３】アナログ映像信号をディジタル映像信号に
変換するＡ／Ｄコンバータと、 ディジタル映像信号が書き込まれるフィールドメモリ
と、 該フィールドメモリへの前記ディジタル映像信号の先頭
書き込み位置を調整できるように、タイミングが調整可
能とされた書き込みパルスを発生する書き込みパルス発
生手段と、 表示手段に表示される画像の少なくとも一側に表示され
る枠の枠信号を発生する枠信号発生手段と、前記フィー
ルドメモリから読み出された映像信号のアスペクト比を
変換するアスペクト変換部とを備えることを特徴とする
映像信号表示装置。 - 【請求項４】前記アナログ映像信号の水平同期信号が一
方に入力され、他方に第１のデコーダ出力が印加される
第１の位相比較器と、該第１の位相比較器の比較出力を
平滑して誤差信号とする第１のローパスフィルタと、該
第１のローパスフィルタよりの前記誤差信号に応じて発
振周波数が制御される第１の電圧制御発振器と、該第１
電圧制御発振器よりの出力パルスを分周する分周手段と
を備え、 前記分周手段は、第１のカウンタと、該第１のカウンタ
よりのカウント値が入力される前記第１のデコーダとに
より構成されると共に、前記第１のデコーダに、前記表
示装置に表示される画像の水平位置調整信号を印加する
ことにより、前記第１のデコーダより出力される前記書
き込みパルスの時間位置を調整することを特徴とする請
求項３記載の映像信号表示装置。 - 【請求項５】前記アナログ映像信号の水平同期信号が一
方に入力され、他方に第２デコーダ出力が印加される第
２位相比較器と、この第２位相比較器の比較出力を平滑
して誤差信号とする第２ローパスフィルタと、この第２
ローパスフィルタよりの前記誤差信号に応じて発振周波
数が制御される第２電圧制御発振器と、この第２電圧制
御発振器よりの出力パルスを分周する分周手段とを備
え、 前記分周手段は、第２カウンタと、該第２カウンタより
のカウント値が入力される前記第２デコーダとにより構
成されると共に、前記第２デコーダに前記表示装置に表
示される画像の枠幅を調整する信号を印加することによ
り、前記第２デコーダより出力される枠信号の時間幅を
調整することを特徴とする請求項３あるいは４記載の映
像信号表示装置。 - 【請求項６】請求項３ないし５のいずれかに記載の映像
信号表示装置と表示デバイスとを備えることを特徴とす
るテレビジョン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02489294A JP3520544B2 (ja) | 1994-01-28 | 1994-01-28 | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02489294A JP3520544B2 (ja) | 1994-01-28 | 1994-01-28 | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07222075A true JPH07222075A (ja) | 1995-08-18 |
| JP3520544B2 JP3520544B2 (ja) | 2004-04-19 |
Family
ID=12150845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02489294A Expired - Fee Related JP3520544B2 (ja) | 1994-01-28 | 1994-01-28 | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3520544B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040103164A (ko) * | 2003-05-31 | 2004-12-08 | 주식회사 대우일렉트로닉스 | Ｔｖ에서의 화면폭 자동 시프트 장치 |
| JP2013015650A (ja) * | 2011-07-04 | 2013-01-24 | Canon Inc | 表示装置およびプログラム |
-
1994
- 1994-01-28 JP JP02489294A patent/JP3520544B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040103164A (ko) * | 2003-05-31 | 2004-12-08 | 주식회사 대우일렉트로닉스 | Ｔｖ에서의 화면폭 자동 시프트 장치 |
| JP2013015650A (ja) * | 2011-07-04 | 2013-01-24 | Canon Inc | 表示装置およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3520544B2 (ja) | 2004-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190247B1 (ko) | 텔레비젼 화상을 나란하게 디스플레이하는 비디오 시스템 | |
| EP0551168B1 (en) | Display apparatus | |
| US5838381A (en) | Image display apparatus capable of displaying personal computer signals and television signal by conversion into a signal of a higher number of pixels | |
| US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
| US5208660A (en) | Television display apparatus having picture-in-picture display function and the method of operating the same | |
| JP3034659B2 (ja) | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 | |
| JPH1028256A (ja) | 映像信号変換装置とテレビジョン信号処理装置 | |
| US5170256A (en) | Image display system for displaying picture with smaller aspect ratio on large-aspect-ratio screen of television receiver | |
| JP3068988B2 (ja) | インターレース型及びノンインターレース型ビデオ信号表示装置 | |
| JP2914140B2 (ja) | テレビジョン受像装置 | |
| JP3847826B2 (ja) | 字幕データ表示制御装置 | |
| JPH08251504A (ja) | ビデオディスプレイシステム | |
| JP3520544B2 (ja) | 映像信号表示方法、映像信号表示装置及びテレビジョン装置 | |
| JP4928666B2 (ja) | ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換 | |
| JP2006227442A (ja) | 映像信号処理装置、及び該装置を備えた映像表示装置 | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| JP2003198980A (ja) | 映像表示装置 | |
| JPH07131734A (ja) | テレビジョン受像機及びオンスクリーン信号発生装置 | |
| JP3373237B2 (ja) | マルチ表示システム、及び画像処理装置 | |
| JPH08331470A (ja) | 多画面テレビ受像機 | |
| JPH0698276A (ja) | スクロール制御装置 | |
| JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
| JPH05260447A (ja) | テレビジョン受像機 | |
| JP2604265B2 (ja) | テレビジョン受像機 | |
| JPH11313269A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |