JP4355820B2 - 画像処理装置、画像処理方法、及びテレビジョン受像機 - Google Patents

Description

技術分野
この発明は、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を実現するのに用いて好適な画像処理装置、画像処理方法、及びこのような画像処理回路を備えたテレビジョン受像機等に関する。
背景技術
最近のテレビジョン受像機においては、本来の親画面に対して子画面を同時に表示させる所謂ピクチャ・イン・ピクチャ（以下、P in Pと称される）や、２画面を同時に表示させるピクチャ・アンド・ピクチャ（以下、P and Pと称される）が可能とされたものが普及しつつある。この種のテレビジョン受像機には、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を実現するために、同期乗換や画サイズ及び表示位置を設定する画像処理回路が設けられている。
この画像処理回路は、フィールドメモリと、フィールドメモリの前段及び後段に設けられる補間処理回路と、画サイズや表示位置に応じてフィールドメモリを制御するメモリコントローラとにより構成できる。
すなわち、画サイズを縮小する場合には、フィールドメモリの前段の補間処理回路で、画質を改善するために、補間処理が行なわれる。そして、水平方向では画素毎に、垂直方向ではライン毎に、画サイズに応じて入力ディジタル映像信号が間引きされ、フィールドメモリに映像信号が書き込まれる。そして、このフィールドメモリの映像信号が連続して読み出される。
例えば、第１図及び第２図は、（７２０画素×２４０ライン）のオリジナルの画像を（３６０画素×１２０ライン）の画像に縮小する場合の例を示すものである。
第１図Ａに示すように、オリジナルの画像としては、最初の１ラインでは、サンプリング画像データＤ００、Ｄ０１、Ｄ０２、Ｄ０３、…が入力され、次の１＋１ラインでは、第１図Ｃに示すように、サンプリング画像データＤ１０、Ｄ１１、Ｄ１２、Ｄ１３…が入力される。
この場合、水平方向では、第１図Ｂに示すように、フィールドメモリに対して１サンプル毎に書き込みイネーブル信号Ｗｅが与えられ、水平方向に１／２のサンプル数となるように間引きが行なわれる。また、垂直方向では、１ライン毎にイネーブル信号Ｗｅが与えられ（第１図Ｂ及び第１図Ｄ参照）、垂直方向に１／２のライン数となるように間引きが行なわれる。
その結果、水平方向に関しては、１サンプル毎のデータが間引かれると共に、垂直方向に関しては、１ライン毎のデータが間引かれ、フィールドメモリには、第２図に示すように、１／２に縮小された状態で映像信号が書き込まれる。
このように、水平方向のサンプル数が１／２に間引かれ、垂直方向のサンプル数が１／２に間引かれた映像信号が記憶されたフィールドメモリに対して、連続的にデータの読み出しを行なうと、（７２０画素×２４０ライン）のオリジナルな画像を（３６０画素×１２０ライン）の画像に縮小できる。
画サイズを拡大する場合には、入力映像信号は、フィールドメモリに連続して書き込まれる。そして、フィールドメモリの映像信号は、画サイズに応じて読み出され、フィールドメモリの後段で、補間による拡大処理が行なわれる。
このように、画像処理回路は、フィールドメモリと、フィールドメモリの前段及び後段に設けられる補間処理回路と、メモリコトローラとにより構成できる。ところが、このような画像処理回路を１つのフィールドメモリで実現しようとすると、フィールドメモリの読み出し位置が書き込み位置を追い越してしまい、時間的な不連続が発生してしまうという問題が生じる。
例えば、画サイズを縮小する場合には、上述のように、入力映像信号のサンプルやラインを間引きながら、フィールドメモリに映像信号が書き込まれ、このフィールドメモリから連続してデータが読み出される。したがって、この場合、読み出し側のアドレスカウンタは、書き込み側のアドレスカウンタより速く歩進される。
すなわち、第３図Ａに示すような書き込み側のラインアドレスカウント信号に基づきフィールドメモリに映像信号の書き込みがなされるとすると、読み出し側では、第３図Ｂに示すようなラインアドレスカウント信号で映像信号の読み出しが行なわれる。このように、読み出し側のアドレスカウンタは書き込み側のアドレスカウンタより速く歩進されるため、第３図Ｃに示すように、同期変更とサイズ切り換えとを同時に行なったときに、読み出し側アドレスカウント信号と書き込み側アドレスカウント信号とが交差する点ａにおいて追越しが発生し、期間ｂでは、現在のフィールドデータが読み出され、期間ｃでは、過去のフィールドデータが読み出され、時間的な不連続が生じる。
このような問題を解決するために、第４図に示すように、２つのフィールドメモリ２３１及び２３２を設け、この２つのフィールドメモリ２３１及び２３２でフィールド毎に交互に読み出し／書き込みを行なうようにしたものが提案されている。
第４図において、メモリ部２０１は、２つのフィールドメモリ２３１及び２３２と、スイッチ回路２３３及び２３４とにより構成される。スイッチ回路２３３及び２３４により、２つのフィールドメモリ２３１及び２３２の書き込み及び読み出しが切り換えられる。
尚、スイッチ回路２３３及び２３４は、２つのフィールドメモリ２３１及び２３２への書き込み及び読み出し制御を行うことで結果としてなされる処理を等価的に表現したものである。
メモリ部２０１に対して、書き込み側メモリ制御回路２０４及び読み出し側メモリ制御回路２０５が設けられる。書き込み側メモリ制御回路２０４は、フィールドメモリ２３１及び２３２のうち、書き込み側とされたフィールドメモリを制御するものである。読み出し側メモリ制御回路２０５は、フィールドメモリ２３１及び２３２のうち、読み出し側とされたフィールドメモリを制御するものである。
水平・垂直補間処理回路２０２は、画サイズを縮小する時に、画面劣化が生じないように、補間処理を行なうものである。すなわち、画サイズを縮小する場合には、メモリ部２０１において間引き処理が行なわれるが、単純に間引き処理を行なうと、折り返し歪みが発生し、画質が劣化する。そこで、水平・垂直補間処理回路２０２で、画質が劣化しないように、補間処理が行なわれる。拡大処理用の水平・垂直補間処理回路２０３は、画サイズを拡大する時に、拡大補間処理を行なうものである。バスデコーダ２０６には、図示せずも、テレビジョン受像機のシステムコントローラから導出された内部バスを介して、画像処理のための制御情報が与えられる。この制御情報は、例えば、テレビジョン受像機の操作パネル上のスイッチ等の設定状態に応じて発生される。
このシステムコントローラからの制御情報に応じて、バスデコーダ２０６からは、画サイズ情報（Ｈ，ＶSize）が形成される。この画サイズ情報（Ｈ，ＶSize）がラッチ回路２１１、２１２に供給される。ラッチ回路２１１及び２１２には、垂直読み出しクロックｆｖｒのタイミングで、画サイズ情報（Ｈ，ＶSize）が取り込まれる。ラッチ回路２１１及び２１２の出力が書き込み側のメモリ制御回路２０４及び読み出し側のメモリ制御回路２０５に供給されると共に、拡大・縮小率演算回路２０７に供給される。
拡大・縮小率演算回路２０７は、画サイズ情報（Ｈ，ＶSize）に基づいて、その画面比率に応じた補間処理情報を形成する。縮小処理の場合には、この拡大・縮小率演算回路２０７において形成された補間処理情報が縮小処理用の水平・垂直補間処理回路２０２に供給される。拡大処理の場合には、この拡大・縮小率演算回路２０７において形成された補間処理情報が拡大処理用の水平・垂直補間処理回路２０３に供給される。
また、書き込み側のメモリ制御回路２０４において、画サイズ情報（Ｈ，ＶSize）に応じて、フィールドメモリ２３１及び２３２のうち書き込み側のフィールドメモリの制御が行なわれる。また、同様に、読み出し側のメモリ制御回路２０５において、画サイズ情報（Ｈ，ＶSize）に応じて、フィールドメモリ２３１及び２３２のうち読み出し側のフィールドメモリの制御が行なわれる。
画サイズを縮小する処理を行なう場合には、バスデコーダ２０６からは、縮小画面を設定するための画サイズ情報（Ｈ，ＶSize）が出力される。この縮小画面を設定するための画サイズ情報（Ｈ，ＶSize）は、ラッチ回路２１１により垂直読み出しクロックｆｖｒのタイミングで取り込まれ、書き込み側のメモリ制御回路２０４及び読み出し側のメモリ制御回路２０５に供給されると共に、ラッチ回路２１２により垂直読み出しクロックｆｖｒのタイミングで取り込まれ、拡大・縮小率演算回路２０７に供給される。画サイズを縮小する場合には、拡大・縮小率演算回路２０７により、画サイズ情報（Ｈ，ＶSize）に応じて、水平・垂直補間処理回路２０２に対する補間処理情報が算出される。この補間処理情報が水平・垂直補間処理回路２０２に設定される。
入力端子２２１にディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路２０２に供給される。水平・垂直補間処理回路２０２で、拡大・縮小率演算回路２０７からの補間処理情報に基づいて、画質劣化を防止するために、補間処理が行なわれる。
フィールドメモリ２３１及び２３２は、スイッチ回路２３３及び２３４により、フィールド毎に書き込み及び読み出しが切り換えられる。水平・垂直補間処理回路２０２の出力は、スイッチ回路２３３を介して、フィールドメモリ２３１及び２３２のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路２０４により、動作制御される。画サイズを縮小する場合には、書き込み側のメモリ制御回路２０４により、入力映像信号が間引かれて、フィールドメモリ２３１又は２３２に書き込まれる。１フィールド分の映像信号の書き込みが終了すると、スイッチ２３３が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ２３１及び２３２のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路２０５により動作制御される。画サイズを縮小する場合には、フィールドメモリ２３１及び２３２のうち読み出し側とされたフィールドメモリから、１フィールド分の映像信号が連続して読み出される。１フィールド分の映像信号の読み出しが終了すると、スイッチ回路２３４が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路２３４の出力は、水平・垂直補間処理回路２０３に供給される。画サイズを縮小する場合には、スイッチ回路２３４の出力は、水平・垂直補間処理回路２０３を介して、出力端子２２２からそのまま出力される。
フィールドメモリ２３１及び２３２には、画サイズに応じて間引きされた映像信号が蓄えられ、この映像信号がフィールドメモリから連続して読み出されるので、出力端子２２２の映像信号から、画サイズが縮小した画像が得られる。
画サイズを拡大する処理を行なう場合には、バスデコーダ２０６からは、拡大画面を設定するための画サイズ情報（Ｈ，ＶSize）が出力される。この拡大画面を設定するための画サイズ情報（Ｈ，ＶSize）は、垂直読み出しクロックｆｖｒのタイミングで、ラッチ回路２１１に取り込まれ、書き込み側のメモリ制御回路２０４及び読み出し側のメモリ制御回路２０５に供給されると共に、垂直読み出しクロックｆｖｒのタイミングでラッチ回路２１２に取り込まれ、拡大・縮小率演算回路２０７に供給される。画サイズを拡大する場合には、拡大・縮小率演算回路２０７により、画サイズ情報（Ｈ，ＶSize）に応じて、水平・垂直補間処理回路２０３に対する補間処理情報が算出される。この補間処理情報が水平・垂直補間処理回路２０３に設定される。
入力端子２２１に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路２０２に供給される。画サイズを拡大する処理を行なう場合には、入力端子２２１からの映像信号は、水平・垂直補間処理回路２０２を介して、そのままスイッチ回路２３３に供給される。
フィールドメモリ２３１及び２３２は、スイッチ回路２３３及び２３４により、フィールド毎に書き込み及び読み出しが切り換えられる。水平・垂直補間処理回路２０２の出力は、スイッチ回路２３３を介して、フィールドメモリ２３１及び２３２のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路２０４により、動作制御される。画サイズを拡大する場合には、入力映像信号がフィールドメモリ２３１及び２３２に連続して書き込まれる。１フィールド分の映像信号の書き込みが終了すると、スイッチ２３３が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ２３１及び２３２のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路２０５により動作制御される。画サイズを拡大する場合には、フィールドメモリ２３１及び２３２のうち読み出し側とされたフィールドメモリから、１フィールド分の映像信号が画サイズに応じて読み出される。１フィールド分の映像信号の読み出しが終了すると、スイッチ回路２３４が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路２３４の出力は、水平・垂直補間処理回路２０３に供給される。画サイズを拡大する場合には、水平・垂直補間処理回路２０３で、拡大・縮小率演算回路２０７からの補間処理情報に基づいて、画面を拡大補間するために、補間処理が行なわれる。
フィールドメモリの読み出しが画サイズに応じて読み出され、水平・垂直補間処理回路２０３で補間拡大処理が行なわれる。これにより、拡大補間された画像が出力端子２２２から得られる。
第４図に示すように、メモリ部２０１に２つのフィールドメモリ２３１及び２３２を設け、２つのフィールドメモリ２３１及び２３２を切り換えて用いると、第５図に示すように、垂直の読み出しスタートパルス信号で、書き込み側のフィールドメモリの切り換え信号をラッチし、そのラッチされた信号で、読み出し側のフィールドメモリを切り換えることで、読み出し位置が書き込み位置を追い越してしまう問題が解決できる。
第５図において、入力端子２４３に書き込みイネーブル信号が供給される。入力端子２４３からの書き込みイネーブル信号がスイッチ回路２３５を介して、フィールドメモリ２３１及び２３２に選択的に供給される。スイッチ回路２３５は、入力端子２４４からの書き込み側のフィールド切り換え信号ｗｆｓｗにより切り換えられる。書き込みイネーブル信号がフィールドメモリ２３１及び２３２に与えられると、フィールドメモリ２３１及び２３２は、データの書き込みが可能となる。
尚、書き込み側フィールド切り換え信号ｗｆｓｗ及び書き込みイネーブル信号は、第４図における書き込み側のメモリ制御回路２０４から出力されており、書き込み側フィールド切り換え信号ｗｆｓｗによりフィールドメモリ２３１及び２３２に選択的に書き込みイネーブル信号を与えることは、第４図においてスイッチ回路２３３を切り換えることに相当する。
入力端子２４５に、読み出しイネーブル信号が供給される。この読み出しイネーブル信号がスイッチ回路２３６を介して、フィールドメモリ２３１及び２３２に選択的に供給される。スイッチ回路２３６は、ラッチ回路２４７からの読み出し側のフィールド切り換え信号ｒｆｓｗにより切り換えられる。入力端子２４５からの読み出しイネーブル信号がフィールドメモリ２３１及び２３２に与えられると、フィールドメモリ２３１及び２３２は、データの読み出しが可能となる。
尚、読み出し側フィールド切り換え信号ｒｆｓｗ及び読み出しイネーブル信号は、第４図における読み出し側のメモリ制御回路２０５から出力されており、読み出し側フィールド切り換え信号ｒｆｓｗによりフィールドメモリ２３１及び２３２に選択的に読み出しイネーブル信号を与えることは、第４図においてスイッチ回路２３４を切り換えることに相当する。
入力端子２４６には、書き込み側フィールド切り換え信号ｗｆｓｗが供給される。この書き込み側フィールド切り換え信号ｗｆｓｗは、ラッチ回路２４７に供給される。
垂直読み出し開始のタイミングで、スタート信号検出回路２４８において、垂直読み出しスタートパルス信号ｒｓｔａｔが形成される。この垂直読み出しスタートパルス信号ｒｓｔａｔがラッチ回路２４７に供給される。
ラッチ回路２４７で、入力端子２４６からの書き込み側のフィールド切り換え信号ｗｆｓｗがラッチされる。このラッチ回路２４７の出力が読み出し側のフィールド切り換え信号ｒｆｓｗとしてスイッチ回路２３６に供給される。
書き込み処理に関しては、第６図Ａに示すように、書き込み側のフィールド切り換え信号ｗｆｓｗにより、フィールドメモリ２３１及び２３２が切り換えられる。例えば、書き込み側のフィールド切り換え信号ｗｆｓｗがハイレベルとされるフィールド期間では、フィールドメモリ２３１への書き込みがなされ、書き込み側のフィールド切り換え信号ｗｆｓｗがローレベルとされるフィールド期間では、フィールドメモリ２３２への書き込みがなされる。
一方、読み出し処理に関しては、書き込み側のフィールド切り換え信号ｗｆｓｗ（第６図Ａ）を垂直読み出しスタートパルス信号ｒｓｔａｔ（第６図Ｂ）でサンプリングして形成された読み出し側のフィールド切り換え信号ｒｆｓｗ（第６図Ｃ）により切り換えられる。例えば、読み出し側のフィールド切り換え信号ｒｆｓｗがローレベルとされるフィールド期間では、フィールドメモリ２３１からの読み出しがなされる。また、読み出しフィールド切り換え信号ｒｆｓｗがハイレベルとされるフィールド期間では、フィールドメモリ２３２からの読み出しがなされる。したがって、第６図中矢印９１，９２で示すように、書き込み処理に対して１フィールド期間程度の遅延が伴った状態で読み出される。
このように、２個のフィールドメモリの間において、一方のフィールドメモリに対して書き込み処理がなされている時には、他方のフィールドメモリに対して読み出し処理がなされるように常に制御することで、読み出し位置が書き込み位置を追越すことなく、同期乗り換えと、サイズ変更の処理を行うことができる。
しかしながら、上述した追越し対策がなされた画像処理装置においては、読み出しが書き込みに対して１フィールド期間程度の遅延が生じているにもかかわらず、書き込み処理及び読み出し処理において同時に画サイズの変更がなされている。このため、連続的に画サイズを変化させたときに、書き込みの際の画サイズと読み出しの際の画サイズとが異なってしまうという問題が発生する。
例えば、第６図Ｄにおける矢印９３で示すタイミングで、（Ｍ×Ｎ）の画サイズから（（Ｍ／２）×（Ｎ／２））の画サイズの変更が行なわれたとすると、そのタイミングにおいて、第４図における書き込み側のメモリ制御回路２０４と読み出し側のメモリ制御回路２０５に同じタイミングで新しい画サイズ情報（Ｈ，ＶSize）が設定される。したがって、この時点から、書き込み側のフィールドメモリ（例えばフィールドメモリ２３１）には、第８図において９９で示すように、新しい画サイズの（（Ｍ／２）×（Ｎ／２））で書き込みが行なわれ、読み出し側のフィールドメモリ（例えばフィールドメモリ２３２）からは、第７図で９７で示すように、新し画サイズの（（Ｍ／２）×（Ｎ／２））で読み出しが行なわれる。
ところが、そのタイミングより前では（Ｍ×Ｎ）の画サイズに設定されていたので、読み出し側のフィールドメモリ（例えばフィールドメモリ２３２）には、第８図で９７で示すように、それまでの画サイズ（Ｍ×Ｎ）のデータが既に書き込まれている。したがって、（Ｍ×Ｎ）画素のデータが（（Ｍ／２）×（Ｎ／２））の画サイズとして読み出されてしまうことになる。
このように、第４図に示した従来の画像処理回路では、画サイズを連続的に変化させたときに、書き込みを行なってとき画サイズと、読み出しを行なうとき画サイズとが異なってしまうという問題がある。
したがって、この発明の目的は、追越し対策がなされた画像処理装置においてなされる処理に伴う書き込みの画サイズと読み出しの画サイズとの設定タイミングを考慮するようにして、連続的な画サイズの変更がスムーズに行なえるようにした画像処理装置、画像処理方法、及びテレビジョン受像機を提供することにある。
発明の開示
この発明は、第１のフィールドメモリと、第２のフィールドメモリと、上記第１のフィールドメモリ及び第２のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段とを備える画像処理装置である。
この発明は、第１のフィールドメモリと第２のフィールドメモリのうち、書き込み側のフィールドメモリを書き込み側のメモリ制御手段で制御し、読み出し側のフィールドメモリを読み出し側のメモリ制御手段で制御し、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段及び上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段に対し、画サイズ情報設定手段によって画サイズ情報を設定し、
上記画サイズ縮小用の補間処理手段によって、画サイズ縮小処理を行い、上記画サイズ拡大用の補間処理手段によって、画サイズ拡大処理を行い、上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるように切り替え手段によりフィールド毎に切り替え制御を行い、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、遅延手段によって、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる画像処理方法である。
この発明は、第１の映像信号を復調する第１の復調手段と、第２の映像信号を復調する第２の復調手段と、上記第１復調手段により復調された第１の映像信号と上記第２の復調手段により復調された第２の映像信号とを合成するために、上記第１及び／又は上記第２の映像信号の処理を行う画像処理手段とを含み、上記画像処理手段は、第１のフィールドメモリと、第２のフィールドメモリと、上記第１のフィールドメモリ及び第２のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段とを備えるテレビジョン受像機である。
画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路が設けられ、このラッチ回路を介して供給される制御情報に基づいて画サイズの変更処理が行われ、追越し対策の処理に伴うフィールドメモリへの書き込みタイミングと読み出しタイミングとの遅延分に応じて、読み出し処理の画サイズの変更のタイミングが書き込み処理の画サイズの変更のタイミングに対して遅延される。
したがって、２画面のサイズ及び表示位置を任意に設定し、同時に同期の乗り換えを行った場合においても、画像データの読み出し時にデータの時間関係が逆転する追越しを起こすことなく、また、連続的なサイズ変更を行った場合においても、フィールドメモリへの書き込みの画サイズと読み出しの画サイズとを常に一致させることができ、スムーズな表示が可能とされる。
【図面の簡単な説明】
第１図Ａ〜第１図Ｄは従来の画像変換処理回路の説明に用いるタイミング図，第２図は従来の画像変換処理回路の説明に用いる略線図，第３図Ａ〜第３図Ｃは画像変換処理回路で発生する追い越しの説明に用いる略線図，第４図は従来の画像変換処理回路の一例のブロック図，第５図は従来の画像変換処理回路の一例の説明に用いるブロック図，第６図Ａ〜第６図Ｄは従来の画像変換処理回路の一例の説明に用いるタイミング図，第７図は従来の画像変換処理回路で連続的に画サイズを変更したときの処理の説明に用いる略線図，第８図は従来の画像変換処理回路で連続的に画サイズを変更したときの処理の説明に用いる略線図，第９図はこの発明が適用できるテレビジョン受像機の一例のブロック図，第１０図はこの発明が適用された画像変換処理回路の一例のブロック図，第１１図Ａ〜第１１図Ｊはこの発明が適用された画像変換処理回路の一例の説明に用いるタイミング図である。
発明の実施のための最良の形態
以下、この発明の実施例について図面を参照して説明する。この発明は、同時に２画面が表示できる所謂ピクチャ・アンド・ピクチャ機能を備えたテレビジョン受像機に用いて好適である。第９図は、このようなピクチャ・アンド・ピクチャ機能を備えたテレビジョンテレビジョン受像機の一例を示すものである。
第９図において、１及び２はアンテナである。アンテナ１及び２でテレビジョン放送局からの信号が受信される。アンテナ１からの受信信号がアンテナスイッチ３の端子３Ａに供給されると共に、アンテナスイッチ４の端子４Ａに供給される。アンテナ２からの受信信号がアンテナスイッチ３の入力端子３Ｂに供給されると共に、アンテナスイッチ４の入力端子４Ｂに供給される。アンテナスイッチ３の出力がチューナ回路５に供給される。アンテナスイッチ４の出力がチューナ回路６に供給される。
アンテナスイッチ３は、チューナ回路５に入力される信号をアンテナ１からの受信信号とアンテナ２からの受信信号との間で切り換えるものである。アンテナスイッチ３が端子３Ａ側に設定されているときには、アンテナ１からの受信信号がアンテナスイッチ３を介してチューナ回路５に供給される。アンテナスイッチ３が端子３Ｂ側に設定されると、アンテナ２からの受信信号がアンテナスイッチ３を介してチューナ回路５に供給される。
アンテナスイッチ４は、チューナ回路６に入力される信号をアンテナ１からの受信信号とアンテナ２からの受信信号との間で切り換えるものである。アンテナスイッチ４が端子４Ａ側に設定されているときには、アンテナ１からの受信信号がスイッチ回路４を介してチューナ回路６に供給される。スイッチ回路４が端子４Ｂ側に設定されると、アンテナ２からの受信信号がスイッチ回路４を介してチューナ回路６に供給される。
チューナ回路５は、第１の画面用のチューナ回路である。チューナ回路５により、第１の画面に映出すべき所望の受信チャンネルが選択される。この受信信号が中間周波信号に変換され、中間周波及びビデオ検波回路７に供給される。
チューナ回路６は、第２の画面用のチューナ回路である。チューナ回路６により、第２の画面に映出すべき所望の受信チャンネルが選択される。この受信信号が中間周波信号に変換され、中間周波及びビデオ検波回路８に供給される。
チューナ回路５及び６には、システムコントローラ１０からチャンネル設定信号が供給される。このチューナ設定信号により、チューナ回路５及び６のチャンネルが設定される。チャンネルに関する情報は、メモリ４９に蓄えられている。
このように、この発明が適用されたテレビジョン受像機では、チューナ回路５とチューナ回路６の２つのチューナ回路が設けられており、チューナ回路５及び６により、第１の画面と第２の画面とで別々のチャンネルが設定できるようになっている。
中間周波及びビデオ検波回路７により、チューナ回路５からの中間周波信号が増幅され、ビデオ検波される。これにより、第１の画面を形成するための例えばＮＴＳＣ方式の複合カラー映像信号が復調される。この複合カラー映像信号がビデオソース切り換えスイッチ１２のスイッチ回路１３の端子１３Ａに供給されると共に、スイッチ回路１４の端子１４Ｃに供給される。
中間周波及びビデオ検波回路８により、第２の画面用のチューナ回路６からの中間周波信号が増幅され、ビデオ信号が検波される。これにより、第２の画面を形成するための例えばＮＴＳＣ方式の複合カラー映像信号が復調される。この複合カラー映像信号がビテオソース切り換えスイッチ１２のスイッチ回路１４の端子１４Ａに供給されると共に、スイッチ回路１３の端子１３Ｃに供給される。
また、中間周波及びビデオ検波回路７により、例えば、４．５ＭＨｚのビート成分から音声中間周波信号が抽出される。この音声中間周波信号が音声デコーダ１１に供給される。音声デコーダ１１により音声信号が復調される。音声デコーダ１１からの音声信号がオーディオソース切り換えスイッチ１５の端子１５Ａに供給される。
また、この発明が適用されたテレビジョン受像機では、外部ビデオ入力端子１６及び外部オーディオ入力端子１７が設けられている。外部ビデオ入力端子１６に外部からの複合カラー映像信号が供給され、外部オーディオ入力端子１７に外部からの音声信号が供給される。
外部ビデオ入力端子１６からの映像信号がソース切り換えスイッチ１２のスイッチ回路１３の端子１３Ｂに供給されると共に、スイッチ回路１４の端子１４Ｂに供給される。外部オーディオ入力端子１７からの音声信号がオーディオソース切り換えスイッチ１５の端子１５Ｂに供給される。
ビデオソース切り換えスイッチ１２は、システムコントローラ１０からのスイッチ制御信号に基づいて、映像ソースの切り換えを行なうものである。このビデオソース切り換えスイッチ１２は、第１の画面に映出すべき映像信号を選択するスイッチ回路１３と、第２の画面に映出すべき映像信号を選択するスイッチ回路１４とを有している。
ビデオソース切り換えスイッチ１２のスイッチ回路１３の出力端子１３Ｄからは、第１の画面に映出すべき映像信号が出力される。スイッチ回路１４の出力端子１４Ｄからは、第２の画面に映出すべき映像信号が出力される。
ビデオソース切り換えスイッチ１２のスイッチ回路１３は、チューナ回路５で設定されたチャンネルの映像信号に基づく画面を第１の画面に映出する場合には、端子１３Ａ側に切り換えられ、外部ビデオ入力端子１６からの映像信号に基づく画面を第１の画面に映出する場合には、端子１３Ｂ側に切り換えられ、チューナ回路６で設定されたチャンネルの映像信号に基づく画面を親画面に映出する場合には、端子１３Ｃ側に切り換えられる。
また、ビデオソース切り換えスイッチ１２のスイッチ回路１４は、チューナ回路６で設定されたチャンネルの映像信号に基づく画面を第２の画面に映出する場合には、端子１４Ａ側に切り換えられ、外部ビデオ入力端子１６からの映像信号に基づく画面を第２の画面に映出する場合には、端子１４Ｂ側に切り換えられ、チューナ回路５で設定されたチャンネルの映像信号に基づく画面を第２の画面に映出される場合には、端子１４Ｃ側に切り換えられる。
オーディオソース切り換えスイッチ１５は、システムコントローラ１０からのスイッチ制御信号に基づいて、オーディオソースの切り換えを行なうものである。オーディオソース切り換えスイッチ１５の出力がオーディオアンプ１８に供給される。オーディオアンプ１８の出力がスピーカ１９に供給される。
オーディオ切り換えスイッチ１５は、チューナ回路５で設定されたチャンネルの音声信号に基づく音声を出力する場合には、端子１５Ａ側に切り換えられ、外部オーディオ入力端子１７からの音声信号に基づく画面を音声を出力する場合には、端子１５Ｂ側に切り換えられる。
ビデオソース切り換えスイッチ１２のスイッチ回路１３の出力端子１３Ｄから出力される第１の画面の映像信号は、Ｙ／Ｃ分離回路２１に供給される。スイッチ回路１４の出力端子１４Ｄから出力される第２の画面の映像信号は、Ｙ／Ｃ分離回路２２に供給される。
Ｙ／Ｃ分離回路２１、輝度信号処理回路２３、クロマ信号処理回路２５、画像処理回路２９、マトリクス回路２４は、第１の画面に映出する３原色信号Ｒ、Ｇ、Ｂを生成するものである。
すなわち、Ｙ／Ｃ分離回路２１により、第１の画面の映像信号が輝度信号Ｙとクロマ信号Ｃとに分離される。Ｙ／Ｃ分離回路２１からの輝度信号Ｙは、輝度信号処理回路２３に供給される。輝度信号処理回路２３で、輝度調整や明るさ調整等の画質調整等が行われる。
Ｙ／Ｃ分離回路２１からのクロマ信号Ｃは、クロマ信号処理回路２５に供給される。クロマ信号処理回路２５で、受信信号からバースト信号が抽出され、このバースト信号を用いて、色差信号Ｉ及びＱが復調される。そして、このクロマ信号処理回路２５で、ＡＣＣ（Automatic Color Control）、周波数特性補正等が行なわれる。
輝度信号処理回路２３からの輝度信号Ｙと、クロマ信号処理回路２５からの色差信号Ｉ及びＱは、画像処理回路２９に供給される。画像処理回路２９は、ピクチャ・アンド・ピクチャで表示する場合の第１の画面を形成するものである。この画像処理回路２９により、同期乗せ換え、画面の拡大や縮小、表示位置の制御等の処理が行なわれる。
画像処理回路２９の出力がマトリクス回路２４に供給される。マトリクス回路２４により、輝度信号Ｙと色差信号Ｉ及びＱとにより、第１の画面用の３原色信号Ｒ、Ｇ、Ｂが形成される。
Ｙ／Ｃ分離回路２２、輝度信号処理回路２６、クロマ信号処理回路２７、画像処理回路２８、マトリクス回路３０は、第２の画面を生成するためのものである。
すなわち、Ｙ／Ｃ分離回路２２により、第２の画面の映像信号が輝度信号Ｙとクロマ信号Ｃとに分離される。Ｙ／Ｃ分離回路２２からの輝度信号Ｙは、輝度信号処理回路２６に供給され、クロマ信号Ｃは、クロマ信号処理回路２７に供給される。クロマ信号処理回路２７で、受信信号からバースト信号が抽出され、このバースト信号を用いて、色差信号Ｉ及びＱが復調される。
輝度信号処理回路２６からの輝度信号Ｙと、クロマ信号処理回路２７からの色差信号Ｉ及びＱは、画像処理回路２８に供給される。画像処理回路２８は、ピクチャ・アンド・ピクチャで表示する場合の第２の画面を形成するものである。この画像処理回路２８により、同期乗せ換え、画面の拡大や縮小、表示位置の制御等の処理が行なわれる。
画像処理回路２８の出力がマトリクス回路３０に供給される。マトリクス回路３０により、輝度信号Ｙと色差信号Ｉ及びＱとにより、第１の面用の３原色信号Ｒ、Ｇ、Ｂが形成される。
マトリクス回路２４からの第１の画面の３原色信号Ｒ、Ｇ、Ｂ及びマトリクス回路３０からの第２の画面の３原色信号Ｒ、Ｇ、Ｂは、合成回路３１に供給される。合成回路３１で、第１の画面の３原色信号Ｒ、Ｇ、Ｂと第２の画面の３原色信号Ｒ、Ｇ、Ｂとが合成される。
合成回路３１の出力が表示信号の加算回路３２に供給される。加算回路３２には、表示発生回路５１から表示信号が供給される。加算回路３２の出力が受像管３３に供給される。
また、同期発生回路３５で、第１の画面用の映像信号及び第２の画面用の映像信号の水平及び垂直同期信号に基づいて、水平及び垂直同期信号が形成される。この水平同期信号が水平発振回路３６に供給される。また、この垂直同期信号が垂直発振回路４４に供給される。
水平発振回路３６で、同期発生回路３５からの水平同期信号に同期した水平パルスが形成される。この水平パルスが水平ドライブ回路３７を介して水平出力回路３８に供給される。水平出力回路３８により、受像管３３の水平偏向コイルに水平のこぎり波電流が流される。
この時、のこぎり波の帰線期間にフライバックパルスが生じる。このフライバックパルスは、水平発振回路３６に帰還される。この帰還パルスと水平発振回路３６の出力とが位相比較され、この比較出力に基づいて、発振周波数が制御される。これにより、ＡＦＣ（Automatic Frequency Control）ループが構成され、水平発振回路３６の発振動作の安定が保たれる。
また、高圧回路３９により、このフラバックパルスを昇圧して高圧が形成される。この高圧は、アノード電圧やフォーカス電圧として、受像管３３に印加される。
垂直発振回路４４で、同期発生回路３５からの垂直同期信号に同期したのこぎり波が形成される。この垂直発振回路４４の出力が垂直ドライブ回路４５を介して垂直出力回路４６に供給される。垂直出力回路４６により、受像管３３の垂直偏向コイルに垂直のこぎり波電流が流される。
システムコントローラ１０は、全体の動作を制御している。システムコントローラ１０には、受光回路４７を介して、リモートコマンダ４８から入力が与えられる。この入力に基づいて、受信チャンネル等が設定される。また、システムコントローラ１０の出力に基づいて、表示発生回路５１から表示信号が発生される。
表示発生回路５１には、水平発振回路３６及び垂直発振回路３７から、水平同期信号及び垂直同期信号に同期した水平パルス及び垂直パルスが供給される。表示発生回路４０により、この水平パルス及び垂直パルスに基づくタイミングで表示信号が発生される。この表示信号が加算回路３２に供給される。
加算回路３２で、合成回路３１からの３原色信号Ｒ、Ｇ、Ｂに、表示発生回路５１からの表示信号が重畳される。これにより、受像管３３には、チャンネルや音量の設定状態が管面表示される。
以上のように、この発明が適用できるテレビジョン受像機には、２つのチューナ回路５及び６が設けられており、２画面を同時に表示させることができる。そして、２系統の画面の同期乗換や画サイズ及び表示位置を設定するために、画像処理回路２８及び２９が設けられている
第１０図は、このようなテレビジョン受像機において適用できる画像処理回路２８、２９の一例を示すものである。第１０図において、メモリ部１０１は、２つのフィールドメモリ１３１，１３２と、スイッチ回路１３３，１３４により構成される。スイッチ回路１３３及び１３４により、２つのフィールドメモリ１３１及び１３２の書き込み及び読み出しがフィールド毎に切り換えられる。
尚、スイッチ回路１３３及び１３４は、２個のフィールドメモリ１３１及び１３２への書き込み及び読み出し制御を行うことで結果としてなされる処理を等価的に表現したものである。
メモリ部１０１に対して、書き込み側メモリ制御回路１０４及び読み出し側メモリ制御回路１０５が設けられる。書き込み側メモリ制御回路１０４は、フィールドメモリ１３１及び１３２のうち、書き込み側とされたフィールドメモリを制御するものである。読み出し側メモリ制御回路１０５は、フィールドメモリ１３１及び１３２のうち、読み出し側とされたフィールドメモリを制御するものである。
水平・垂直補間処理回路１０２は、画面縮小時に、画面劣化が生じないように、補間処理を行なうものである。すなわち、画サイズを縮小する場合には、メモリ部１０１において間引き処理が行なわれるが、単純に間引き処理を行なうと、折り返し歪みが発生し、画質が劣化する。そこで、水平・垂直補間処理回路１０２で、画質が劣化しないように、入力された画像データに対して補間処理が行なわれる。拡大処理用の水平・垂直補間処理回路１０３は、画サイズを拡大する時に、補間処理を行なうものである。
バスデコーダ１０６には、テレビジョン受像機のシステムコントローラ１０（第９図参照）から導出された内部バスを介して、画像処理のための制御情報が与えられる。この制御情報は、例えば、テレビジョン受像機の操作パネル上のスイッチ等の設定状態に応じて発生される。
このシステムコントローラ１０からの制御情報に応じて、バスデコーダ１０６からは、画サイズ情報（Ｈ，ＶSize）が形成される。この画サイズ情報（Ｈ，ＶSize）がラッチ回路１１１、１１２に供給される。ラッチ回路１１１及び１１２には、入力端子１２３から垂直読み出しクロックｆｖｒが供給される。この垂直読み出しクロックｆｖｒのタイミングで、画サイズ情報（Ｈ，ＶSize）がラッチ回路１１１及び１１２に取り込まれる。
ラッチ回路１１１からの画サイズ情報（Ｈ，ＶSize）は、ラッチ回路１１４を介して書き込み側のメモリ制御回路１０４に供給される。ラッチ回路１１４には、入力端子１２５から垂直書き込みクロックｆｖｗが供給される。
これと共に、ラッチ回路１１１からの画サイズ情報（Ｈ，ＶSize）は、ラッチ回路１１５、１１６、１１７を介して、読み出し側のメモリ制御回路１０５に供給される。ラッチ回路１１５、１１６には、垂直書き込みクロックｆｖｗが供給される。ラッチ回路１１７には、入力端子１２４からの垂直読み出しスタートパルス信号ｒｓｔａｔが供給される。
また、ラッチ回路１１２からの画サイズ情報（Ｈ，ＶSize）は、拡大・縮小率演算回路１０７に供給される。拡大・縮小率演算回路１０７は、この画サイズ情報（Ｈ，ＶSize）に基づいて、その画面比率に応じた補間処理情報を形成する。
縮小処理の場合には、この拡大・縮小率演算回路１０７において形成された補間処理情報は、ラッチ回路１１３を介して、縮小処理用の水平・垂直補間処理回路１０２に供給される。ラッチ回路１１３には、垂直書き込みクロックｆｖｗが供給される。
拡大処理の場合には、この拡大・縮小率演算回路１０７において形成された補間処理情報は、ラッチ回路１１８、１１９、１２０を介して、拡大処理用の水平・垂直補間処理回路１０３に供給される。ラッチ回路１１８、１１９には、垂直書き込みクロックｆｖｗが供給される。ラッチ回路１２０には、垂直読み出しスタートパルス信号ｒｓｔａｔが供給される。
書き込み側のメモリ制御回路１０４において、画サイズ情報（Ｈ，ＶSize）に応じて、フィールドメモリ１３１及び１３２のうち書き込み側のフィールドメモリの制御が行なわれる。また、同様に、読み出し側のメモリ制御回路１０５において、画サイズ情報（Ｈ，ＶSize）に応じて、フィールドメモリ１３１及び１３２のうち読み出し側のフィールドメモリの制御が行なわれる。
画サイズを縮小する処理を行なう場合には、バスデコーダ１０６からは、縮小画面を設定するための画サイズ情報（Ｈ，ＶSize）が出力される。この縮小画面を設定するための画サイズ情報（Ｈ，ＶSize）は、ラッチ回路１１１に取り込まれ、ラッチ回路１１４を介して書き込み側のメモリ制御回路１０４に供給されると共に、ラッチ回路１１５、１１６、１１７を介して、読み出し側のメモリ制御回路１０５に供給される。画サイズを縮小する場合には、拡大・縮小率演算回路１０７により、画サイズ情報（Ｈ，ＶSize）に応じて、水平・垂直補間処理回路１０２に対する補間処理情報が算出される。この補間処理情報は、ラッチ回路１１３を介して、水平・垂直補間処理回路１０２に設定される。
入力端子１２１に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路１０２に供給される。水平・垂直補間処理回路１０２で、拡大・縮小率演算回路１０７からの補間処理情報に基づいて、画質劣化を防止するために、補間処理が行なわれる。
フィールドメモリ１３１及び１３２は、スイッチ回路１３３及び１３４により、書き込み及び読み出しがフィールド毎に切り換えられる。水平・垂直補間処理回路１０２の出力は、スイッチ回路１３３を介して、フィールドメモリ１３１及び１３２のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路１０４により、動作制御される。書き込み側のメモリ制御回路１０４には、バスデコーダ１０６からラッチ回路１１１に取り込まれか画サイズ情報（Ｈ，ＶSize）が、ラッチ回路１１４を介して送られる。画サイズを縮小する場合には、書き込み側のメモリ制御回路１０４により、入力映像信号の間引かれて、フィールドメモリ１３１及び１３２に書き込まれる。１フィールド分の映像信号の書き込みが終了すると、スイッチ１３３が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ１３１及び１３２のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路１０５により動作制御される。読み出し側のメモリ制御回路１０５には、バスデコーダ１０６からラッチ回路１１１に取り込まれか画サイズ情報（Ｈ，ＶSize）が、ラッチ回路１１５、１１６、１１７を介して送られる。画サイズを縮小する場合には、フィールドメモリ１３１及び１３２のうち読み出し側とされたフィールドメモリから、１フィールド分の映像信号が連続して読み出される。１フィールド分の映像信号の読み出しが終了すると、スイッチ回路１３４が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路１３４の出力は、水平・垂直補間処理回路１０３に供給される。画サイズを縮小する場合には、スイッチ回路１３４の出力は、水平・垂直補間処理回路１０３を介して、出力端子１２２からそのまま出力される。
このように、フィールドメモリ１３１及び１３２には、画サイズに応じて間引きされた映像信号が蓄えられ、この映像信号が連続して読み出されるので、出力端子１２２の映像信号から、画サイズが縮小した画像が得られる。
画サイズを拡大する処理を行なう場合には、バスデコーダ１０６からは、拡大画面を設定するための画サイズ情報（Ｈ，ＶSize）が出力される。この拡大画面を設定するための画サイズ情報（Ｈ，ＶSize）は、ラッチ回路１１１に取り込まれ、ラッチ回路１１４を介して書き込み側のメモリ制御回路１０４に供給されると共に、ラッチ回路１１５、１１６、１１７を介して、読み出し側のメモリ制御回路１０５に供給される。画サイズを拡大する場合には、拡大・縮小率演算回路１０７により、画サイズ情報（Ｈ，ＶSize）に応じて、水平・垂直補間処理回路１０３に対する補間処理情報が算出される。この補間処理情報は、ラッチ回路１１８、１１９、１２０を介して、水平・垂直補間処理回路１０３に設定される。
入力端子１２１に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路１０２に供給される。画サイズを拡大する処理を行なう場合には、入力端子１２１からの映像信号は、水平・垂直補間処理回路１０２を介して、そのままスイッチ回路１３３に供給される。
フィールドメモリ１３１及び１３２は、スイッチ回路１３３及び１３４により、書き込み及び読み出しがフィールド毎に切り換えられる。水平・垂直補間処理回路１０２の出力は、スイッチ回路１３３を介して、フィールドメモリ１３１及び１３２のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路１０４により、動作制御される。書き込み側のメモリ制御回路１０４には、バスデコーダ１０６からラッチ回路１１１に取り込まれた画サイズ情報（Ｈ，ＶSize）がラッチ回路１１４を介して送られる。画サイズを拡大する場合には、入力映像信号がフィールドメモリ１３１及び１３２に連続して書き込まれる。１フィールド分の映像信号の書き込みが終了すると、スイッチ１３３が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ１３１及び１３２のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路１０５により動作制御される。読み出し側のメモリ制御回路１０５には、バスデコーダ１０６からラッチ回路１１１に取り込まれた画サイズ情報（Ｈ，ＶSize）が、ラッチ回路１１５、１１６、１１７を介して送られる。画サイズを拡大する場合には、フィールドメモリ１３１及び１３２のうち読み出し側とされたフィールドメモリから、１フィールド分の映像信号が画サイズに応じて読み出される。
１フィールド分の映像信号の読み出しが終了すると、スイッチ回路１３４が切り換えられ、読み出し側のフィールドメモリが切り換えられる。スイッチ回路１３４の出力は、水平・垂直補間処理回路１０３に供給される。
画サイズを拡大する場合には、水平・垂直補間処理回路１０３で、拡大・縮小率演算回路１０７からの補間処理情報に基づいて、画面を拡大補間するために、補間処理が行なわれる。水平・垂直補間処理回路１０３には、ラッチ回路１１８、１１９、１２０を介して、拡大・縮小率演算回路１０７の出力が供給される。
このように、フィールドメモリの読み出しが画サイズに応じて読み出され、水平・垂直補間処理回路１０３で補間拡大処理が行なわれる。これにより、拡大補間された画像が出力端子１２２から得られる。
この発明が適用された画像処理回路では、バスデコーダ１０６からの画サイズ情報（Ｈ，ＶSize）は、ラッチ回路１１１に取り込まれる。この画サイズ情報（Ｈ，ＶSize）は、書き込み側のメモリ制御回路１０４には、ラッチ回路１１４を介して与えられるのに対して、読み出し側のメモリ制御回路１０５には、ラッチ回路１１５、１１６、１１７を介して与えられる。また、拡大・縮小率演算回路１０７で求められた補間情報は、縮小処理を行なうときの水平・垂直補間処理回路１０２には、ラッチ回路１１３を介して与えられるのに対して、拡大処理を行なうときの水平・垂直補間処理回路１０３には、ラッチ回路１１８、１１９、１２０を介して与えられる。
このように、読み出し側のメモリ制御回路１０５に設定される画サイズ情報（Ｈ，ＶSize）は、書き込み側のメモリ制御回路１０４に設定される画サイズ情報（Ｈ，ＶSize）に対して遅延が持たされているため、連続的に画サイズを変化させた時に、同じ画サイズで書き込みと読み出しが行なわれるようになり、スムーズなスケーリングが行なえる。
すなわち、入力端子１２３に、第１１図Ａに示すようなタイミングで、垂直読み出しパルスｆｖｒが供給され、入力端子１２５に、第１１図Ｂに示すようなタイミングで、垂直書き込みパルスｆｖｗが供給される。そして、第１１図Ｃに示すように、垂直読み出しスタートパルスｒｓｔａｔにより、読み出しタイミングが設定される。フィールドメモリ１３１及び１３２のうち、書き込み側のフィールドメモリは、第１１図Ｉに示すように、垂直書き込みパルスｆｖｗに同期して、切り換えられる。フィールドメモリ１３１及び１３２のうち、読み出し側のフィールドメモリは、第１１図Ｊに示すように、垂直読み出しスタートパルスｒｓｔａｔに基づくタイミングで切り換えられる。
バスデコーダ１０６から画サイズの変更に係わる画サイズ情報（Ｈ，ＶSize）が出力されたとすると、この画サイズ情報（Ｈ，ＶSize）は、第１１図Ｄに示すように、垂直読み出し信号ｆｖｒのタイミングで、ラッチ回路１１１及び１１２に取り込まれる。そして、第１１図Ｅに示すように、この画サイズ情報（Ｈ，ＶSize）は、垂直書き込みパルスｆｖｗのタイミングでラッチ回路１１４及び１１５に取り込まれる。このラッチ回路１１４の出力により、書き込み側のメモリ制御回路１０４が設定される。したがって、第１１図Ｈで６３で示す期間が書き込み側のフィールドメモリにおいて画サイズの変更が反映されるタイミングとなる。
ラッチ回路１１５の出力は、第１１図Ｆに示すように、垂直書き込みパルスｆｖｗ（第１１図Ｂ）のタイミングで、ラッチ回路１１６に取り込まれる。ラッチ回路１１６の出力は、第１１図Ｇに示すように、書き込みスタートパルスｒｓｔａｔ（第１１図Ｃ）のタイミングで、ラッチ回路１１７に取り込まれる。このラッチ回路１１７の出力により、読み出し側のメモリ制御回路１０５が設定される。したがって、第１１図Ｈで６４で示す期間が読み出し側のフィールドメモリにおいて画サイズの変更が反映されるタイミングとなる。
したがって、第１１図Ｉ及び第１１図Ｊ中の矢印６１及び６２で示すように、書き込みに対して１フィールド期間程度の遅延が伴った状態で読み出しが行なわれ、画サイズの変更処理に関してもそれと同様に、第１１図Ｈにおいて矢印６３及び６４で示すように、書き込み処理に対して読み出し処理が１フィールド期間程度にわたって遅延される。したがッて、読み出し側で新しいサイズ設定が反映されるタイミングが追い越し処理による読み出しの１フィールド分の遅れと一致し、書き込んだ時の大きさと読み出し時の大きさとを常に同じとすることができる。
尚、この発明の一実施形態においては、画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路を用いる構成について説明したが、書き込み処理及び読み出し処理に関して１フィールド期間程度にわたって遅延することができれば、他の回路を用いても良く、また、ラッチ回路の接続関係にこの発明は限定されない。
この発明では、画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路が設けられ、このラッチ回路を介して供給される制御情報に基づいて画サイズの変更処理が行われ、追越し対策の処理に伴うフィールドメモリへの書き込みタイミングと読み出しタイミングとの遅延分に応じて、読み出し処理の画サイズの変更のタイミングが書き込み処理の画サイズの変更のタイミングに対して遅延させられる。
したがって、この発明に依れば、２画面のサイズ及び表示位置を任意に設定し、同時に同期の乗り換えを行った場合においても、画像データの読み出し時にデータの時間関係が逆転する追越しを起こすことなく、また、連続的なサイズ変更を行った場合においても、フィールドメモリへの書き込みサイズと読み出しサイズとを常に一致させることができ、スムーズな表示が可能とされる。
産業上の利用可能性
以上のように、この発明は、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を有するテレビジョン受像機に用いて好適なものである。

Claims (3)

1. 第１のフィールドメモリと、第２のフィールドメモリと、
   上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、
   上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、
   上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、
   上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、
   上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、
   上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段と
   を備える画像処理装置。
2. 第１のフィールドメモリと第２のフィールドメモリのうち、書き込み側のフィールドメモリを書き込み側のメモリ制卸手段で制御し、読み出し側のフィールドメモリを読み出し側のメモリ制御手段で制御し、
   上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段及び上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段に対し、画サイズ情報設定手段によって画サイズ情報を設定し、
   上記画サイズ縮小用の補間処理手段によって、画サイズ縮小処理を行い、上記画サイズ拡大用の補間処理手段によって、画サイズ拡大処理を行い、
   上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるように切り換え手段によりフィールド毎に切り換え制御を行い、
   上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、遅延手段によって、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる画像処理方法。
3. 第１の映像信号を復調する第１の復調手段と、
   第２の映像信号を復調する第２の復調手段と、
   上記第１復調手段により復調された第１の映像信号と上記第２の復調手段により復調された第２の映像信号とを合成するために、上記第１及び／又は上記第２の映像信号の処理を行う画像処理手段とを含み、
   上記画像処理手段は、
   第１のフィールドメモリと、第２のフィールドメモリと、
   上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、
   上記第１のフィールドメモリ及び上記第２のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、
   上記第１及び第２のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第１及び第２のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、
   上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、
   上記書き込み側メモリ制御手段によって上記第１及び第２のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、
   上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段と
   を備えるテレビジョン受像機。

Images