JP4355820B2 - 画像処理装置、画像処理方法、及びテレビジョン受像機 - Google Patents
画像処理装置、画像処理方法、及びテレビジョン受像機 Download PDFInfo
- Publication number
- JP4355820B2 JP4355820B2 JP52817499A JP52817499A JP4355820B2 JP 4355820 B2 JP4355820 B2 JP 4355820B2 JP 52817499 A JP52817499 A JP 52817499A JP 52817499 A JP52817499 A JP 52817499A JP 4355820 B2 JP4355820 B2 JP 4355820B2
- Authority
- JP
- Japan
- Prior art keywords
- image size
- field
- memory
- circuit
- interpolation processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 5
- 230000015654 memory Effects 0.000 claims description 313
- 238000000034 method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 43
- 238000005549 size reduction Methods 0.000 claims description 22
- 230000009467 reduction Effects 0.000 description 26
- 230000010355 oscillation Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
- H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
- H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
- H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Business, Economics & Management (AREA)
- Marketing (AREA)
- Studio Circuits (AREA)
Description
この発明は、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を実現するのに用いて好適な画像処理装置、画像処理方法、及びこのような画像処理回路を備えたテレビジョン受像機等に関する。
背景技術
最近のテレビジョン受像機においては、本来の親画面に対して子画面を同時に表示させる所謂ピクチャ・イン・ピクチャ(以下、P in Pと称される)や、2画面を同時に表示させるピクチャ・アンド・ピクチャ(以下、P and Pと称される)が可能とされたものが普及しつつある。この種のテレビジョン受像機には、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を実現するために、同期乗換や画サイズ及び表示位置を設定する画像処理回路が設けられている。
この画像処理回路は、フィールドメモリと、フィールドメモリの前段及び後段に設けられる補間処理回路と、画サイズや表示位置に応じてフィールドメモリを制御するメモリコントローラとにより構成できる。
すなわち、画サイズを縮小する場合には、フィールドメモリの前段の補間処理回路で、画質を改善するために、補間処理が行なわれる。そして、水平方向では画素毎に、垂直方向ではライン毎に、画サイズに応じて入力ディジタル映像信号が間引きされ、フィールドメモリに映像信号が書き込まれる。そして、このフィールドメモリの映像信号が連続して読み出される。
例えば、第1図及び第2図は、(720画素×240ライン)のオリジナルの画像を(360画素×120ライン)の画像に縮小する場合の例を示すものである。
第1図Aに示すように、オリジナルの画像としては、最初の1ラインでは、サンプリング画像データD00、D01、D02、D03、…が入力され、次の1+1ラインでは、第1図Cに示すように、サンプリング画像データD10、D11、D12、D13…が入力される。
この場合、水平方向では、第1図Bに示すように、フィールドメモリに対して1サンプル毎に書き込みイネーブル信号Weが与えられ、水平方向に1/2のサンプル数となるように間引きが行なわれる。また、垂直方向では、1ライン毎にイネーブル信号Weが与えられ(第1図B及び第1図D参照)、垂直方向に1/2のライン数となるように間引きが行なわれる。
その結果、水平方向に関しては、1サンプル毎のデータが間引かれると共に、垂直方向に関しては、1ライン毎のデータが間引かれ、フィールドメモリには、第2図に示すように、1/2に縮小された状態で映像信号が書き込まれる。
このように、水平方向のサンプル数が1/2に間引かれ、垂直方向のサンプル数が1/2に間引かれた映像信号が記憶されたフィールドメモリに対して、連続的にデータの読み出しを行なうと、(720画素×240ライン)のオリジナルな画像を(360画素×120ライン)の画像に縮小できる。
画サイズを拡大する場合には、入力映像信号は、フィールドメモリに連続して書き込まれる。そして、フィールドメモリの映像信号は、画サイズに応じて読み出され、フィールドメモリの後段で、補間による拡大処理が行なわれる。
このように、画像処理回路は、フィールドメモリと、フィールドメモリの前段及び後段に設けられる補間処理回路と、メモリコトローラとにより構成できる。ところが、このような画像処理回路を1つのフィールドメモリで実現しようとすると、フィールドメモリの読み出し位置が書き込み位置を追い越してしまい、時間的な不連続が発生してしまうという問題が生じる。
例えば、画サイズを縮小する場合には、上述のように、入力映像信号のサンプルやラインを間引きながら、フィールドメモリに映像信号が書き込まれ、このフィールドメモリから連続してデータが読み出される。したがって、この場合、読み出し側のアドレスカウンタは、書き込み側のアドレスカウンタより速く歩進される。
すなわち、第3図Aに示すような書き込み側のラインアドレスカウント信号に基づきフィールドメモリに映像信号の書き込みがなされるとすると、読み出し側では、第3図Bに示すようなラインアドレスカウント信号で映像信号の読み出しが行なわれる。このように、読み出し側のアドレスカウンタは書き込み側のアドレスカウンタより速く歩進されるため、第3図Cに示すように、同期変更とサイズ切り換えとを同時に行なったときに、読み出し側アドレスカウント信号と書き込み側アドレスカウント信号とが交差する点aにおいて追越しが発生し、期間bでは、現在のフィールドデータが読み出され、期間cでは、過去のフィールドデータが読み出され、時間的な不連続が生じる。
このような問題を解決するために、第4図に示すように、2つのフィールドメモリ231及び232を設け、この2つのフィールドメモリ231及び232でフィールド毎に交互に読み出し/書き込みを行なうようにしたものが提案されている。
第4図において、メモリ部201は、2つのフィールドメモリ231及び232と、スイッチ回路233及び234とにより構成される。スイッチ回路233及び234により、2つのフィールドメモリ231及び232の書き込み及び読み出しが切り換えられる。
尚、スイッチ回路233及び234は、2つのフィールドメモリ231及び232への書き込み及び読み出し制御を行うことで結果としてなされる処理を等価的に表現したものである。
メモリ部201に対して、書き込み側メモリ制御回路204及び読み出し側メモリ制御回路205が設けられる。書き込み側メモリ制御回路204は、フィールドメモリ231及び232のうち、書き込み側とされたフィールドメモリを制御するものである。読み出し側メモリ制御回路205は、フィールドメモリ231及び232のうち、読み出し側とされたフィールドメモリを制御するものである。
水平・垂直補間処理回路202は、画サイズを縮小する時に、画面劣化が生じないように、補間処理を行なうものである。すなわち、画サイズを縮小する場合には、メモリ部201において間引き処理が行なわれるが、単純に間引き処理を行なうと、折り返し歪みが発生し、画質が劣化する。そこで、水平・垂直補間処理回路202で、画質が劣化しないように、補間処理が行なわれる。拡大処理用の水平・垂直補間処理回路203は、画サイズを拡大する時に、拡大補間処理を行なうものである。バスデコーダ206には、図示せずも、テレビジョン受像機のシステムコントローラから導出された内部バスを介して、画像処理のための制御情報が与えられる。この制御情報は、例えば、テレビジョン受像機の操作パネル上のスイッチ等の設定状態に応じて発生される。
このシステムコントローラからの制御情報に応じて、バスデコーダ206からは、画サイズ情報(H,VSize)が形成される。この画サイズ情報(H,VSize)がラッチ回路211、212に供給される。ラッチ回路211及び212には、垂直読み出しクロックfvrのタイミングで、画サイズ情報(H,VSize)が取り込まれる。ラッチ回路211及び212の出力が書き込み側のメモリ制御回路204及び読み出し側のメモリ制御回路205に供給されると共に、拡大・縮小率演算回路207に供給される。
拡大・縮小率演算回路207は、画サイズ情報(H,VSize)に基づいて、その画面比率に応じた補間処理情報を形成する。縮小処理の場合には、この拡大・縮小率演算回路207において形成された補間処理情報が縮小処理用の水平・垂直補間処理回路202に供給される。拡大処理の場合には、この拡大・縮小率演算回路207において形成された補間処理情報が拡大処理用の水平・垂直補間処理回路203に供給される。
また、書き込み側のメモリ制御回路204において、画サイズ情報(H,VSize)に応じて、フィールドメモリ231及び232のうち書き込み側のフィールドメモリの制御が行なわれる。また、同様に、読み出し側のメモリ制御回路205において、画サイズ情報(H,VSize)に応じて、フィールドメモリ231及び232のうち読み出し側のフィールドメモリの制御が行なわれる。
画サイズを縮小する処理を行なう場合には、バスデコーダ206からは、縮小画面を設定するための画サイズ情報(H,VSize)が出力される。この縮小画面を設定するための画サイズ情報(H,VSize)は、ラッチ回路211により垂直読み出しクロックfvrのタイミングで取り込まれ、書き込み側のメモリ制御回路204及び読み出し側のメモリ制御回路205に供給されると共に、ラッチ回路212により垂直読み出しクロックfvrのタイミングで取り込まれ、拡大・縮小率演算回路207に供給される。画サイズを縮小する場合には、拡大・縮小率演算回路207により、画サイズ情報(H,VSize)に応じて、水平・垂直補間処理回路202に対する補間処理情報が算出される。この補間処理情報が水平・垂直補間処理回路202に設定される。
入力端子221にディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路202に供給される。水平・垂直補間処理回路202で、拡大・縮小率演算回路207からの補間処理情報に基づいて、画質劣化を防止するために、補間処理が行なわれる。
フィールドメモリ231及び232は、スイッチ回路233及び234により、フィールド毎に書き込み及び読み出しが切り換えられる。水平・垂直補間処理回路202の出力は、スイッチ回路233を介して、フィールドメモリ231及び232のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路204により、動作制御される。画サイズを縮小する場合には、書き込み側のメモリ制御回路204により、入力映像信号が間引かれて、フィールドメモリ231又は232に書き込まれる。1フィールド分の映像信号の書き込みが終了すると、スイッチ233が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ231及び232のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路205により動作制御される。画サイズを縮小する場合には、フィールドメモリ231及び232のうち読み出し側とされたフィールドメモリから、1フィールド分の映像信号が連続して読み出される。1フィールド分の映像信号の読み出しが終了すると、スイッチ回路234が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路234の出力は、水平・垂直補間処理回路203に供給される。画サイズを縮小する場合には、スイッチ回路234の出力は、水平・垂直補間処理回路203を介して、出力端子222からそのまま出力される。
フィールドメモリ231及び232には、画サイズに応じて間引きされた映像信号が蓄えられ、この映像信号がフィールドメモリから連続して読み出されるので、出力端子222の映像信号から、画サイズが縮小した画像が得られる。
画サイズを拡大する処理を行なう場合には、バスデコーダ206からは、拡大画面を設定するための画サイズ情報(H,VSize)が出力される。この拡大画面を設定するための画サイズ情報(H,VSize)は、垂直読み出しクロックfvrのタイミングで、ラッチ回路211に取り込まれ、書き込み側のメモリ制御回路204及び読み出し側のメモリ制御回路205に供給されると共に、垂直読み出しクロックfvrのタイミングでラッチ回路212に取り込まれ、拡大・縮小率演算回路207に供給される。画サイズを拡大する場合には、拡大・縮小率演算回路207により、画サイズ情報(H,VSize)に応じて、水平・垂直補間処理回路203に対する補間処理情報が算出される。この補間処理情報が水平・垂直補間処理回路203に設定される。
入力端子221に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路202に供給される。画サイズを拡大する処理を行なう場合には、入力端子221からの映像信号は、水平・垂直補間処理回路202を介して、そのままスイッチ回路233に供給される。
フィールドメモリ231及び232は、スイッチ回路233及び234により、フィールド毎に書き込み及び読み出しが切り換えられる。水平・垂直補間処理回路202の出力は、スイッチ回路233を介して、フィールドメモリ231及び232のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路204により、動作制御される。画サイズを拡大する場合には、入力映像信号がフィールドメモリ231及び232に連続して書き込まれる。1フィールド分の映像信号の書き込みが終了すると、スイッチ233が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ231及び232のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路205により動作制御される。画サイズを拡大する場合には、フィールドメモリ231及び232のうち読み出し側とされたフィールドメモリから、1フィールド分の映像信号が画サイズに応じて読み出される。1フィールド分の映像信号の読み出しが終了すると、スイッチ回路234が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路234の出力は、水平・垂直補間処理回路203に供給される。画サイズを拡大する場合には、水平・垂直補間処理回路203で、拡大・縮小率演算回路207からの補間処理情報に基づいて、画面を拡大補間するために、補間処理が行なわれる。
フィールドメモリの読み出しが画サイズに応じて読み出され、水平・垂直補間処理回路203で補間拡大処理が行なわれる。これにより、拡大補間された画像が出力端子222から得られる。
第4図に示すように、メモリ部201に2つのフィールドメモリ231及び232を設け、2つのフィールドメモリ231及び232を切り換えて用いると、第5図に示すように、垂直の読み出しスタートパルス信号で、書き込み側のフィールドメモリの切り換え信号をラッチし、そのラッチされた信号で、読み出し側のフィールドメモリを切り換えることで、読み出し位置が書き込み位置を追い越してしまう問題が解決できる。
第5図において、入力端子243に書き込みイネーブル信号が供給される。入力端子243からの書き込みイネーブル信号がスイッチ回路235を介して、フィールドメモリ231及び232に選択的に供給される。スイッチ回路235は、入力端子244からの書き込み側のフィールド切り換え信号wfswにより切り換えられる。書き込みイネーブル信号がフィールドメモリ231及び232に与えられると、フィールドメモリ231及び232は、データの書き込みが可能となる。
尚、書き込み側フィールド切り換え信号wfsw及び書き込みイネーブル信号は、第4図における書き込み側のメモリ制御回路204から出力されており、書き込み側フィールド切り換え信号wfswによりフィールドメモリ231及び232に選択的に書き込みイネーブル信号を与えることは、第4図においてスイッチ回路233を切り換えることに相当する。
入力端子245に、読み出しイネーブル信号が供給される。この読み出しイネーブル信号がスイッチ回路236を介して、フィールドメモリ231及び232に選択的に供給される。スイッチ回路236は、ラッチ回路247からの読み出し側のフィールド切り換え信号rfswにより切り換えられる。入力端子245からの読み出しイネーブル信号がフィールドメモリ231及び232に与えられると、フィールドメモリ231及び232は、データの読み出しが可能となる。
尚、読み出し側フィールド切り換え信号rfsw及び読み出しイネーブル信号は、第4図における読み出し側のメモリ制御回路205から出力されており、読み出し側フィールド切り換え信号rfswによりフィールドメモリ231及び232に選択的に読み出しイネーブル信号を与えることは、第4図においてスイッチ回路234を切り換えることに相当する。
入力端子246には、書き込み側フィールド切り換え信号wfswが供給される。この書き込み側フィールド切り換え信号wfswは、ラッチ回路247に供給される。
垂直読み出し開始のタイミングで、スタート信号検出回路248において、垂直読み出しスタートパルス信号rstatが形成される。この垂直読み出しスタートパルス信号rstatがラッチ回路247に供給される。
ラッチ回路247で、入力端子246からの書き込み側のフィールド切り換え信号wfswがラッチされる。このラッチ回路247の出力が読み出し側のフィールド切り換え信号rfswとしてスイッチ回路236に供給される。
書き込み処理に関しては、第6図Aに示すように、書き込み側のフィールド切り換え信号wfswにより、フィールドメモリ231及び232が切り換えられる。例えば、書き込み側のフィールド切り換え信号wfswがハイレベルとされるフィールド期間では、フィールドメモリ231への書き込みがなされ、書き込み側のフィールド切り換え信号wfswがローレベルとされるフィールド期間では、フィールドメモリ232への書き込みがなされる。
一方、読み出し処理に関しては、書き込み側のフィールド切り換え信号wfsw(第6図A)を垂直読み出しスタートパルス信号rstat(第6図B)でサンプリングして形成された読み出し側のフィールド切り換え信号rfsw(第6図C)により切り換えられる。例えば、読み出し側のフィールド切り換え信号rfswがローレベルとされるフィールド期間では、フィールドメモリ231からの読み出しがなされる。また、読み出しフィールド切り換え信号rfswがハイレベルとされるフィールド期間では、フィールドメモリ232からの読み出しがなされる。したがって、第6図中矢印91,92で示すように、書き込み処理に対して1フィールド期間程度の遅延が伴った状態で読み出される。
このように、2個のフィールドメモリの間において、一方のフィールドメモリに対して書き込み処理がなされている時には、他方のフィールドメモリに対して読み出し処理がなされるように常に制御することで、読み出し位置が書き込み位置を追越すことなく、同期乗り換えと、サイズ変更の処理を行うことができる。
しかしながら、上述した追越し対策がなされた画像処理装置においては、読み出しが書き込みに対して1フィールド期間程度の遅延が生じているにもかかわらず、書き込み処理及び読み出し処理において同時に画サイズの変更がなされている。このため、連続的に画サイズを変化させたときに、書き込みの際の画サイズと読み出しの際の画サイズとが異なってしまうという問題が発生する。
例えば、第6図Dにおける矢印93で示すタイミングで、(M×N)の画サイズから((M/2)×(N/2))の画サイズの変更が行なわれたとすると、そのタイミングにおいて、第4図における書き込み側のメモリ制御回路204と読み出し側のメモリ制御回路205に同じタイミングで新しい画サイズ情報(H,VSize)が設定される。したがって、この時点から、書き込み側のフィールドメモリ(例えばフィールドメモリ231)には、第8図において99で示すように、新しい画サイズの((M/2)×(N/2))で書き込みが行なわれ、読み出し側のフィールドメモリ(例えばフィールドメモリ232)からは、第7図で97で示すように、新し画サイズの((M/2)×(N/2))で読み出しが行なわれる。
ところが、そのタイミングより前では(M×N)の画サイズに設定されていたので、読み出し側のフィールドメモリ(例えばフィールドメモリ232)には、第8図で97で示すように、それまでの画サイズ(M×N)のデータが既に書き込まれている。したがって、(M×N)画素のデータが((M/2)×(N/2))の画サイズとして読み出されてしまうことになる。
このように、第4図に示した従来の画像処理回路では、画サイズを連続的に変化させたときに、書き込みを行なってとき画サイズと、読み出しを行なうとき画サイズとが異なってしまうという問題がある。
したがって、この発明の目的は、追越し対策がなされた画像処理装置においてなされる処理に伴う書き込みの画サイズと読み出しの画サイズとの設定タイミングを考慮するようにして、連続的な画サイズの変更がスムーズに行なえるようにした画像処理装置、画像処理方法、及びテレビジョン受像機を提供することにある。
発明の開示
この発明は、第1のフィールドメモリと、第2のフィールドメモリと、上記第1のフィールドメモリ及び第2のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段とを備える画像処理装置である。
この発明は、第1のフィールドメモリと第2のフィールドメモリのうち、書き込み側のフィールドメモリを書き込み側のメモリ制御手段で制御し、読み出し側のフィールドメモリを読み出し側のメモリ制御手段で制御し、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段及び上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段に対し、画サイズ情報設定手段によって画サイズ情報を設定し、
上記画サイズ縮小用の補間処理手段によって、画サイズ縮小処理を行い、上記画サイズ拡大用の補間処理手段によって、画サイズ拡大処理を行い、上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるように切り替え手段によりフィールド毎に切り替え制御を行い、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、遅延手段によって、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる画像処理方法である。
この発明は、第1の映像信号を復調する第1の復調手段と、第2の映像信号を復調する第2の復調手段と、上記第1復調手段により復調された第1の映像信号と上記第2の復調手段により復調された第2の映像信号とを合成するために、上記第1及び/又は上記第2の映像信号の処理を行う画像処理手段とを含み、上記画像処理手段は、第1のフィールドメモリと、第2のフィールドメモリと、上記第1のフィールドメモリ及び第2のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段とを備えるテレビジョン受像機である。
画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路が設けられ、このラッチ回路を介して供給される制御情報に基づいて画サイズの変更処理が行われ、追越し対策の処理に伴うフィールドメモリへの書き込みタイミングと読み出しタイミングとの遅延分に応じて、読み出し処理の画サイズの変更のタイミングが書き込み処理の画サイズの変更のタイミングに対して遅延される。
したがって、2画面のサイズ及び表示位置を任意に設定し、同時に同期の乗り換えを行った場合においても、画像データの読み出し時にデータの時間関係が逆転する追越しを起こすことなく、また、連続的なサイズ変更を行った場合においても、フィールドメモリへの書き込みの画サイズと読み出しの画サイズとを常に一致させることができ、スムーズな表示が可能とされる。
【図面の簡単な説明】
第1図A〜第1図Dは従来の画像変換処理回路の説明に用いるタイミング図,第2図は従来の画像変換処理回路の説明に用いる略線図,第3図A〜第3図Cは画像変換処理回路で発生する追い越しの説明に用いる略線図,第4図は従来の画像変換処理回路の一例のブロック図,第5図は従来の画像変換処理回路の一例の説明に用いるブロック図,第6図A〜第6図Dは従来の画像変換処理回路の一例の説明に用いるタイミング図,第7図は従来の画像変換処理回路で連続的に画サイズを変更したときの処理の説明に用いる略線図,第8図は従来の画像変換処理回路で連続的に画サイズを変更したときの処理の説明に用いる略線図,第9図はこの発明が適用できるテレビジョン受像機の一例のブロック図,第10図はこの発明が適用された画像変換処理回路の一例のブロック図,第11図A〜第11図Jはこの発明が適用された画像変換処理回路の一例の説明に用いるタイミング図である。
発明の実施のための最良の形態
以下、この発明の実施例について図面を参照して説明する。この発明は、同時に2画面が表示できる所謂ピクチャ・アンド・ピクチャ機能を備えたテレビジョン受像機に用いて好適である。第9図は、このようなピクチャ・アンド・ピクチャ機能を備えたテレビジョンテレビジョン受像機の一例を示すものである。
第9図において、1及び2はアンテナである。アンテナ1及び2でテレビジョン放送局からの信号が受信される。アンテナ1からの受信信号がアンテナスイッチ3の端子3Aに供給されると共に、アンテナスイッチ4の端子4Aに供給される。アンテナ2からの受信信号がアンテナスイッチ3の入力端子3Bに供給されると共に、アンテナスイッチ4の入力端子4Bに供給される。アンテナスイッチ3の出力がチューナ回路5に供給される。アンテナスイッチ4の出力がチューナ回路6に供給される。
アンテナスイッチ3は、チューナ回路5に入力される信号をアンテナ1からの受信信号とアンテナ2からの受信信号との間で切り換えるものである。アンテナスイッチ3が端子3A側に設定されているときには、アンテナ1からの受信信号がアンテナスイッチ3を介してチューナ回路5に供給される。アンテナスイッチ3が端子3B側に設定されると、アンテナ2からの受信信号がアンテナスイッチ3を介してチューナ回路5に供給される。
アンテナスイッチ4は、チューナ回路6に入力される信号をアンテナ1からの受信信号とアンテナ2からの受信信号との間で切り換えるものである。アンテナスイッチ4が端子4A側に設定されているときには、アンテナ1からの受信信号がスイッチ回路4を介してチューナ回路6に供給される。スイッチ回路4が端子4B側に設定されると、アンテナ2からの受信信号がスイッチ回路4を介してチューナ回路6に供給される。
チューナ回路5は、第1の画面用のチューナ回路である。チューナ回路5により、第1の画面に映出すべき所望の受信チャンネルが選択される。この受信信号が中間周波信号に変換され、中間周波及びビデオ検波回路7に供給される。
チューナ回路6は、第2の画面用のチューナ回路である。チューナ回路6により、第2の画面に映出すべき所望の受信チャンネルが選択される。この受信信号が中間周波信号に変換され、中間周波及びビデオ検波回路8に供給される。
チューナ回路5及び6には、システムコントローラ10からチャンネル設定信号が供給される。このチューナ設定信号により、チューナ回路5及び6のチャンネルが設定される。チャンネルに関する情報は、メモリ49に蓄えられている。
このように、この発明が適用されたテレビジョン受像機では、チューナ回路5とチューナ回路6の2つのチューナ回路が設けられており、チューナ回路5及び6により、第1の画面と第2の画面とで別々のチャンネルが設定できるようになっている。
中間周波及びビデオ検波回路7により、チューナ回路5からの中間周波信号が増幅され、ビデオ検波される。これにより、第1の画面を形成するための例えばNTSC方式の複合カラー映像信号が復調される。この複合カラー映像信号がビデオソース切り換えスイッチ12のスイッチ回路13の端子13Aに供給されると共に、スイッチ回路14の端子14Cに供給される。
中間周波及びビデオ検波回路8により、第2の画面用のチューナ回路6からの中間周波信号が増幅され、ビデオ信号が検波される。これにより、第2の画面を形成するための例えばNTSC方式の複合カラー映像信号が復調される。この複合カラー映像信号がビテオソース切り換えスイッチ12のスイッチ回路14の端子14Aに供給されると共に、スイッチ回路13の端子13Cに供給される。
また、中間周波及びビデオ検波回路7により、例えば、4.5MHzのビート成分から音声中間周波信号が抽出される。この音声中間周波信号が音声デコーダ11に供給される。音声デコーダ11により音声信号が復調される。音声デコーダ11からの音声信号がオーディオソース切り換えスイッチ15の端子15Aに供給される。
また、この発明が適用されたテレビジョン受像機では、外部ビデオ入力端子16及び外部オーディオ入力端子17が設けられている。外部ビデオ入力端子16に外部からの複合カラー映像信号が供給され、外部オーディオ入力端子17に外部からの音声信号が供給される。
外部ビデオ入力端子16からの映像信号がソース切り換えスイッチ12のスイッチ回路13の端子13Bに供給されると共に、スイッチ回路14の端子14Bに供給される。外部オーディオ入力端子17からの音声信号がオーディオソース切り換えスイッチ15の端子15Bに供給される。
ビデオソース切り換えスイッチ12は、システムコントローラ10からのスイッチ制御信号に基づいて、映像ソースの切り換えを行なうものである。このビデオソース切り換えスイッチ12は、第1の画面に映出すべき映像信号を選択するスイッチ回路13と、第2の画面に映出すべき映像信号を選択するスイッチ回路14とを有している。
ビデオソース切り換えスイッチ12のスイッチ回路13の出力端子13Dからは、第1の画面に映出すべき映像信号が出力される。スイッチ回路14の出力端子14Dからは、第2の画面に映出すべき映像信号が出力される。
ビデオソース切り換えスイッチ12のスイッチ回路13は、チューナ回路5で設定されたチャンネルの映像信号に基づく画面を第1の画面に映出する場合には、端子13A側に切り換えられ、外部ビデオ入力端子16からの映像信号に基づく画面を第1の画面に映出する場合には、端子13B側に切り換えられ、チューナ回路6で設定されたチャンネルの映像信号に基づく画面を親画面に映出する場合には、端子13C側に切り換えられる。
また、ビデオソース切り換えスイッチ12のスイッチ回路14は、チューナ回路6で設定されたチャンネルの映像信号に基づく画面を第2の画面に映出する場合には、端子14A側に切り換えられ、外部ビデオ入力端子16からの映像信号に基づく画面を第2の画面に映出する場合には、端子14B側に切り換えられ、チューナ回路5で設定されたチャンネルの映像信号に基づく画面を第2の画面に映出される場合には、端子14C側に切り換えられる。
オーディオソース切り換えスイッチ15は、システムコントローラ10からのスイッチ制御信号に基づいて、オーディオソースの切り換えを行なうものである。オーディオソース切り換えスイッチ15の出力がオーディオアンプ18に供給される。オーディオアンプ18の出力がスピーカ19に供給される。
オーディオ切り換えスイッチ15は、チューナ回路5で設定されたチャンネルの音声信号に基づく音声を出力する場合には、端子15A側に切り換えられ、外部オーディオ入力端子17からの音声信号に基づく画面を音声を出力する場合には、端子15B側に切り換えられる。
ビデオソース切り換えスイッチ12のスイッチ回路13の出力端子13Dから出力される第1の画面の映像信号は、Y/C分離回路21に供給される。スイッチ回路14の出力端子14Dから出力される第2の画面の映像信号は、Y/C分離回路22に供給される。
Y/C分離回路21、輝度信号処理回路23、クロマ信号処理回路25、画像処理回路29、マトリクス回路24は、第1の画面に映出する3原色信号R、G、Bを生成するものである。
すなわち、Y/C分離回路21により、第1の画面の映像信号が輝度信号Yとクロマ信号Cとに分離される。Y/C分離回路21からの輝度信号Yは、輝度信号処理回路23に供給される。輝度信号処理回路23で、輝度調整や明るさ調整等の画質調整等が行われる。
Y/C分離回路21からのクロマ信号Cは、クロマ信号処理回路25に供給される。クロマ信号処理回路25で、受信信号からバースト信号が抽出され、このバースト信号を用いて、色差信号I及びQが復調される。そして、このクロマ信号処理回路25で、ACC(Automatic Color Control)、周波数特性補正等が行なわれる。
輝度信号処理回路23からの輝度信号Yと、クロマ信号処理回路25からの色差信号I及びQは、画像処理回路29に供給される。画像処理回路29は、ピクチャ・アンド・ピクチャで表示する場合の第1の画面を形成するものである。この画像処理回路29により、同期乗せ換え、画面の拡大や縮小、表示位置の制御等の処理が行なわれる。
画像処理回路29の出力がマトリクス回路24に供給される。マトリクス回路24により、輝度信号Yと色差信号I及びQとにより、第1の画面用の3原色信号R、G、Bが形成される。
Y/C分離回路22、輝度信号処理回路26、クロマ信号処理回路27、画像処理回路28、マトリクス回路30は、第2の画面を生成するためのものである。
すなわち、Y/C分離回路22により、第2の画面の映像信号が輝度信号Yとクロマ信号Cとに分離される。Y/C分離回路22からの輝度信号Yは、輝度信号処理回路26に供給され、クロマ信号Cは、クロマ信号処理回路27に供給される。クロマ信号処理回路27で、受信信号からバースト信号が抽出され、このバースト信号を用いて、色差信号I及びQが復調される。
輝度信号処理回路26からの輝度信号Yと、クロマ信号処理回路27からの色差信号I及びQは、画像処理回路28に供給される。画像処理回路28は、ピクチャ・アンド・ピクチャで表示する場合の第2の画面を形成するものである。この画像処理回路28により、同期乗せ換え、画面の拡大や縮小、表示位置の制御等の処理が行なわれる。
画像処理回路28の出力がマトリクス回路30に供給される。マトリクス回路30により、輝度信号Yと色差信号I及びQとにより、第1の面用の3原色信号R、G、Bが形成される。
マトリクス回路24からの第1の画面の3原色信号R、G、B及びマトリクス回路30からの第2の画面の3原色信号R、G、Bは、合成回路31に供給される。合成回路31で、第1の画面の3原色信号R、G、Bと第2の画面の3原色信号R、G、Bとが合成される。
合成回路31の出力が表示信号の加算回路32に供給される。加算回路32には、表示発生回路51から表示信号が供給される。加算回路32の出力が受像管33に供給される。
また、同期発生回路35で、第1の画面用の映像信号及び第2の画面用の映像信号の水平及び垂直同期信号に基づいて、水平及び垂直同期信号が形成される。この水平同期信号が水平発振回路36に供給される。また、この垂直同期信号が垂直発振回路44に供給される。
水平発振回路36で、同期発生回路35からの水平同期信号に同期した水平パルスが形成される。この水平パルスが水平ドライブ回路37を介して水平出力回路38に供給される。水平出力回路38により、受像管33の水平偏向コイルに水平のこぎり波電流が流される。
この時、のこぎり波の帰線期間にフライバックパルスが生じる。このフライバックパルスは、水平発振回路36に帰還される。この帰還パルスと水平発振回路36の出力とが位相比較され、この比較出力に基づいて、発振周波数が制御される。これにより、AFC(Automatic Frequency Control)ループが構成され、水平発振回路36の発振動作の安定が保たれる。
また、高圧回路39により、このフラバックパルスを昇圧して高圧が形成される。この高圧は、アノード電圧やフォーカス電圧として、受像管33に印加される。
垂直発振回路44で、同期発生回路35からの垂直同期信号に同期したのこぎり波が形成される。この垂直発振回路44の出力が垂直ドライブ回路45を介して垂直出力回路46に供給される。垂直出力回路46により、受像管33の垂直偏向コイルに垂直のこぎり波電流が流される。
システムコントローラ10は、全体の動作を制御している。システムコントローラ10には、受光回路47を介して、リモートコマンダ48から入力が与えられる。この入力に基づいて、受信チャンネル等が設定される。また、システムコントローラ10の出力に基づいて、表示発生回路51から表示信号が発生される。
表示発生回路51には、水平発振回路36及び垂直発振回路37から、水平同期信号及び垂直同期信号に同期した水平パルス及び垂直パルスが供給される。表示発生回路40により、この水平パルス及び垂直パルスに基づくタイミングで表示信号が発生される。この表示信号が加算回路32に供給される。
加算回路32で、合成回路31からの3原色信号R、G、Bに、表示発生回路51からの表示信号が重畳される。これにより、受像管33には、チャンネルや音量の設定状態が管面表示される。
以上のように、この発明が適用できるテレビジョン受像機には、2つのチューナ回路5及び6が設けられており、2画面を同時に表示させることができる。そして、2系統の画面の同期乗換や画サイズ及び表示位置を設定するために、画像処理回路28及び29が設けられている
第10図は、このようなテレビジョン受像機において適用できる画像処理回路28、29の一例を示すものである。第10図において、メモリ部101は、2つのフィールドメモリ131,132と、スイッチ回路133,134により構成される。スイッチ回路133及び134により、2つのフィールドメモリ131及び132の書き込み及び読み出しがフィールド毎に切り換えられる。
尚、スイッチ回路133及び134は、2個のフィールドメモリ131及び132への書き込み及び読み出し制御を行うことで結果としてなされる処理を等価的に表現したものである。
メモリ部101に対して、書き込み側メモリ制御回路104及び読み出し側メモリ制御回路105が設けられる。書き込み側メモリ制御回路104は、フィールドメモリ131及び132のうち、書き込み側とされたフィールドメモリを制御するものである。読み出し側メモリ制御回路105は、フィールドメモリ131及び132のうち、読み出し側とされたフィールドメモリを制御するものである。
水平・垂直補間処理回路102は、画面縮小時に、画面劣化が生じないように、補間処理を行なうものである。すなわち、画サイズを縮小する場合には、メモリ部101において間引き処理が行なわれるが、単純に間引き処理を行なうと、折り返し歪みが発生し、画質が劣化する。そこで、水平・垂直補間処理回路102で、画質が劣化しないように、入力された画像データに対して補間処理が行なわれる。拡大処理用の水平・垂直補間処理回路103は、画サイズを拡大する時に、補間処理を行なうものである。
バスデコーダ106には、テレビジョン受像機のシステムコントローラ10(第9図参照)から導出された内部バスを介して、画像処理のための制御情報が与えられる。この制御情報は、例えば、テレビジョン受像機の操作パネル上のスイッチ等の設定状態に応じて発生される。
このシステムコントローラ10からの制御情報に応じて、バスデコーダ106からは、画サイズ情報(H,VSize)が形成される。この画サイズ情報(H,VSize)がラッチ回路111、112に供給される。ラッチ回路111及び112には、入力端子123から垂直読み出しクロックfvrが供給される。この垂直読み出しクロックfvrのタイミングで、画サイズ情報(H,VSize)がラッチ回路111及び112に取り込まれる。
ラッチ回路111からの画サイズ情報(H,VSize)は、ラッチ回路114を介して書き込み側のメモリ制御回路104に供給される。ラッチ回路114には、入力端子125から垂直書き込みクロックfvwが供給される。
これと共に、ラッチ回路111からの画サイズ情報(H,VSize)は、ラッチ回路115、116、117を介して、読み出し側のメモリ制御回路105に供給される。ラッチ回路115、116には、垂直書き込みクロックfvwが供給される。ラッチ回路117には、入力端子124からの垂直読み出しスタートパルス信号rstatが供給される。
また、ラッチ回路112からの画サイズ情報(H,VSize)は、拡大・縮小率演算回路107に供給される。拡大・縮小率演算回路107は、この画サイズ情報(H,VSize)に基づいて、その画面比率に応じた補間処理情報を形成する。
縮小処理の場合には、この拡大・縮小率演算回路107において形成された補間処理情報は、ラッチ回路113を介して、縮小処理用の水平・垂直補間処理回路102に供給される。ラッチ回路113には、垂直書き込みクロックfvwが供給される。
拡大処理の場合には、この拡大・縮小率演算回路107において形成された補間処理情報は、ラッチ回路118、119、120を介して、拡大処理用の水平・垂直補間処理回路103に供給される。ラッチ回路118、119には、垂直書き込みクロックfvwが供給される。ラッチ回路120には、垂直読み出しスタートパルス信号rstatが供給される。
書き込み側のメモリ制御回路104において、画サイズ情報(H,VSize)に応じて、フィールドメモリ131及び132のうち書き込み側のフィールドメモリの制御が行なわれる。また、同様に、読み出し側のメモリ制御回路105において、画サイズ情報(H,VSize)に応じて、フィールドメモリ131及び132のうち読み出し側のフィールドメモリの制御が行なわれる。
画サイズを縮小する処理を行なう場合には、バスデコーダ106からは、縮小画面を設定するための画サイズ情報(H,VSize)が出力される。この縮小画面を設定するための画サイズ情報(H,VSize)は、ラッチ回路111に取り込まれ、ラッチ回路114を介して書き込み側のメモリ制御回路104に供給されると共に、ラッチ回路115、116、117を介して、読み出し側のメモリ制御回路105に供給される。画サイズを縮小する場合には、拡大・縮小率演算回路107により、画サイズ情報(H,VSize)に応じて、水平・垂直補間処理回路102に対する補間処理情報が算出される。この補間処理情報は、ラッチ回路113を介して、水平・垂直補間処理回路102に設定される。
入力端子121に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路102に供給される。水平・垂直補間処理回路102で、拡大・縮小率演算回路107からの補間処理情報に基づいて、画質劣化を防止するために、補間処理が行なわれる。
フィールドメモリ131及び132は、スイッチ回路133及び134により、書き込み及び読み出しがフィールド毎に切り換えられる。水平・垂直補間処理回路102の出力は、スイッチ回路133を介して、フィールドメモリ131及び132のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路104により、動作制御される。書き込み側のメモリ制御回路104には、バスデコーダ106からラッチ回路111に取り込まれか画サイズ情報(H,VSize)が、ラッチ回路114を介して送られる。画サイズを縮小する場合には、書き込み側のメモリ制御回路104により、入力映像信号の間引かれて、フィールドメモリ131及び132に書き込まれる。1フィールド分の映像信号の書き込みが終了すると、スイッチ133が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ131及び132のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路105により動作制御される。読み出し側のメモリ制御回路105には、バスデコーダ106からラッチ回路111に取り込まれか画サイズ情報(H,VSize)が、ラッチ回路115、116、117を介して送られる。画サイズを縮小する場合には、フィールドメモリ131及び132のうち読み出し側とされたフィールドメモリから、1フィールド分の映像信号が連続して読み出される。1フィールド分の映像信号の読み出しが終了すると、スイッチ回路134が切り換えられ、読み出し側のフィールドメモリが切り換えられる。
スイッチ回路134の出力は、水平・垂直補間処理回路103に供給される。画サイズを縮小する場合には、スイッチ回路134の出力は、水平・垂直補間処理回路103を介して、出力端子122からそのまま出力される。
このように、フィールドメモリ131及び132には、画サイズに応じて間引きされた映像信号が蓄えられ、この映像信号が連続して読み出されるので、出力端子122の映像信号から、画サイズが縮小した画像が得られる。
画サイズを拡大する処理を行なう場合には、バスデコーダ106からは、拡大画面を設定するための画サイズ情報(H,VSize)が出力される。この拡大画面を設定するための画サイズ情報(H,VSize)は、ラッチ回路111に取り込まれ、ラッチ回路114を介して書き込み側のメモリ制御回路104に供給されると共に、ラッチ回路115、116、117を介して、読み出し側のメモリ制御回路105に供給される。画サイズを拡大する場合には、拡大・縮小率演算回路107により、画サイズ情報(H,VSize)に応じて、水平・垂直補間処理回路103に対する補間処理情報が算出される。この補間処理情報は、ラッチ回路118、119、120を介して、水平・垂直補間処理回路103に設定される。
入力端子121に、ディジタル映像信号が入力される。この映像信号が水平・垂直補間処理回路102に供給される。画サイズを拡大する処理を行なう場合には、入力端子121からの映像信号は、水平・垂直補間処理回路102を介して、そのままスイッチ回路133に供給される。
フィールドメモリ131及び132は、スイッチ回路133及び134により、書き込み及び読み出しがフィールド毎に切り換えられる。水平・垂直補間処理回路102の出力は、スイッチ回路133を介して、フィールドメモリ131及び132のうち書き込み側とされたフィールドメモリに書き込まれる。
フィールドメモリへの書き込みは、書き込み側のメモリ制御回路104により、動作制御される。書き込み側のメモリ制御回路104には、バスデコーダ106からラッチ回路111に取り込まれた画サイズ情報(H,VSize)がラッチ回路114を介して送られる。画サイズを拡大する場合には、入力映像信号がフィールドメモリ131及び132に連続して書き込まれる。1フィールド分の映像信号の書き込みが終了すると、スイッチ133が切り換えられ、書き込み側のフィールドメモリが切り換えられる。
フィールドメモリ131及び132のうち読み出し側とされたフィールドメモリの読み出しは、読み出し側のメモリ制御回路105により動作制御される。読み出し側のメモリ制御回路105には、バスデコーダ106からラッチ回路111に取り込まれた画サイズ情報(H,VSize)が、ラッチ回路115、116、117を介して送られる。画サイズを拡大する場合には、フィールドメモリ131及び132のうち読み出し側とされたフィールドメモリから、1フィールド分の映像信号が画サイズに応じて読み出される。
1フィールド分の映像信号の読み出しが終了すると、スイッチ回路134が切り換えられ、読み出し側のフィールドメモリが切り換えられる。スイッチ回路134の出力は、水平・垂直補間処理回路103に供給される。
画サイズを拡大する場合には、水平・垂直補間処理回路103で、拡大・縮小率演算回路107からの補間処理情報に基づいて、画面を拡大補間するために、補間処理が行なわれる。水平・垂直補間処理回路103には、ラッチ回路118、119、120を介して、拡大・縮小率演算回路107の出力が供給される。
このように、フィールドメモリの読み出しが画サイズに応じて読み出され、水平・垂直補間処理回路103で補間拡大処理が行なわれる。これにより、拡大補間された画像が出力端子122から得られる。
この発明が適用された画像処理回路では、バスデコーダ106からの画サイズ情報(H,VSize)は、ラッチ回路111に取り込まれる。この画サイズ情報(H,VSize)は、書き込み側のメモリ制御回路104には、ラッチ回路114を介して与えられるのに対して、読み出し側のメモリ制御回路105には、ラッチ回路115、116、117を介して与えられる。また、拡大・縮小率演算回路107で求められた補間情報は、縮小処理を行なうときの水平・垂直補間処理回路102には、ラッチ回路113を介して与えられるのに対して、拡大処理を行なうときの水平・垂直補間処理回路103には、ラッチ回路118、119、120を介して与えられる。
このように、読み出し側のメモリ制御回路105に設定される画サイズ情報(H,VSize)は、書き込み側のメモリ制御回路104に設定される画サイズ情報(H,VSize)に対して遅延が持たされているため、連続的に画サイズを変化させた時に、同じ画サイズで書き込みと読み出しが行なわれるようになり、スムーズなスケーリングが行なえる。
すなわち、入力端子123に、第11図Aに示すようなタイミングで、垂直読み出しパルスfvrが供給され、入力端子125に、第11図Bに示すようなタイミングで、垂直書き込みパルスfvwが供給される。そして、第11図Cに示すように、垂直読み出しスタートパルスrstatにより、読み出しタイミングが設定される。フィールドメモリ131及び132のうち、書き込み側のフィールドメモリは、第11図Iに示すように、垂直書き込みパルスfvwに同期して、切り換えられる。フィールドメモリ131及び132のうち、読み出し側のフィールドメモリは、第11図Jに示すように、垂直読み出しスタートパルスrstatに基づくタイミングで切り換えられる。
バスデコーダ106から画サイズの変更に係わる画サイズ情報(H,VSize)が出力されたとすると、この画サイズ情報(H,VSize)は、第11図Dに示すように、垂直読み出し信号fvrのタイミングで、ラッチ回路111及び112に取り込まれる。そして、第11図Eに示すように、この画サイズ情報(H,VSize)は、垂直書き込みパルスfvwのタイミングでラッチ回路114及び115に取り込まれる。このラッチ回路114の出力により、書き込み側のメモリ制御回路104が設定される。したがって、第11図Hで63で示す期間が書き込み側のフィールドメモリにおいて画サイズの変更が反映されるタイミングとなる。
ラッチ回路115の出力は、第11図Fに示すように、垂直書き込みパルスfvw(第11図B)のタイミングで、ラッチ回路116に取り込まれる。ラッチ回路116の出力は、第11図Gに示すように、書き込みスタートパルスrstat(第11図C)のタイミングで、ラッチ回路117に取り込まれる。このラッチ回路117の出力により、読み出し側のメモリ制御回路105が設定される。したがって、第11図Hで64で示す期間が読み出し側のフィールドメモリにおいて画サイズの変更が反映されるタイミングとなる。
したがって、第11図I及び第11図J中の矢印61及び62で示すように、書き込みに対して1フィールド期間程度の遅延が伴った状態で読み出しが行なわれ、画サイズの変更処理に関してもそれと同様に、第11図Hにおいて矢印63及び64で示すように、書き込み処理に対して読み出し処理が1フィールド期間程度にわたって遅延される。したがッて、読み出し側で新しいサイズ設定が反映されるタイミングが追い越し処理による読み出しの1フィールド分の遅れと一致し、書き込んだ時の大きさと読み出し時の大きさとを常に同じとすることができる。
尚、この発明の一実施形態においては、画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路を用いる構成について説明したが、書き込み処理及び読み出し処理に関して1フィールド期間程度にわたって遅延することができれば、他の回路を用いても良く、また、ラッチ回路の接続関係にこの発明は限定されない。
この発明では、画サイズの変更処理を行うタイミングを制御するタイミング制御手段としてラッチ回路が設けられ、このラッチ回路を介して供給される制御情報に基づいて画サイズの変更処理が行われ、追越し対策の処理に伴うフィールドメモリへの書き込みタイミングと読み出しタイミングとの遅延分に応じて、読み出し処理の画サイズの変更のタイミングが書き込み処理の画サイズの変更のタイミングに対して遅延させられる。
したがって、この発明に依れば、2画面のサイズ及び表示位置を任意に設定し、同時に同期の乗り換えを行った場合においても、画像データの読み出し時にデータの時間関係が逆転する追越しを起こすことなく、また、連続的なサイズ変更を行った場合においても、フィールドメモリへの書き込みサイズと読み出しサイズとを常に一致させることができ、スムーズな表示が可能とされる。
産業上の利用可能性
以上のように、この発明は、ピクチャ・イン・ピクチャやピクチャ・アンド・ピクチャ機能を有するテレビジョン受像機に用いて好適なものである。
Claims (3)
- 第1のフィールドメモリと、第2のフィールドメモリと、
上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、
上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、
上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、
上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、
上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、
上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段と
を備える画像処理装置。 - 第1のフィールドメモリと第2のフィールドメモリのうち、書き込み側のフィールドメモリを書き込み側のメモリ制卸手段で制御し、読み出し側のフィールドメモリを読み出し側のメモリ制御手段で制御し、
上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段及び上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段に対し、画サイズ情報設定手段によって画サイズ情報を設定し、
上記画サイズ縮小用の補間処理手段によって、画サイズ縮小処理を行い、上記画サイズ拡大用の補間処理手段によって、画サイズ拡大処理を行い、
上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるように切り換え手段によりフィールド毎に切り換え制御を行い、
上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、遅延手段によって、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる画像処理方法。 - 第1の映像信号を復調する第1の復調手段と、
第2の映像信号を復調する第2の復調手段と、
上記第1復調手段により復調された第1の映像信号と上記第2の復調手段により復調された第2の映像信号とを合成するために、上記第1及び/又は上記第2の映像信号の処理を行う画像処理手段とを含み、
上記画像処理手段は、
第1のフィールドメモリと、第2のフィールドメモリと、
上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち書き込み側のフィールドメモリの動作を制御する書き込み側メモリ制御手段と、
上記第1のフィールドメモリ及び上記第2のフィールドメモリのうち読み出し側のフィールドメモリの動作を制御する読み出し側メモリ制御手段と、
上記第1及び第2のフィールドメモリの前段に設けられた画サイズ縮小用の補間処理手段と、上記第1及び第2のフィールドメモリの後段に設けられた画サイズ拡大用の補間処理手段と、
上記書き込み側メモリ制御手段、上記読み出し側メモリ制御手段、上記画サイズ縮小用の補間処理手段及び上記画サイズ拡大用の補間処理手段に対し、画サイズ情報を設定する画サイズ情報設定手段と、
上記書き込み側メモリ制御手段によって上記第1及び第2のフィールドメモリの一方のフィールドメモリに対して書き込み処理がなされるときに、上記読み出し側メモリ制御手段によって他方のフィールドメモリに対して読み出し処理がなされるようにフィールド毎に切り換え制御を行う切り換え手段と、
上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に上記画サイズ情報が設定された後に上記一方及び他方のフィールドメモリのいずれかに書き込まれた画像データが該一方及び他方のフィールドメモリのいずれかから読み出されるときに、上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に上記画サイズ情報が設定されるように、上記画サイズ情報設定手段によって上記書き込み側のメモリ制御手段及び上記画サイズ縮小用の補間処理手段に画サイズ情報が設定されるタイミングに対して、上記画サイズ情報設定手段によって上記読み出し側のメモリ制御手段及び上記画サイズ拡大用の補間処理手段に画サイズ情報が設定されるタイミングを遅延させる遅延手段と
を備えるテレビジョン受像機。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32443997 | 1997-11-26 | ||
PCT/JP1998/005272 WO1999027711A1 (fr) | 1997-11-26 | 1998-11-24 | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4355820B2 true JP4355820B2 (ja) | 2009-11-04 |
Family
ID=18165832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52817499A Expired - Fee Related JP4355820B2 (ja) | 1997-11-26 | 1998-11-24 | 画像処理装置、画像処理方法、及びテレビジョン受像機 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6441863B1 (ja) |
JP (1) | JP4355820B2 (ja) |
KR (1) | KR100548664B1 (ja) |
WO (1) | WO1999027711A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE50001958D1 (de) * | 1999-02-09 | 2003-06-05 | Micronas Munich Gmbh | Verfahren und vorrichtung zur gemeinsamen darstellung wenigstens einer ersten und zweiten bildfolge in einem gesamtbild |
JP2001067060A (ja) * | 1999-06-25 | 2001-03-16 | Sony Corp | 同期変換装置および方法、並びに記録媒体 |
US7068329B1 (en) * | 1999-08-31 | 2006-06-27 | Ati International Srl | Method and system for providing a video signal |
JP3614324B2 (ja) * | 1999-08-31 | 2005-01-26 | シャープ株式会社 | 画像の補間システムおよび画像の補間方法 |
JP3613093B2 (ja) * | 1999-10-25 | 2005-01-26 | 日本電気株式会社 | 映像サイズ変換処理方法および映像サイズ変換処理装置 |
JP4011949B2 (ja) * | 2002-04-01 | 2007-11-21 | キヤノン株式会社 | マルチ画面合成装置及びデジタルテレビ受信装置 |
US20050231637A1 (en) * | 2004-04-16 | 2005-10-20 | Eric Jeffrey | Method for live image display and apparatus for performing the same |
US7420620B2 (en) * | 2005-03-01 | 2008-09-02 | Dell Products L.P. | Multi-picture display with a secondary high definition picture window having an adjustable aspect ratio |
JP2007094391A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 動画像表示装置 |
KR100805610B1 (ko) * | 2006-08-30 | 2008-02-20 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 및 그 구동방법 |
EP3065126B1 (en) * | 2013-10-28 | 2022-06-08 | Sony Semiconductor Solutions Corporation | Image processing device, image processing method, and program |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221381A (ja) * | 1985-07-19 | 1987-01-29 | Matsushita Electric Ind Co Ltd | 二画面テレビ受信機 |
US4961188A (en) | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
US5260978A (en) | 1992-10-30 | 1993-11-09 | Bell Communications Research, Inc. | Synchronous residual time stamp for timing recovery in a broadband network |
JPH0779389A (ja) * | 1993-09-06 | 1995-03-20 | Toshiba Corp | 多画面テレビ受像機 |
JP3371174B2 (ja) | 1994-09-22 | 2003-01-27 | ソニー株式会社 | パケット受信装置 |
JP3531762B2 (ja) | 1994-11-22 | 2004-05-31 | ソニー株式会社 | 送信装置および受信装置 |
JPH08214228A (ja) * | 1995-02-07 | 1996-08-20 | Matsushita Electric Ind Co Ltd | 副画面水平圧縮回路 |
JPH08340514A (ja) | 1995-06-12 | 1996-12-24 | Sony Corp | デジタルデータの記録方法、記録装置及び再生システム |
JPH08340350A (ja) | 1995-06-12 | 1996-12-24 | Sony Corp | データ伝送システム |
JP3694926B2 (ja) | 1995-07-13 | 2005-09-14 | ソニー株式会社 | 伝送データ処理装置および伝送データ処理方法 |
JP3384659B2 (ja) * | 1995-10-16 | 2003-03-10 | 三洋電機株式会社 | 縮小映像信号処理回路 |
JP3613893B2 (ja) * | 1996-06-14 | 2005-01-26 | ソニー株式会社 | 画像処理装置および処理方法 |
JPH1051769A (ja) | 1996-08-02 | 1998-02-20 | Sony Corp | 同期データ生成装置およびその方法 |
JPH10126371A (ja) | 1996-08-30 | 1998-05-15 | Sony Corp | 多重化装置及び多重化方法 |
JP3269000B2 (ja) * | 1997-03-31 | 2002-03-25 | 三洋電機株式会社 | 映像信号処理回路 |
-
1998
- 1998-11-24 WO PCT/JP1998/005272 patent/WO1999027711A1/ja active IP Right Grant
- 1998-11-24 KR KR1019997006718A patent/KR100548664B1/ko not_active IP Right Cessation
- 1998-11-24 JP JP52817499A patent/JP4355820B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-23 US US09/355,073 patent/US6441863B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100548664B1 (ko) | 2006-02-03 |
WO1999027711A1 (fr) | 1999-06-03 |
US6441863B1 (en) | 2002-08-27 |
KR20000070478A (ko) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0551168B1 (en) | Display apparatus | |
EP0782333B1 (en) | Image display apparatus | |
JPH05252457A (ja) | 拡大画面表示回路 | |
JP4355820B2 (ja) | 画像処理装置、画像処理方法、及びテレビジョン受像機 | |
JPH04293384A (ja) | 画像表示装置 | |
US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
JP3847826B2 (ja) | 字幕データ表示制御装置 | |
US5001562A (en) | Scanning line converting system for displaying a high definition television system video signal on a TV receiver | |
JP3522273B2 (ja) | 適応レターボックス検出器 | |
JPH10513015A (ja) | レターボックスの表示制御 | |
JPH07203300A (ja) | ビデオ表示システム | |
JPH118799A (ja) | ビデオ表示制御装置 | |
JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
JPH08322002A (ja) | テレビジョン受信装置 | |
JPH07154715A (ja) | 二画面テレビジョン受信機 | |
JPS60153683A (ja) | テレビジヨン受像機 | |
JP3355617B2 (ja) | 画像表示制御装置 | |
JP2545631B2 (ja) | テレビジョン受信機 | |
JPH08331470A (ja) | 多画面テレビ受像機 | |
JPH0759024A (ja) | 多画面テレビジョン受像機 | |
JPH11234591A (ja) | テレビジョン受像機 | |
JPH0759004A (ja) | 多画面表示装置 | |
JP2002158939A (ja) | デジタル放送対応テレビジョン受信機 | |
JPH0998390A (ja) | 文字多重放送用テレビジョン受像機 | |
JPH03289880A (ja) | 二画面テレビ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |