CN102468850B - 具有相位选择功能的分频器 - Google Patents

Abstract

本发明提供一种具有相位功能的分频器，包含有一相位选择器以及一时序电路。该相位选择器用以接收多个输入信号以及多个控制信号，并依据所述控制信号来输出多个输出信号，其中该相位选择器依据所述控制信号，选择性地选取一预定参考电压以及所述输入信号来作为所述输出信号，而所述输入信号具有相同的频率但不同的相位。该时序电路耦接于该相位选择器，用以接收所述输出信号并依据所述输出信号来产生所述控制信号。本发明的具有相位功能的分频器，可获得无突波的输出信号。

Description

具有相位选择功能的分频器

技术领域

本发明相关于一种分频器，尤其关于一种具有相位选择功能的分数分频器(fractional frequency divider)。

背景技术

随着现代科技的进步，时钟产生系统(例如一相位锁定系统(phase lock loop，PLL)或是一延迟锁定系统(delay lock loop，DLL))在无线通讯系统具有多样化的应用。为了将单芯片系统(system on chip，SOC)中重要元件所受到的干扰减到最低，各个具有大功率的信号需要分别清楚定义且各自在频域(frequency domain)中分开，以得到较佳的效能。是故，分数型分频器(fractional frequency divider)在无线传送器或接收器中扮演着极重要的角色。

现有技术的分频器在低频带通常以双模(dual-modulus)或是多模(multi-modulus)前置分频器(prescaler)来实现，举例来说，一个除4.5的分频器可由将除数平均地分布在4、5之间的前置分频器来实现。然而，由于前置分频器在输出分频后信号的同时需要变换其系数，而系数变换所产生的噪声可能会造成前置分频器的处理结果劣化，导致产生期望之外的抖动噪声。

除此之外，双模或是多模前置分频器是以数字电路方式运作，两者均不适合运作于高频。部分的现有技术的高频分频器会应用自混波(self-mixing)机制，以电感面积为代价来克服速度问题，其中电感是在混波结果中滤掉不需要的信号的必要元件。是故，电路设计者仍寻求精简且具有低抖动噪声与较高效能的分频器设计。

发明内容

有鉴于此，本发明提供一种具有相位选择功能的分频器，以解决上述问题。

依据本发明的一第一实施例，其提供了一种具有相位选择功能的分频器，包含有一相位选择器以及一时序电路。该相位选择器用以接收多个输入信号、多个路径控制信号以及多个输出控制信号，并依据所述路径控制信号和输出控制信号来输出多个输出信号，其中该相位选择器依据所述路径控制信号，从所述输入信号中选取前置信号，并依据所述输出控制信号，选择性地选取一预定参考电压和所选取的前置信号的其中之一来作为所述输出信号，当输出该预定参考电压时，该相位选择器在所述输入信号之间进行切换来选取该前置信号，而所述输入信号具有相同的频率但不同的相位，且该预定参考电压为一固定电压值。该时序电路耦接于该相位选择器，用以接收所述输出信号并依据所述输出信号来产生所述控制信号。

依据本发明的一第二实施例，其提供了一种具有相位选择功能的分频器，包含有一相位选择器以及一时序电路。该相位选择器用以接收多个输入信号、多个路径控制信号以及多个输出控制信号，并依据所述路径控制信号和输出控制信号来输出多个输出信号，其中该相位选择器依据所述路径控制信号，从所述输入信号中选取前置信号，并依据所述输出控制信号，选择性地选取一预定参考电压和所选取的前置信号的其中之一来作为所述输出信号，当输出该预定参考电压时，该相位选择器在所述输入信号之间进行切换来选取该前置信号，而所述输入信号具有相同的频率但不同的相位，且该预定参考电压为一固定电压值。该时序电路耦接于该相位选择器，用以接收所述输入信号并依据所述输入信号来产生所述控制信号。

上述具有相位功能的分频器，可获得无突波的输出信号。

附图说明

图1为本发明一实施例的分频器的结构示意图；

图2为本发明一实施例中的相位选择器的结构示意图；

图3为本发明一实施例中一前置选择电路内的部分信号的时序示意图；

图4为本发明一实施例中输出信号以及输出控制信号的时序示意图；

图5为本发明一实施例中的输出信号以及路径控制信号的时序示意图；

图6为本发明一实施例的时序电路的一结构示意图；

图7为本发明另一实施例的分频器的结构示意图；

图8为本发明一实施例中相位产生器的结构示意图。

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接/电性连接」一词在此为包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或透过其他装置或连接手段间接地连接至该第二装置。

请参照图1，其为本发明一实施例的分频器1000的结构示意图。分频器1000包含有(但不限定于)一相位选择器1100以及一时序电路1200。相位选择器1100用以接收多个输入信号以及多个控制信号，并依据该些控制信号来输出多个输出信号，其中相位选择器1100依据该些控制信号，选择性地选取一预定参考电压以及所述输入信号来作为该些输出信号，而该些输入信号具有相同的频率但不同的相位，以及每一输出信号具有部分产生于该些输入信号、部分产生于该预定参考电压的一波形。时序电路1200用以接收该些输出信号并依据该些输出信号来产生该些控制信号。经由适当地选取该些控制信号，分频器1000可依据预定设计的分频比(整数或是分数)，将该些具有不同相位的输入信号组合成多个分频后信号；有了时序电路1200的帮助，相位选择器1100可成功地在不产生任何突波(glitch)的情况之下，建构出输出波形。

请注意，在此实施例中，相位选择器1100接收到八个在相位上平均分开的输入信号SK0～SK7，并输出四个2.5分频且工作周期(duty cycle)为20%的输出信号SI、SQ、SIB以及SQB；然而，这并非用来限定本发明的范围。在本发明的其他实施例中，接收到三个或以上输入信号的分频器1000，在经由适当的设计时序电路1200之后，亦可提供其他的除数以及工作周期(多于或是少于20%)。

请参照图2来进一步了解相位选择器1100的结构细节，图2为本发明一实施例中的相位选择器1100的结构示意图。相位选择器1100包含有多个前置选择电路1110～1140。在图2的范例中，只有绘示了前置选择电路1110的结构细节，而前置选择电路1120～1140的结构均与前置选择电路1110相同，是故在此便不再赘述。在此实施例中，相位选择器1100从时序电路1200中接收两种控制信号：路径控制信号S1B、S2B、S3、S4以及输出控制信号ZI、ZQ、ZIB、ZQB。在图2中，前置选择电路1110以一多路复用器来实现，该多路复用器则是由路径控制信号S3与输出控制信号ZI所控制，以选择性地输出输入信号SCK0与SCK4其中之一或是输出一预定参考电压(在此实施例中为一参考接地电压GND)。首先，前置选择电路1110依据路径控制信号S3来从输入信号SCK0与SCK4中选择一前置信号，接着依据输出控制信号ZI，从所选取的该前置信号(输入信号SCK0或SCK4)以及该预定参考电压中选择一个来输出作为该输出信号。

请参照图3来进一步了解前置选择电路1110的运作细节。图3为本发明一实施例中前置选择电路1110内的部分信号的时序示意图。在一起始时间点T0，前置选择电路1110依据路径控制信号S3与输出控制信号ZI，选择输出输入信号SCK0的部分时段；接着，在下一个时间点T1，输出控制信号ZI进行切换(toggle)，是故前置选择电路1110选择输出参考接地电压GND，而不是输入信号SCK0或是输入信号SCK4；接下来在下一时间点T2，输出控制信号ZI以一次进行切换，是故前置选择电路1110选择输出该前置信号，亦即输入信号SCK0、输入信号SCK4其中之一。请注意，在T1到T2的该时段中，路径控制信号S3亦进行了切换以将所选取的前置信号由输入信号SCK0转换到输入信号SCK4。由于输出控制信号ZI指示了参考接地电压GND，由输入信号SCK0转换到输入信号SCK4过程中所产生的突波并不会对所产生的输出信号SI造成任何影响；换言之，输出控制信号ZI以及参考接地电压GND的应用确保了输出信号SI的相位转换过程(也就是说，由输入信号SCK0转换到输入信号SCK4的过程)不会有突波产生。在时间点T3，输出控制信号ZI进行切换，使得前置选择电路1110又一次选择输出参考接地电压GND，而在T3到T4的时段中，路径控制信号S3亦进行了切换以再次指示选取输入信号SCK0，是故，在下个时间点T4，前置选择电路1110会再次选取输入信号SCK0。

请参照图4来进一步了解输出控制信号ZI的产生细节。图4为本发明一实施例中输出信号SI、SIB以及输出控制信号ZI的时序示意图。在此实施例中，输出控制信号ZI是依据输出信号SI与SIB的上升沿(rising edge)而触发切换过程，也就是说，当输出信号SI与SIB其中之一出现正缘时，输出控制信号ZI会在一预定延迟时间Td1后进行切换，而其中预定延迟时间Td1是由信号在一连串的电路中传递所造成的。请注意，预定延迟时间Td1需要经过小心的设计，以确保输出控制信号ZI是在输出信号SI或是SIB的脉冲(pulse)完成之后才进行切换。也就是说，即在输出信号SI或SIB的正缘出现时已发出了切换的指令，实际的切换动作则是会在输出信号SI或SIB的负缘(falling)发生之后才进行，如此一来，便可应用输入信号SCK0或是SCK4完整的一个脉冲来作为输出信号SI。此外，输出控制信号ZI的周期与输出信号SI或SIB的周期相同，但其相位与工作周期则不同，是故前置选择电路1110可正确地在所选取的该前置信号(输入信号SCK0或SCK4)与参考接地电压GND间执行一切换动作。而当前置选择电路1110所选取的前置信号的电压电平与该参考接地电压GND，亦即该预定参考电压相等时，该输出控制信号ZI控制前置选择电路1110输出该参考接地电压GND来作为其输出信号。

请参照图5来进一步了解路径控制信号S3的产生过程。图5为本发明一实施例中的输出信号SI、SIB以及路径控制信号S3的时序示意图。在图5的范例中，输出信号SI与SIB间有一180度的相位差，而路径控制信号S3则是由输出信号SIB的正缘所控制。当输出信号SIB的一正缘发生时，路径控制信号S3会在一预定延迟时间Td2后进行切换，而其中预定延迟时间Td2是由信号在一连串的电路中传递所造成的。在此实施例中，预定延迟时间Td2的设计并没有十分严谨的限制。只要切换的动作是在当前置选择电路1110输出参照接地电压GND时发生，其所输出的波形便不会有突波产生。请注意，因为路径控制信号S3是依据输出信号SIB的正缘而切换，路径控制信号S3的周期会是输出信号SIB的周期的两倍，如此一来，前置选择电路1110便可正确地在输入信号SCK0与SCK4间选取该前置信号。

虽然上述实施例仅说明了前置选择电路1110的运作，然而，本领域技术人员应可基于相同的概念，轻易推导出前置选择电路1120～1140之运作。一般来说，凡是应用本身的输出信号来产生控制信号，以在一预定参考电压以及多个具有相同波形但不同相位的输入信号中进行选择的分频电路，均落在本发明的范畴之内。

请参照图6，其为本发明一实施例的时序电路1200的结构示意图。时序电路120包含有(但不限定于)四个D型触发器(D flip-flop，DFF)1211～1214、两个XOR逻辑门1221、1222以及两个反向器1231、1232。D型触发器1211～1214分别接收输出信号SI、SQ、SIB、SQB来作为时钟信号，且彼此耦接在一起以一同产生路径控制信号S1～S4、S1B、S2B、S4B，其中S1B、S2B、S4B分别为路径控制信号S1、S2、S4的反向信号。请注意，在图6中，每一D型触发器所输出的路径控制信号会传送至一后续的D型触发器来作为其输入信号，举例来说，D型触发器1211所输出的路径控制信号S1会被传送至D型触发器1212的一输入端。同样地，D型触发器1212所输出的路径控制信号S2会被传送至D型触发器1213，D型触发器1213所输出的路径控制信号S3会被传送至D型触发器1214，而D型触发器1214所输出的路径控制信号S4B则会被传送回D型触发器1211，以作为切换之用。XOR逻辑门1221接收路径控制信号S1以及路径控制信号S3，并依此产生输出控制信号ZI；同样地，XOR逻辑门1222接收路径控制信号S2以及路径控制信号S4，并依此产生输出控制信号ZQ，而反向器1231与1232则分别产生输出控制信号ZI与ZQ的反向信号ZIB与ZQB。上述的该些反向器仅是用来说明其中的逻辑运作，举例来说，上述的该些XOR逻辑门与该些反向器可应用XORB逻辑门来实现，以避免由信号反相而引起的多余的延迟。请注意，图6所示的时序电路1200仅为本发明的一实施例，时序电路1200的架构可依据不同的需求而以不同的架构来实现。

此外，本发明的该些控制信号亦不限定于该些输出信号的运算结果；在本发明其他的实施例中，控制信号亦可应用输入信号来产生。请参照图7，其为本发明另一实施例的分频器7000的结构示意图。分频器7000包含有(但不限定于)一相位选择器7100以及一时序电路7200。相位选择器7100的结构与功能与相位选择器1100相同，相关叙述在此便不再赘述。时序电路7200则与时序电路1200不同，时序电路7200应用了输入信号SCK0～SCK7来产生控制信号SX与ZX(在此实施例中，SX代表路径控制信号，而ZX代表输出控制信号)，该些输入信号包含有至少三个输入信号，而相位选择器7100会由一预定参考电压(例如：一参考接地电压)以及多个具有同频率但不同相位的输入信号SCK0～SCK7作选择；然而，控制信号SX与ZX的生成过程是基于与图1所示的控制信号相同的概念。对每一输出信号而言，其相对的路径控制信号仅会在其对应的输出控制信号指示为选取该预定参考电压时才会进行切换，亦即代表其可达到一无突波的输出信号。

在本发明之另一实施例中，分频器另包含有一相位产生器，使得本发明的分频器可直接耦接于一振荡器上。图8为本发明一实施例中相位产生器8000的结构示意图。该相位产生器8000用以接收至少一振荡信号，并依据该至少一振荡信号来根据相位域上的排列次序输出上述输入信号，其中该些输入信号的数量大于该至少一振荡信号的数量。相位产生器8000是以一压控延迟线(voltagecontrolled delay line，VCDL)的形式所实现，且包含有多个延迟单元以及两个相位比较器。当一压控振荡器(voltage controlled oscillator，VCO)用于输出一对差动振荡信号CK_VCOP与CK_VCON时，相位产生器8000会接收振荡信号CK_VCOP与CK_VCON以输出输入信号SCK0～SCK7，其中输入信号SCK0～SCK7在相位域上为依序排列；举例来说，振荡信号CK_VCOP会传送至一延迟单元8100，而延迟单元8100会输出输入信号SCK4并传送一延迟后信号给一后续延迟单元，请注意，延迟单元8100的延迟时间可经由操作延迟单元8100中一相对应的可变电容Cvar来加以控制；同样地，后续的延迟单元会产生输入信号SCK1、SCK6、SCK3以及SCK0_D，其中输入信号SCK4、SCK0_D会被传送至一相位比较器8200，而相位比较器8200会据此来控制所述延迟单元中的可变电容。如此一来，本发明的分频器便可轻易地与一压控振荡器整合在一起。

综上所述，前述实施例提供了可高速运作的分频器。经由基于输出信号或输入信号所产生的控制信号，本发明的分频器可从所述具有同样频率但不同相位的输入信号以及一参考电压中进行相位选择。此外，由于相位切换运作仅会在其输出信号固定在该参考电压时发生，于是切换时所产生的抖动噪声可被忽略，是故可轻易达成无突波的输出信号。

以上所述仅为本发明的较佳实施例，凡依本发明说明书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种具有相位功能的分频器，其特征在于，包含有：

一相位选择器，用以接收多个输入信号、多个路径控制信号以及多个输出控制信号，并依据所述路径控制信号和输出控制信号来输出多个输出信号，其中该相位选择器依据所述路径控制信号，从所述输入信号中选取前置信号，并依据所述输出控制信号，选择性地选取预定参考电压和所选取的前置信号的其中之一来作为所述输出信号，当输出该预定参考电压时，该相位选择器在所述输入信号之间进行切换来选取该前置信号，而所述输入信号具有相同的频率但不同的相位，且该预定参考电压为一固定电压值；以及

一时序电路，耦接于该相位选择器，用以接收所述输出信号并依据所述输出信号来产生所述控制信号。

2.如权利要求1所述的分频器，其特征在于，所述输入信号包含有至少三个输入信号。

3.如权利要求1所述的分频器，其特征在于，每一输出信号具有部分产生于所述输入信号、部分产生于该预定参考电压的一波形。

4.如权利要求1所述的分频器，其特征在于，该相位选择器包含有多个前置选择电路，每一前置选择电路用以依据所述路径控制信号中的一特定路径控制信号，来从所述输入信号中选取一前置信号，并依据所述输出控制信号中的一特定输出控制信号，从所选取的该前置信号以及该预定参考电压中选出一信号来作为一特定输出信号。

5.如权利要求4所述的分频器，其特征在于，该特定输出控制信号的周期与该特定输出信号的周期相同，且当该前置信号的电压电平与该预定参考电压相等时，该特定输出控制信号控制该前置选择电路输出该预定参考电压来作为该特定输出信号。

6.如权利要求4所述的分频器，其特征在于，当该前置选择电路依据该特定输出控制信号输出该预定参考电压时，该前置选择电路对该输入信号进行切换来选取该前置信号。

7.如权利要求4所述的分频器，其特征在于，该特定路径控制信号的周期为该特定输出信号的周期的两倍。

8.如权利要求4所述的分频器，其特征在于，所述路径控制信号包含有一第一路径控制信号、一第二路径控制信号、一第三路径控制信号以及一第四路径控制信号；所述输出控制信号包含有一第一输出控制信号以及一第二输出控制信号；所述输出信号包含有由所述前置选择电路所分别产生的四个正交信号，所述正交信号包含有一第一输出信号、一第二输出信号、一第三输出信号以及一第四输出信号；以及

该时序电路包含有：

一第一D型触发器，用以接收该第一输出信号来作一时钟信号以及接收一切换控制信号来作为一输入信号，并产生该第一路径控制信号；

一第二D型触发器，用以接收该第二输出信号来作一时钟信号以及接收该第一路径控制信号来作为一输入信号，并产生该第二路径控制信号；

一第三D型触发器，用以接收该第三输出信号来作一时钟信号以及接收该第二路径控制信号来作为一输入信号，并产生该第三路径控制信号；

一第四D型触发器，用以接收该第四输出信号来作一时钟信号以及接收该第三路径控制信号来作为一输入信号，并产生该第四路径控制信号，其中该切换控制信号为该第四路径控制信号的反向信号；

一第一XOR电路，耦接于该第一D型触发器以及第三D型触发器，用以接收该第一路径控制信号以及该第三路径控制信号来产生该第一输出控制信号；以及

一第二XOR电路，耦接于该第二D型触发器以及第四D型触发器，用以接收该第二路径控制信号以及该第四路径控制信号来产生该第二输出控制信号。

9.如权利要求1所述的分频器，其特征在于，另包含有：

一相位产生器，用以接收至少一振荡信号，并依据该至少一振荡信号来根据相位域上的排列次序输出所述输入信号；

其中所述输入信号的数量大于该至少一振荡信号的数量。

10.一种具有相位功能的分频器，其特征在于，包含有：

一相位选择器，用以接收多个输入信号、多个路径控制信号以及多个输出控制信号，并依据所述路径控制信号和输出控制信号来输出多个输出信号，其中该相位选择器依据所述路径控制信号，从所述输入信号中选取前置信号，并依据所述输出控制信号，选择性地选取预定参考电压和所选取的前置信号的其中之一来作为所述输出信号，当输出该预定参考电压时，该相位选择器在所述输入信号之间进行切换来选取该前置信号，而所述输入信号具有相同的频率但不同的相位，且该预定参考电压为一固定电压值；以及

一时序电路，耦接于该相位选择器，用以接收所述输入信号并依据所述输入信号来产生所述控制信号。

11.如权利要求10所述的分频器，其特征在于，所述输入信号包含有至少三个输入信号。

12.如权利要求10所述的分频器，其特征在于，每一输出信号具有部分产生于所述输入信号、部分产生于该预定参考电压的一波形。

13.如权利要求10所述的分频器，其特征在于，该相位选择器包含有多个前置选择电路，每一前置选择电路用以依据所述路径控制信号中的一特定路径控制信号，来从所述输入信号中选取一前置信号，并依据所述输出控制信号中的一特定输出控制信号，从所选取的该前置信号以及该预定参考电压中选出一信号来作为一特定输出信号。

14.如权利要求13所述的分频器，其特征在于，该特定输出控制信号的周期与该特定输出信号的周期相同，且当该前置信号的电压电平与该预定参考电压相等时，该特定输出控制信号控制该前置选择电路输出该预定参考电压来作为该特定输出信号。

15.如权利要求13所述的分频器，其特征在于，当该前置选择电路依据该特定输出控制信号输出该预定参考电压时，该前置选择电路对该输入信号进行切换来选取该前置信号。

16.如权利要求10所述的分频器，其特征在于，另包含有：

一相位产生器，用以接收至少一振荡信号，并依据该至少一振荡信号来根据相位域上的排列次序输出所述输入信号；

其中所述输入信号的数量大于该至少一振荡信号的数量。

Images