CN104852712A - 一种基于数据变化的低功耗门控时钟电路结构 - Google Patents

Abstract

公开了一种基于数据变化的低功耗门控时钟电路，包括：信号检测模块，设置为将输出信号与输入信号比较得到门控信号；时钟门控模块，设置为通过门控信号来控制时钟信号是否有效，得到门控时钟信号；寄存器模块，设置为在门控时钟信号的跳变沿触发得到所述输出信号。该电路结构可以根据输入信号的变化情况来决定门控信号是否有效，使电路中暂时用不到的功能模块处于非工作状态，具有降低功耗、减小芯片面积的作用。

Description

一种基于数据变化的低功耗门控时钟电路结构

技术领域

本发明涉及数字电路，特别涉及数字电路中的门控时钟电路结构。

背景技术

随着集成电路工艺水平的提升，芯片集成度大幅提高，同时也导致了芯片的功率损耗急剧增加。因此，合理的功耗控制已成为芯片设计者首要考虑的问题。

芯片中数字电路的功耗由两部分构成：静态功耗和动态功耗。静态功耗主要由泄漏电流引起，动态功耗主要由翻转功耗等引起。在数字电路中，时钟信号往往是系统中扇出最大、分布最广的信号。如果不加任何控制，不论输入信号是否发生变化，时钟信号都会一直翻转，从而引起不必要的功耗损失。而在众多低功耗技术中，门控时钟对翻转功耗的抑制作用最强，其工作原理是通过关闭电路中暂时用不到的功能模块的时钟来减少时钟翻转。

图1所示是现有技术中的包含开关的同步使能寄存器的示意图。当门控信号EN为低电平时，由于时钟信号CLK不断在高、低电平之间翻转，电路中的D触发器1仍会处于工作状态，不断产生功耗。如果在图1所示的电路结构中采用时钟门控技术，当使能信号EN为低电平时，电路中D触发器1的时钟信号CLK将关闭，D触发器1处于非工作状态，可以降低功耗。现有的时钟门控电路主要分为不包含锁存器的电路和包含锁存器的电路两大类。图2所示为一种不包含锁存器的门控时钟电路，图3所示为一种包含锁存器的门控时钟电路。

现有技术中，无论门控时钟电路是否包含锁存器，都需要使能端来控制信号的输入操作，因此增加了额外的使能电路，且增加了芯片面积。

发明内容

针对现有技术存在的缺陷，本发明提出了一种可以根据输入信号的变化情况来决定门控信号是否有效的门控时钟电路。

本发明提供的电路结构，包括信号检测模块、时钟门控模块、寄存器模块。所述信号检测模块设置为将输出信号与输入信号比较，得到门控信号。所述时钟门控模块设置为通过门控信号来控制时钟信号是否有效，得到门控时钟信号。所述寄存器模块设置为在门控时钟信号的跳变沿触发，得到输出信号。

在一些实施方式中，所述信号检测模块采用异或逻辑结构实现输入信号与输出信号的比较。

在一些实施方式中，所述时钟门控模块采用锁存电路和与门逻辑连接的结构。由于锁存电路的作用，可以得到无毛刺的门控时钟信号。

在一些实施方式中，所述寄存器模块采用D触发器结构，在门控时钟信号的上升沿或下降沿触发得到输出信号。

根据上述的实施方式，便能信号由信号检测模块提供，从而不需要使能电路，可以根据输入信号的变化情况来控制门控信号是否有效，消除寄存器组冗余翻转引发的功耗，降低了电路损耗，减小了芯片面积。

附图说明

图1显示了现有技术中的包含开关的同步使能寄存器；

图2显示了现有技术中不包含锁存器的门控时钟电路；

图3是现有技术中包含锁存器的门控时钟电路；

图4是本发明一实施方式的基于数据变化的低功耗门控时钟结构；

图5是图4所示的基于数据变化的低功耗门控时钟电路的一种实现方式的电路原理图；

图6是根据本发明一实施方式的基于数据变化的低功耗门控时钟电路时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

图4是本发明一实施方式的基于数据变化的低功耗门控时钟结构原理示意图。图5示意性地显示了图4所示的门控时钟电路的一种实现方式的电路原理图。

如图4所示，该门控时钟电路包括信号检测模块10、时钟门控模块20、寄存器模块30。信号检测模块10设置为将输出信号OUT与输入信号IN比较，得到门控信号EN。时钟门控模块20设置为通过门控信号EN来控制时钟信号CLK是否有效，输出相应的GCLK信号至寄存器模块30。寄存器模块30设置为在门控时钟信号GCLK的跳变沿触发，得到输出信号OUT。

如图5所示，根据一种实施方式，信号检测模块10使用异或电路，用于对输入信号IN与输出信号OUT进行异或运算，根据运算结果输出相应的信号。时钟门控模块20由锁存器201和与门逻辑电路202构成。锁存器201的输入端接收构成信号检测模块10的异或电路的输出信号作为使能信号EN，同时另一端接收时钟信息CLK。寄存器模块30采用D触发器。其一端接收输入信号IN，另一端接收与门逻辑电路202输出的信号GCLK。

如图5所示，异或电路10对输入信号IN和输出信号OUT进行异或操作。如果输入信号IN不同于输出信号OUT，即输入发生变化，那么异或电路10输出的门控信号EN将有效(高电平)；如果输入信号IN与输出信号OUT相同，即输入没有发生变化，那么门控信号EN将无效(低电平)。

锁存器201将门控信号EN在时钟信号CLK为低电平时进行锁存，得到锁存后的门控信号EN_L。与门逻辑电路202将锁存后的门控信号EN_L和时钟信号CLK进行与操作。如果锁存后的门控信号EN_L有效，那么时钟信号CLK有效，输出信号GCLK与时钟信号CLK相同；如果锁存后的门控信号EN_L无效，那么时钟信号CLK无效，输出信号GCLK为低电平。

当门控时钟信号GCLK跳变时，D触发器30触发，输出信号OUT即与输入信号IN相同，即由输入信号IN得到输出信号OUT。

图6示意性地显示了根据本发明一种实施方式的门控时钟电路时序图，其中：

T1时刻，输入信号IN由0跳变为1，此时输出信号OUT为0，与输入信号不同，因此门控信号EN由0跳变为1；

T2时刻，时钟信号CLK由1跳变为0，锁存器201对门控信号EN进行锁存，得到锁存后的门控信号EN_L，此时EN_L由0跳变为1；将锁存后的门控信号EN_L与时钟信号CLK进行与操作，得到门控时钟信号GCLK为0，此时D触发器不工作，输出信号不发生改变，保持为0；

T3时刻，时钟信号CLK由0跳变为1，此时将时钟信号CLK和锁存后的门控信号EN_L进行与操作得到的门控时钟信号GCLK由0跳变为1，D触发器开始工作，输出信号OUT由0跳变为1；输出信号与输入信号相同，门控信号EN由1跳变为0；

T4时刻，随着时钟信号CLK由1跳变为0，门控信号EN被锁存，得到锁存后的门控信号EN_L由1跳变为0，于是门控时钟信号GCLK变为低电平，D触发器不工作，输出信号OUT不发生改变，保持为1；

T5时刻，输入信号IN由1跳变为0，与输出信号OUT不同，因此门控信号EN由0跳变为1；

T6时刻，时钟信号CLK由1跳变为0，锁存后的门控信号EN_L由0跳变为1；与时钟信号CLK进行与操作后，得到门控时钟信号GCLK为0，此时D触发器不工作，输出信号不发生改变，保持为1；

T7时刻，时钟信号CLK由0跳变为1，此时门控时钟信号GCLK由0跳变为1，D触发器开始工作，输出信号OUT由1跳变为0；输出信号与输入信号相同，门控信号EN由1跳变为0；

T8时刻，随着时钟信号CLK由1跳变为0，门控信号EN被锁存，得到锁存后的门控信号EN_L由1跳变为0，于是门控时钟信号GCLK变为低电平，D触发器不工作，输出信号OUT不发生改变，保持为0。

T5时刻至T8时刻除输入输出信号的状态与T1至T4时刻相反，其余信号状态均与T1至T4时刻相同。

从图6的时序中可以看出，输入信号IN在T1至T5的3个时钟周期内为高电平，对应的寄存器时钟信号GCLK在T3至T4时刻内为高电平，T4至T7时刻内为低电平。即三个时钟周期内寄存器在第1个时钟周期内的GCLK上升沿开始工作，只在GCLK保持为高电平的时间内(T3至T4期间)处于工作状态，其余时刻均处于非工作状态，因此减少了翻转次数，降低了电路功耗。

以上所述仅为本发明的实施例，并非限定本发明的专利保护范围。还可以对上述各种模块进行附加地改进，或者采用等同手段替换。例如：增加进一步优化的其他模块，或通过常规的电路设计调整，用其它逻辑门电路替代在上述实施方式中采用的与门和异或逻辑电路等等。基于本发明公开的原理和教导所做的等效结构变化都应包含于本发明的范围内。

Claims (4)

1.一种基于数据变化的低功耗门控时钟电路，包括：

信号检测模块，设置为将输出信号与输入信号比较得到门控信号；

时钟门控模块，设置为通过门控信号控制时钟信号是否有效，得到门控时钟信号；

寄存器模块，设置为在门控时钟信号的跳变沿触发得到所述输出信号。

2.根据权利要求1所述的基于数据变化的低功耗门控时钟电路，其中所述信号检测模块包括异或逻辑电路，输入信号与输出信号通过所述异或逻辑电路进行比较。

3.根据权利要求1或2所述的基于数据变化的低功耗门控时钟电路，其中所述时钟门控模块包括锁存电路和与所述锁存电路连接的与门逻辑电路。

4.根据权利要求1或2或3所述的基于数据变化的低功耗门控时钟电路，其中所述寄存器模块包括D触发器，所述D触发器配置为在门控时钟信号的上升沿或下降沿触发得到所述输出信号。