JP4623546B2 - 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 - Google Patents
電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 Download PDFInfo
- Publication number
- JP4623546B2 JP4623546B2 JP2004075842A JP2004075842A JP4623546B2 JP 4623546 B2 JP4623546 B2 JP 4623546B2 JP 2004075842 A JP2004075842 A JP 2004075842A JP 2004075842 A JP2004075842 A JP 2004075842A JP 4623546 B2 JP4623546 B2 JP 4623546B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- clock
- controlled oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 74
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 230000010355 oscillation Effects 0.000 claims description 82
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 32
- 230000001360 synchronised effect Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 108091008695 photoreceptors Proteins 0.000 description 3
- 230000027311 M phase Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Description
前記発振周波数制御部の電源電圧を前記発振回路部の電源電圧より高く設定すると共に、前記発振周波数制御部は、前記電圧電流変換回路の入力電圧が所定の値を超えたときに出力電流の増加を制限する電流リミッタ回路を備えていることを特徴とするものである。
前記リングオシレータは偶数個の差動インバータをリング状に接続してなることを特徴とするものである。
請求項5,6の発明によれば、低ジッタの安定なクロックを生成でき、周波数レンジが広くかつ高速なクロックを生成でき、偶数位相のクロックを直接的に取り出すことができ、さらに、想定した最高周波数を超える異常クロックを発生しない等の利点を持つPLL回路を実現できる。
請求項7乃至10の発明によれば、比較的簡単な構成で、高周波クロックより高速かつ低ジッタの、所望パターンのパルス変調信号を生成可能なパルス変調信号生成回路を実現できる。
請求項11の発明によれば、高速かつ低ジッタのパルス変調信号に従って半導体レーザを駆動することができ、画像形成装置の記録光源としての半導体レーザの変調の目的に最適な半導体レーザ駆動装置を実現することができる。
請求項12の発明によれば、動作速度が速い場合にも、安定した高解像・高階調の画像を形成可能な画像形成装置を実現できる。
本発明の実施の形態を、まず電圧制御発振器に関して説明する。
次に、本発明に係るPLL回路に関して実施の形態を説明する。本発明に係るPLL回路の主要な特徴は、前述したような本発明に係る電圧制御発振器が使用されることである。以下、本発明に係るPLL回路の実施例について説明する。
次に、本発明に係るパルス変調信号生成回路に関し実施の形態を説明する。本発明に係るパルス変調信号生成回路は、画像形成装置の記録光源としての半導体レーザの変調のためのパルス変調信号を生成する目的に好適なものである。
P1=D2
P2=D2B・D1・D0+D2・D1B+D2・D1・D0B
P3=D2B・D1+D2・D1B
P4=D2B・D1B・D0+D2B・D1・D2・D1B・D0B
(D0B,D1B,D2BはそれぞれD0,D1,D2の反転を表す)
とすればよい。このような論理のデコーダはAND、OR等の論理ゲートの組み合わせで容易に実現できる。
した4ビット×16列構成のLUTを2個(2面)用いた構成例である。LUT(1)
1221,LUT(2)1222に対してアドレス信号は5ビットで与えられるが、その最上位ビットは高解像モード信号であり、これはLUT(1)1221,LUT(2)1222の選択に用いられる。アドレス信号の下位4ビットは画像データであり、これは各LUTの列の選択に用いられる。
C=X0・X0DB+X0B・X0D
で表される。位相遅れ検出部1142の論理をこのようにしている理由は、入力クロックX0,X0Bのデューティが50%でなくても位相遅れ量が正確に検出できるようにするためである。この場合、位相遅れ検出部1142の出力信号Cは、図35に示すような遅延時間ΔTのパルスがT/2周期で現れる波形となる。ここで、位相遅れ検出部1142の出力信号Cは電流出力であり、その電流値はN×Irefとする。
遅延時間ΔT=T/2N
と表すことができる。つまり、Nを自由に設定することにより、入力信号X0,X0の半分の周期T/2の範囲内の遅延で、遅延時間ΔTが制御されたパルス信号を自由に得ることができる。
C=X0B・X0D+X0・X0DB
とし、その出力電流IcはトランジスタQ11,Q12で構成されるカレントミラー回路1157により反転されてトランジスタQ14及び抵抗R1で生成される基準電流Irefと比較される。比較部1158であるトランジスタQ14のコレクタは、ハイインピーダンスであり、また対グランドGNDに対して容量C1が接続されていることにより、IcとIrefとが比較され、その比較出力がトランジスタQ15及び抵抗R0による電流源1159で生成される電流となる。そして、トランジスタQ15〜Q18及び抵抗R0で構成される電流源1150,1159は、エミッタ抵抗がそれぞれ抵抗R0であることより、それぞれに流れる電流が同じとなるカレントミラー回路となっている。つまり、トランジスタQ15及び抵抗R0で生成される電流はIdelayとなり、遅延量生成部1141の遅延量が所望の遅延量となるようにトランジスタQ15〜Q18及び抵抗R0で構成されるカレントミラー回路の出力電流IdelayがトランジスタQ15及び抵抗R0による出力で制御される。
遅延時間ΔT=T/2N
となる遅延パルス信号X0D、X0DBを得ることができる。例えば、N=4の場合にはR1:R2=4:1、かつ、トランジスタQ13のエリアファクタ(エミッタ面積):トランジスタQ14のエリアファクタ(エミッタ面積)=4:1、となるように設定すれば、正確に4×Irefなる電流をトランジスタQ13及び抵抗R2で構成される電流源1160に流すことが可能であるので、遅延時間ΔT=T/8、つまり位相遅れ量としてはΔθ=π/4の遅延パルス信号X0D、X0DBを生成することができる。
次に、以上説明したような本発明に係るパルス変調信号生成回路を用いた半導体レーザ駆動装置及び画像形成装置に関して、実施の形態を説明する。
101 オペアンプ
200,300,400,500 発振回路部
600 電圧制御発振器(VCO)
601,603 分周器
602 位相比較器
604 チャージポンプ回路
605 ループフィルタ(ローパスフィルタ)
610 VCOバッファ回路
11 高周波クロック生成部
12 変調データ生成部
13 シリアル変調信号生成部
122 ルックアップテーブル(LUT)
123 デコーダ
2201 半導体レーザ
2204 ポリゴンミラー
2208 感光体
2220 画像処理ユニット
2221 画像処理部
2222 パルス変調信号生成回路
2230 LD駆動部
2301,2302 半導体レーザ
2307 ポリゴンミラー
2312 感光体
2320 画像処理ユニット
2321 画像処理部
2322 パルス変調信号生成回路
2330 LD駆動部
Claims (12)
- リングオシレータを含み、該リングオシレータに流れる電流に応じた周波数の信号を出力する発振回路部と、
グランド電位を含む所定の入力電圧範囲において線形の電圧電流変換特性を有し、入力電圧をその値に応じた値の電流に変換する電圧電流変換回路を含み、該電圧電流変換回路により変換された電流に比例した電流を出力して前記発振回路部に供給し、前記リングオシレータに流れる電流を制御する発振周波数制御部と、
からなる電圧制御発振器において、
前記発振周波数制御部の電源電圧を前記発振回路部の電源電圧より高く設定すると共に、
前記発振周波数制御部は、前記電圧電流変換回路の入力電圧が所定の値を超えたときに出力電流の増加を制限する電流リミッタ回路を備えている、
ことを特徴とする電圧制御発振器。 - 前記電圧電流変換回路はオペアンプからなることを特徴とする請求項1に記載の電圧制御発振器。
- 前記電流リミッタ回路は前記オペアンプに内蔵されていることを特徴とする請求項2に記載の電圧制御発振器。
- 前記リングオシレータは偶数個の差動インバータをリング状に接続してなることを特徴とする請求項1乃至3のいずれか1項に記載の電圧制御発振器。
- 請求項1乃至4のいずれか1項に記載の電圧制御発振器と、該電圧制御発振器で生成されるクロック又はその分周クロックと基準クロックとの位相差を検出する位相比較手段と、該位相比較手段により検出された位相差に対応した電圧を生成して前記電圧制御発振器に入力する手段とを有することを特徴とするPLL回路。
- 請求項1乃至4のいずれか1項に記載の電圧制御発振器と、該電圧制御発振器で生成されるクロックを分周する分周器と、該分周器の出力クロックと基準となるクロックとの位相差を比較する位相比較器と、該位相比較器の出力信号を電流信号に変換するチャージポンプ回路と、該チャージポンプ回路の出力信号を入力し前記電圧制御発振器の制御電圧を出力するローパスフィルタとを有し、前記電圧制御発振器の発振周波数制御部に、前記電圧制御発振器の発振回路部の電源電圧、前記分周器の電源電圧、及び、前記チャージポンプ回路の電源電圧より高い電源電圧が供給されることを特徴とするPLL回路。
- 請求項5又は6に記載のPLL回路を用いて高周波クロックを生成する高周波クロック生成手段と、
シフトレジスタを含み、複数ビットの変調データを該シフトレジスタに取り込み、該シフトレジスタを前記高周波クロックに従いシフト動作させることにより、前記変調データをシリアルなパルス列に変換して出力するシリアル変調信号生成手段と、
を有することを特徴とするパルス変調信号生成回路。 - 請求項5又は6に記載のPLL回路を用いて複数相の高周波クロックを生成する高周波クロック生成手段と、
複数のシフトレジスタと、該複数のシフトレジスタの出力データを前記複数相の高周波クロックに基づいたタイミングで選択するマルチプレクサとを含み、複数ビットの変調データを前記複数のシフトレジスタに分割して取り込み、前記複数のシフトレジスタをそれぞれ前記複数相の高周波クロック中の対応した相の高周波クロックによりシフト動作させることにより、前記マルチプレクサより前記変調データをシリアルなパルス列に変換して出力するシリアル変調信号生成手段と、
を有することを特徴とするパルス変調信号生成回路。 - 請求項5又は6に記載のPLL回路を用いて複数相の高周波クロックを生成する高周波クロック生成手段と、
複数のシフトレジスタと、該複数のシフトレジスタの出力データを前記複数相の高周波クロックに基づいたタイミングで選択するマルチプレクサとを含み、複数ビットの変調データを前記複数のシフトレジスタに分割して取り込み、前記複数のシフトレジスタをそれぞれ前記複数相の高周波クロック中の対応した相の高周波クロックによりシフト動作させることにより、前記変調データをシリアルなパルス列に変換して前記マルチプレクサより出力するシリアル変調信号生成手段と、
を有することを特徴とするパルス変調信号生成回路。 - 請求項5又は6記載のPLL回路を用いて複数相の高周波クロックを生成する高周波クロック生成手段と、
複数のシフトレジスタと、該複数のシフトレジスタの出力データを取り込み、それを位相を調整して出力する位相調整手段と、該位相調整手段より出力される前記複数のシフトレジスタの出力データを前記複数相の高周波クロックに基づいたタイミングで選択するマルチプレクサとを含み、複数ビットの変調データを前記複数のシフトレジスタに分割して取り込み、前記複数のシフトレジスタを前記複数相の高周波クロック中の1の相の高周波クロックにより一斉にシフト動作させることにより、前記変調データをシリアルなパルス列に変換して前記マルチプレクサより出力するシリアル変調信号生成手段と、
を有することを特徴とするパルス変調信号生成回路。 - 半導体レーザと、
該半導体レーザを変調するための変調データをシリアルなパルス列に変換して出力する請求項7,8,9又は10に記載のパルス変調信号生成回路と、
前記パルス変調信号生成回路より出力されるシリアルなパルス列に従って前記半導体レーザを駆動する駆動手段とを有することを特徴とする半導体レーザ変調装置。 - 半導体レーザにより出射される1本又は複数本のレーザ光ビームにより感光体を走査して該感光体上に静電潜像を形成する画像形成装置において、
前記半導体レーザを変調するための変調データをシリアルなパルス列に変換して出力する請求項7,8,9又は10に記載のパルス変調信号生成回路と、
前記パルス変調信号生成回路より出力されるシリアルなパルス列に従って前記半導体レーザを駆動する駆動手段と、
を有することを特徴とする画像形成装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004075842A JP4623546B2 (ja) | 2003-05-30 | 2004-03-17 | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
US10/854,268 US7193480B2 (en) | 2003-05-30 | 2004-05-27 | Voltage controlled oscillator, PLL circuit, pulse modulation signal generating circuit, semiconductor laser modulation device and image forming apparatus |
US11/608,352 US7400210B2 (en) | 2003-05-30 | 2006-12-08 | Voltage controlled oscillator, PLL circuit, pulse modulation signal generating circuit, semiconductor laser modulation device and image forming apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003155306 | 2003-05-30 | ||
JP2004075842A JP4623546B2 (ja) | 2003-05-30 | 2004-03-17 | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005020704A JP2005020704A (ja) | 2005-01-20 |
JP4623546B2 true JP4623546B2 (ja) | 2011-02-02 |
Family
ID=33513354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004075842A Expired - Fee Related JP4623546B2 (ja) | 2003-05-30 | 2004-03-17 | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7193480B2 (ja) |
JP (1) | JP4623546B2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040135640A1 (en) * | 2002-01-28 | 2004-07-15 | Maneatis John G. | Phase-locked loop with conditioned charge pump output |
JP4623546B2 (ja) * | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
JP2006303598A (ja) * | 2005-04-15 | 2006-11-02 | Denso Corp | シリアル通信用同期信号発生装置 |
US8036539B2 (en) * | 2005-06-28 | 2011-10-11 | Finisar Corporation | Gigabit ethernet longwave optical transceiver module having amplified bias current |
JP2007060588A (ja) * | 2005-08-26 | 2007-03-08 | Ricoh Co Ltd | Pll回路 |
US8625401B2 (en) * | 2005-09-28 | 2014-01-07 | Dell Products L.P. | System and method for reducing RF emissions associated with an optical drive laser diode HFM signal |
US20070159264A1 (en) * | 2006-01-10 | 2007-07-12 | Samsung Electronics Co., Ltd. | Phase-locked loop with adaptive bandwidth |
US7808326B2 (en) * | 2006-10-12 | 2010-10-05 | Panasonic Corporation | PLL circuit |
US7501904B2 (en) * | 2006-11-03 | 2009-03-10 | Intel Corporation | Low power and duty cycle error free matched current phase locked loop |
JP4550139B2 (ja) * | 2006-11-17 | 2010-09-22 | パナソニック株式会社 | マルチ位相レベルシフトシステム |
JP4789878B2 (ja) * | 2007-06-21 | 2011-10-12 | オンセミコンダクター・トレーディング・リミテッド | デルタシグマ変調器及びデルタシグマad変換器 |
JP2009005214A (ja) * | 2007-06-25 | 2009-01-08 | Ricoh Co Ltd | クロック位相制御装置 |
KR100940622B1 (ko) * | 2007-06-25 | 2010-02-05 | 주식회사 동부하이텍 | 주파수 합성기 |
JP4858378B2 (ja) * | 2007-09-14 | 2012-01-18 | 日本テキサス・インスツルメンツ株式会社 | 多セル直列電池用のセル電圧監視装置 |
CN101174815B (zh) * | 2007-11-16 | 2010-06-02 | 华中科技大学 | 一种电阻电容型环形振荡器 |
JP2009196226A (ja) | 2008-02-22 | 2009-09-03 | Ricoh Co Ltd | パルス変調信号生成装置、光源装置、光走査装置及び画像形成装置 |
US20100045389A1 (en) * | 2008-08-20 | 2010-02-25 | Pengfei Hu | Ring oscillator |
JP5199927B2 (ja) * | 2009-03-19 | 2013-05-15 | 旭化成エレクトロニクス株式会社 | ディレイ発生回路、定電流源回路 |
JP2011066089A (ja) | 2009-09-15 | 2011-03-31 | Ricoh Co Ltd | 半導体レーザ制御装置及び画像形成装置 |
US20120223781A1 (en) * | 2011-03-01 | 2012-09-06 | Lsi Corporation | Noise regulated linear voltage controlled oscillator |
US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
US9099995B2 (en) | 2013-03-14 | 2015-08-04 | Qualcomm Incorporated | Ring oscillator circuit and method |
JP6163860B2 (ja) | 2013-05-15 | 2017-07-19 | 株式会社リコー | 位相比較回路とクロックデータリカバリ回路 |
US9407270B2 (en) * | 2013-06-12 | 2016-08-02 | Broadcom Corporation | Method and apparatus for control of a digital phase locked loop (DPLL) with exponentially shaped digitally controlled oscillator (DCO) |
US8854096B1 (en) * | 2013-10-24 | 2014-10-07 | Analog Devices Technology | System and method of clock generation in high speed serial communication |
KR102352633B1 (ko) * | 2014-07-25 | 2022-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발진 회로 및 그것을 포함하는 반도체 장치 |
CN105281764B (zh) * | 2015-10-23 | 2018-03-16 | 上海航天测控通信研究所 | 基于多点频一体化的遥测信号直流调制装置及其方法 |
WO2017195614A1 (ja) * | 2016-05-11 | 2017-11-16 | ソニー株式会社 | 発振回路、発振方法、およびpll回路 |
US10840923B2 (en) * | 2016-09-29 | 2020-11-17 | Intel IP Corporation | Apparatus, system and method of generating a frequency output with a digitally controlled ring oscillator (DCRO) |
US10937348B2 (en) * | 2017-11-23 | 2021-03-02 | Facebook Technologies, Llc | Analog data shifter for a current mode display |
JP7223387B2 (ja) * | 2018-05-24 | 2023-02-16 | ザインエレクトロニクス株式会社 | デューティ補償装置 |
US10971061B2 (en) | 2019-01-11 | 2021-04-06 | Facebook Technologies, Llc | Control scheme for a scanning display |
CN110113032B (zh) * | 2019-05-17 | 2023-06-02 | 芯翼信息科技(南京)有限公司 | 晶体振荡控制电路及其控制方法 |
US11095297B2 (en) * | 2019-06-10 | 2021-08-17 | Stmicroelectronics International N.V. | Phase locked loop (PLL) circuit with voltage controlled oscillator (VCO) having reduced gain |
KR20210057416A (ko) * | 2019-11-12 | 2021-05-21 | 삼성전자주식회사 | 무선 통신 장치 및 방법 |
CN110830738B (zh) * | 2019-11-18 | 2021-05-28 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的串行图像数据训练系统及仿真系统 |
CN112165325A (zh) * | 2020-09-27 | 2021-01-01 | 灿芯半导体(上海)有限公司 | 一种用于pll电路的压控振荡器电路 |
US11489518B2 (en) * | 2021-03-05 | 2022-11-01 | Qualcomm Incorporated | Inverter-based delay element with adjustable current source/sink to reduce delay sensitivity to process and supply voltage variation |
JP2022140034A (ja) * | 2021-03-12 | 2022-09-26 | キヤノン株式会社 | Pll回路、半導体装置、機器 |
KR20240051110A (ko) * | 2021-06-25 | 2024-04-19 | 아이씨 아날리티카, 엘엘씨 | 링 발진기들을 측정하기 위한 확장가능한 디지털 인프라스트럭처를 구현하기 위한 장치 및 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059181A (ja) * | 1998-08-06 | 2000-02-25 | Yamaha Corp | 電圧制御発振器 |
JP2002271176A (ja) * | 2001-03-06 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 電圧制御発振回路 |
JP2003069390A (ja) * | 2001-08-29 | 2003-03-07 | Ricoh Co Ltd | Pll回路 |
JP2003103831A (ja) * | 2001-09-28 | 2003-04-09 | Ricoh Co Ltd | パルス変調信号生成回路、半導体レーザ変調装置、光学走査装置及び画像形成装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5138623A (en) * | 1990-03-06 | 1992-08-11 | Ricoh Company, Ltd. | Semiconductor laser control device |
US5258780A (en) * | 1990-05-09 | 1993-11-02 | Ricoh Company, Ltd. | Beam recorder forming low density dots |
JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
US5237579A (en) * | 1992-01-22 | 1993-08-17 | Ricoh Co. Ltd. | Semiconductor laser controller using optical-electronic negative feedback loop |
JP2938721B2 (ja) * | 1993-06-04 | 1999-08-25 | 株式会社リコー | 半導体レーザ制御装置 |
JPH07202688A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | Pll回路 |
EP0731560B1 (en) * | 1995-03-07 | 2003-05-28 | STMicroelectronics S.r.l. | Wide frequency range VCO with low jitter |
US5946334A (en) * | 1996-03-27 | 1999-08-31 | Ricoh Company, Inc. | Semiconductor laser control system |
JP4319259B2 (ja) | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジpll装置、位相ロックループ方法及びディスク再生装置 |
US6011443A (en) | 1998-07-16 | 2000-01-04 | Seiko Epson Corporation | CMOS voltage controlled oscillator |
US6275116B1 (en) * | 1999-06-08 | 2001-08-14 | Cypress Semiconductor Corp. | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator |
JP3983449B2 (ja) * | 1999-10-15 | 2007-09-26 | 株式会社リコー | パルス幅変調回路、光書き込み装置及び画像形成装置 |
US6396357B1 (en) * | 2000-05-01 | 2002-05-28 | Agere Systems Guardian Corp. | Low voltage differential voltage-controlled ring oscillator |
JP2002171165A (ja) | 2000-09-21 | 2002-06-14 | Ricoh Co Ltd | Pll回路 |
JP2002246899A (ja) | 2001-02-15 | 2002-08-30 | Ricoh Co Ltd | Pll回路 |
EP1286533B1 (en) * | 2001-03-14 | 2011-09-14 | Ricoh Company, Ltd. | Light-emission modulation having effective scheme of creating gray scale on image |
JP4623546B2 (ja) * | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
-
2004
- 2004-03-17 JP JP2004075842A patent/JP4623546B2/ja not_active Expired - Fee Related
- 2004-05-27 US US10/854,268 patent/US7193480B2/en not_active Expired - Fee Related
-
2006
- 2006-12-08 US US11/608,352 patent/US7400210B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000059181A (ja) * | 1998-08-06 | 2000-02-25 | Yamaha Corp | 電圧制御発振器 |
JP2002271176A (ja) * | 2001-03-06 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 電圧制御発振回路 |
JP2003069390A (ja) * | 2001-08-29 | 2003-03-07 | Ricoh Co Ltd | Pll回路 |
JP2003103831A (ja) * | 2001-09-28 | 2003-04-09 | Ricoh Co Ltd | パルス変調信号生成回路、半導体レーザ変調装置、光学走査装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040251973A1 (en) | 2004-12-16 |
US7193480B2 (en) | 2007-03-20 |
US20070080753A1 (en) | 2007-04-12 |
US7400210B2 (en) | 2008-07-15 |
JP2005020704A (ja) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623546B2 (ja) | 電圧制御発振器、pll回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 | |
JP4404351B2 (ja) | 画素クロック生成回路及び画像形成装置 | |
US6498617B1 (en) | Pulse width modulation circuit, optical write unit, image forming apparatus and optical write method | |
US6731317B2 (en) | Pulse modulation signal generation circuit, and semiconductor laser modulation device, optical scanning device and image formation device using the same | |
US7656422B2 (en) | Pulse width modulaton device and image forming apparatus | |
JP5458556B2 (ja) | タイミング調整回路、固体撮像素子、およびカメラシステム | |
JP3515087B2 (ja) | パルス変調信号生成回路、半導体レーザ変調装置、光学走査装置及び画像形成装置 | |
JP2004208152A (ja) | 遅延回路 | |
JP4603234B2 (ja) | 画素クロック及びパルス変調信号生成装置、光学走査装置及び画像形成装置 | |
JP4313132B2 (ja) | 画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 | |
JP2007230173A (ja) | パルス幅変調装置及び画像形成装置 | |
JP4012661B2 (ja) | 信号生成回路、半導体レーザ駆動制御回路及び画像形成装置 | |
JP2008018615A (ja) | パルス幅変調装置及び画像形成装置 | |
JP3361435B2 (ja) | 時間計数回路及びpll回路 | |
JP2001350389A (ja) | 同期クロック発生装置および画像形成装置 | |
JP2004284130A (ja) | 半導体レーザ変調駆動装置及び画像形成装置 | |
JP2008143062A (ja) | 画素クロック生成装置および画像形成装置 | |
JPH11263040A (ja) | 画像形成装置 | |
JP4787797B2 (ja) | 半導体レーザ駆動制御回路及び画像形成装置 | |
JPH0746094A (ja) | パルス幅変調回路 | |
JP2001018445A (ja) | 画像形成装置 | |
JP2004304146A (ja) | 光源駆動装置及び画像形成装置 | |
JP2002044936A (ja) | チャージポンプ回路及びそれを用いたレーザ印画エンジン | |
JPH10181092A (ja) | 画像形成装置 | |
JP2001189646A (ja) | 遅延回路、遅延制御回路、vco回路、ディレーチェーン回路、パルス幅付加回路、レーザ印画エンジン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |