JP2000059181A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JP2000059181A JP2000059181A JP10223360A JP22336098A JP2000059181A JP 2000059181 A JP2000059181 A JP 2000059181A JP 10223360 A JP10223360 A JP 10223360A JP 22336098 A JP22336098 A JP 22336098A JP 2000059181 A JP2000059181 A JP 2000059181A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- controlled oscillator
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 動作温度やプロセスのバラツキに依存しない
入出力特性を有し、高い発振周波数が得られる電圧制御
発振器を提供する。 【解決手段】 リングオシレータ部２０はインバータユ
ニットＵ１，Ｕ２，…Ｕｎから構成される。各インバー
タに流れる電流は、Ｖ−Ｉ変換部１０のＰチャンネルト
ランジスタＰ１とカレントミラー回路を構成するＰチャ
ンネルトランジスタＰ３を流れる電流によって制御され
る。ここで、ＰチャンネルトランジスタＰ３のドレイン
−ソース間電圧ＶＤＰ３は飽和領域と未飽和領域の境界
で動作するようにＰチャンネルトランジスタＰ４のドレ
イン電圧が与えられる。
入出力特性を有し、高い発振周波数が得られる電圧制御
発振器を提供する。 【解決手段】 リングオシレータ部２０はインバータユ
ニットＵ１，Ｕ２，…Ｕｎから構成される。各インバー
タに流れる電流は、Ｖ−Ｉ変換部１０のＰチャンネルト
ランジスタＰ１とカレントミラー回路を構成するＰチャ
ンネルトランジスタＰ３を流れる電流によって制御され
る。ここで、ＰチャンネルトランジスタＰ３のドレイン
−ソース間電圧ＶＤＰ３は飽和領域と未飽和領域の境界
で動作するようにＰチャンネルトランジスタＰ４のドレ
イン電圧が与えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧、温度、
プロセス等のバラツキに依存しない良好な入出力特性を
有し、且つ高い発振周波数を得ることができる電圧制御
発振器に関する。
プロセス等のバラツキに依存しない良好な入出力特性を
有し、且つ高い発振周波数を得ることができる電圧制御
発振器に関する。
【０００２】
【従来の技術】入力電圧に応じた発振周波数で発振する
電圧制御発振器としては、各種の方式が知られている。
このうち、リングオシレータ方式のものは、複数のイン
バータを循環的に接続して構成されるため、デジタル回
路に好適である。図３は、従来の電圧制御発振器の回路
図である。この電圧制御発振器ＶＣＯは、Ｖ−Ｉ変換器
１とリングオシレータ２から大略構成されており、制御
入力端子ＣＯＮＴにコントロール信号ＣＳが供給される
ようになっている。Ｖ−Ｉ変換器１は、コントロール信
号ＣＳの電圧値Ｖinを電流値に変換するものである。図
に示すようにオペアンプＯＰの正入力端子には、Ｐチャ
ンネルトランジスタＰ１のドレイン電圧Ｖｒがフィード
バックされるので、電圧Ｖinと電圧Ｖｒは常に等しくな
る。したがって、ＰチャンネルトランジスタＰ１に流れ
る電流ｉ１は、以下に示すの式１で与えられる。 ｉ１＝Ｖｒ／Ｒ＝Ｖin／Ｒ…式１ 式１から、電流ｉ１は電圧Ｖinにのみ依存し、電源電
圧、動作温度、あるいはプロセスのバラツキに全く依存
しないことがわかる。ここで、Ｐチャンネルトランジス
タＰ１，Ｐ２のサイズは同一となるように設定されてい
る。両トランジスタはカレントミラー回路を構成するの
で、電流ｉ１の値とＰチャンネルトランジスタＰ２を流
れる電流ｉ２の値は一致する。
電圧制御発振器としては、各種の方式が知られている。
このうち、リングオシレータ方式のものは、複数のイン
バータを循環的に接続して構成されるため、デジタル回
路に好適である。図３は、従来の電圧制御発振器の回路
図である。この電圧制御発振器ＶＣＯは、Ｖ−Ｉ変換器
１とリングオシレータ２から大略構成されており、制御
入力端子ＣＯＮＴにコントロール信号ＣＳが供給される
ようになっている。Ｖ−Ｉ変換器１は、コントロール信
号ＣＳの電圧値Ｖinを電流値に変換するものである。図
に示すようにオペアンプＯＰの正入力端子には、Ｐチャ
ンネルトランジスタＰ１のドレイン電圧Ｖｒがフィード
バックされるので、電圧Ｖinと電圧Ｖｒは常に等しくな
る。したがって、ＰチャンネルトランジスタＰ１に流れ
る電流ｉ１は、以下に示すの式１で与えられる。 ｉ１＝Ｖｒ／Ｒ＝Ｖin／Ｒ…式１ 式１から、電流ｉ１は電圧Ｖinにのみ依存し、電源電
圧、動作温度、あるいはプロセスのバラツキに全く依存
しないことがわかる。ここで、Ｐチャンネルトランジス
タＰ１，Ｐ２のサイズは同一となるように設定されてい
る。両トランジスタはカレントミラー回路を構成するの
で、電流ｉ１の値とＰチャンネルトランジスタＰ２を流
れる電流ｉ２の値は一致する。
【０００３】次に、Ｖ−Ｉ変換器１で発生した電圧Ｖｐ
と電圧Ｖｎとは、リングオシレータ２に供給される。リ
ングオシレータ２は複数のインバータを直列に接続して
構成されている。各インバータのＰチャンネルトランジ
スタＰ３〜Ｐｎ＋１とＰチャンネルトランジスタＰ１，
Ｐ２のサイズは同一となるように設定されており、また
ＮチャンネルトランジスタＮ２〜ＮｎとＮチャンネルト
ランジスタＮ１のサイズは同一となるように設定されて
いる。この場合、各インバータを流れる電流の値は電流
ｉ１の値と一致する。
と電圧Ｖｎとは、リングオシレータ２に供給される。リ
ングオシレータ２は複数のインバータを直列に接続して
構成されている。各インバータのＰチャンネルトランジ
スタＰ３〜Ｐｎ＋１とＰチャンネルトランジスタＰ１，
Ｐ２のサイズは同一となるように設定されており、また
ＮチャンネルトランジスタＮ２〜ＮｎとＮチャンネルト
ランジスタＮ１のサイズは同一となるように設定されて
いる。この場合、各インバータを流れる電流の値は電流
ｉ１の値と一致する。
【０００４】一般に、各インバータの遅延時間Ｔは、Ｔ
＝ＣＶ／ｉと表すことができる。このため、リングオシ
レータがｎ段のインバータから構成されているとすれ
ば、電圧制御発振器ＶＣＯの発振周波数ｆは、以下に示
す式２で概算される。 ｆ＝ｎ・ｉ／ＣＶ＝ｎ・Ｖin／（ＣＶ・Ｒ）…式２ 式２より、発振周波数ｆは動作温度やプロセスのバラツ
キに依存せず、電圧Ｖinに依存することがわかる。
＝ＣＶ／ｉと表すことができる。このため、リングオシ
レータがｎ段のインバータから構成されているとすれ
ば、電圧制御発振器ＶＣＯの発振周波数ｆは、以下に示
す式２で概算される。 ｆ＝ｎ・ｉ／ＣＶ＝ｎ・Ｖin／（ＣＶ・Ｒ）…式２ 式２より、発振周波数ｆは動作温度やプロセスのバラツ
キに依存せず、電圧Ｖinに依存することがわかる。
【０００５】しかしながら、上述した電圧制御発振器Ｖ
ＣＯの実際の動作においては、信号振幅との関係で各イ
ンバータを流れる電流の値が電流ｉ１の値よりも小さく
設定する必要が生じる。この点について初段のインバー
タを例に挙げ説明する。図４は初段のインバータの回路
図である。図５は信号電圧の波形図であり、同図に示す
信号電圧Ｖは、ＰチャンネルトランジスタＰ４のドレイ
ン電圧である。この図に示すように信号電圧Ｖは、期間
Ｔ１においてＰチャンネルトランジスタＰ１のドレイン
電圧を上回り、期間Ｔ２においてＮチャンネルトランジ
スタＮ１のドレイン電圧を下回る。このため、Ｐチャン
ネルトランジスタＰ３およびＮチャンネルトランジスタ
Ｎ３のドレイン−ソース間電圧ＶDSは、低電圧に設定さ
れることになる。ドレイン−ソース間電圧ＶDSとドレイ
ン電流ｉｄの特性は、一般に図６に示すものとなる。こ
こで、ＰチャンネルトランジスタＰ１のドレイン−ソー
ス間電圧をＶDS1、ＰチャンネルトランジスタＰ３のド
レイン−ソース間電圧はＶDS3とすれば、図示するよう
にＶDS1は飽和領域に位置し、ＶDS3は未飽和領域に位置
するため、ｉ１＞ｉ３となってしまう。上述した式２に
よれば、各インバータを流れる電流ｉと発振周波数ｆは
比例するので、電流ｉ３によって発振周波数ｆが低下し
てしまうといった問題があった。
ＣＯの実際の動作においては、信号振幅との関係で各イ
ンバータを流れる電流の値が電流ｉ１の値よりも小さく
設定する必要が生じる。この点について初段のインバー
タを例に挙げ説明する。図４は初段のインバータの回路
図である。図５は信号電圧の波形図であり、同図に示す
信号電圧Ｖは、ＰチャンネルトランジスタＰ４のドレイ
ン電圧である。この図に示すように信号電圧Ｖは、期間
Ｔ１においてＰチャンネルトランジスタＰ１のドレイン
電圧を上回り、期間Ｔ２においてＮチャンネルトランジ
スタＮ１のドレイン電圧を下回る。このため、Ｐチャン
ネルトランジスタＰ３およびＮチャンネルトランジスタ
Ｎ３のドレイン−ソース間電圧ＶDSは、低電圧に設定さ
れることになる。ドレイン−ソース間電圧ＶDSとドレイ
ン電流ｉｄの特性は、一般に図６に示すものとなる。こ
こで、ＰチャンネルトランジスタＰ１のドレイン−ソー
ス間電圧をＶDS1、ＰチャンネルトランジスタＰ３のド
レイン−ソース間電圧はＶDS3とすれば、図示するよう
にＶDS1は飽和領域に位置し、ＶDS3は未飽和領域に位置
するため、ｉ１＞ｉ３となってしまう。上述した式２に
よれば、各インバータを流れる電流ｉと発振周波数ｆは
比例するので、電流ｉ３によって発振周波数ｆが低下し
てしまうといった問題があった。
【０００６】これを回避するために、図７に示す電圧制
御発振器が提案されている（“A Low Jitter 0.3-165MH
z CMOS PLL Frequency Synthesizer for 3V/5V Operati
on”IEEE J. Solid-State Circuits vol.32, NO.4, Apr
il 1997 P582-586）。この電圧制御発振器ＶＣＯでは、
制御入力端子ＣＯＮＴにコントロール信号ＣＳが供給さ
れるようになっている。ＰチャンネルトランジスタＰ１
〜Ｐ９のトランジスタサイズが同一であるならば、Ｖp1
＜Ｖp2となる。また、ＰチャンネルトランジスタＰ４，
Ｐ５には同一の電流が流れ、それらのトランジスタサイ
ズは同一であるから、Ｖp1＝Ｖp2−ｎＡとなる。したが
って、ｎＡは、Ｖp2−Ｖp1となり、前述したようにドレ
イン−ソース間電圧だ小さくなって電流が絞られるとい
ったことがなくなる。
御発振器が提案されている（“A Low Jitter 0.3-165MH
z CMOS PLL Frequency Synthesizer for 3V/5V Operati
on”IEEE J. Solid-State Circuits vol.32, NO.4, Apr
il 1997 P582-586）。この電圧制御発振器ＶＣＯでは、
制御入力端子ＣＯＮＴにコントロール信号ＣＳが供給さ
れるようになっている。ＰチャンネルトランジスタＰ１
〜Ｐ９のトランジスタサイズが同一であるならば、Ｖp1
＜Ｖp2となる。また、ＰチャンネルトランジスタＰ４，
Ｐ５には同一の電流が流れ、それらのトランジスタサイ
ズは同一であるから、Ｖp1＝Ｖp2−ｎＡとなる。したが
って、ｎＡは、Ｖp2−Ｖp1となり、前述したようにドレ
イン−ソース間電圧だ小さくなって電流が絞られるとい
ったことがなくなる。
【０００７】
【発明が解決しようとする課題】しかしながら、図７に
示す電圧制御発振器ＶＣＯにあっては、電圧Ｖp1と電圧
Ｖp2が、入力電圧Ｖinにのみ依存するのではなく、電源
電圧、動作温度、あるいはプロセスのバラツキに依存し
てしまう。このため、入力電圧Ｖinに対する発振周波数
ｆの特性が変動するといった問題がある。
示す電圧制御発振器ＶＣＯにあっては、電圧Ｖp1と電圧
Ｖp2が、入力電圧Ｖinにのみ依存するのではなく、電源
電圧、動作温度、あるいはプロセスのバラツキに依存し
てしまう。このため、入力電圧Ｖinに対する発振周波数
ｆの特性が変動するといった問題がある。
【０００８】本発明は、上述した事情に鑑みてなされた
ものであり、動作温度やプロセスのバラツキに依存しな
い入出力特性を有し、高い発振周波数が得られる電圧制
御発振器を提供することを目的とする。
ものであり、動作温度やプロセスのバラツキに依存しな
い入出力特性を有し、高い発振周波数が得られる電圧制
御発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
請求項１に記載の発明にあっては、複数のインバータを
循環的に接続したリングオシレータ部と、入力電圧に応
じて各インバータに流す電流を制御する電圧電流変換部
とを有する電圧制御発振器において、前記電圧電流変換
部に前記入力電圧に応じた電流が流れる第１のトランジ
スタを設け、前記各インバータに電源ラインと接続され
るとともに前記第１のトランジスタとカレントミラー回
路を構成する第２のトランジスタを各々設け、前記第２
のトランジスタを飽和領域と未飽和領域との境界で動作
させるようにバイアスすることを特徴とする。
請求項１に記載の発明にあっては、複数のインバータを
循環的に接続したリングオシレータ部と、入力電圧に応
じて各インバータに流す電流を制御する電圧電流変換部
とを有する電圧制御発振器において、前記電圧電流変換
部に前記入力電圧に応じた電流が流れる第１のトランジ
スタを設け、前記各インバータに電源ラインと接続され
るとともに前記第１のトランジスタとカレントミラー回
路を構成する第２のトランジスタを各々設け、前記第２
のトランジスタを飽和領域と未飽和領域との境界で動作
させるようにバイアスすることを特徴とする。
【００１０】また、請求項２に記載した発明にあって
は、電源ラインに各々接続される第１，第２のトランジ
スタに入力電圧に応じた電流を各々流す電圧電流変換部
と、複数のインバータを循環的に接続したリングオシレ
ータ部とを備え、前記各インバータは、前記電源ライン
と接続されるとともに前記第１のトランジスタとの間で
カレントミラー回路を構成する第３のトランジスタと、
前記第３のトランジスタと直列に接続されるとともにそ
のゲートが前記第２のトランジスタのゲートと接続され
インバータを構成する他の素子に電流を給電する第４の
トランジスタとを各々備え、前記第１のトランジスタ、
前記第３のトランジスタ、および前記第４のトランジス
タのトランジスタサイズを等しく設定し、前記第１のト
ランジスタサイズに対して前記第２のトランジスタサイ
ズを１／４に設定したことを特徴とする。
は、電源ラインに各々接続される第１，第２のトランジ
スタに入力電圧に応じた電流を各々流す電圧電流変換部
と、複数のインバータを循環的に接続したリングオシレ
ータ部とを備え、前記各インバータは、前記電源ライン
と接続されるとともに前記第１のトランジスタとの間で
カレントミラー回路を構成する第３のトランジスタと、
前記第３のトランジスタと直列に接続されるとともにそ
のゲートが前記第２のトランジスタのゲートと接続され
インバータを構成する他の素子に電流を給電する第４の
トランジスタとを各々備え、前記第１のトランジスタ、
前記第３のトランジスタ、および前記第４のトランジス
タのトランジスタサイズを等しく設定し、前記第１のト
ランジスタサイズに対して前記第２のトランジスタサイ
ズを１／４に設定したことを特徴とする。
【００１１】
【発明の実施の形態】Ａ．第１実施形態 Ａ−１．第１実施形態の構成 本発明の一実施形態に係わる電圧制御発振器の構成を図
面を参照しつつ説明する。図１は、本実施形態に係わる
電圧制御発振器の回路図である。図に示すように、電圧
制御発振器ＶＣＯは、Ｖ−Ｉ変換部１０、ｎ個のインバ
ータユニットＵ１，Ｕ２，…Ｕｎを備えたリングオシレ
ータ部２０、および差動入力を変換して出力発振信号Ｓ
outを生成するオペアンプＯＰ３から大略構成されてい
る。なお、以下の説明において、Ｖp1，Ｖp2，Ｖp3，Ｖ
p4およびＶＤＰ３は、図に示す各トランジスタの電圧を
示すものとする。
面を参照しつつ説明する。図１は、本実施形態に係わる
電圧制御発振器の回路図である。図に示すように、電圧
制御発振器ＶＣＯは、Ｖ−Ｉ変換部１０、ｎ個のインバ
ータユニットＵ１，Ｕ２，…Ｕｎを備えたリングオシレ
ータ部２０、および差動入力を変換して出力発振信号Ｓ
outを生成するオペアンプＯＰ３から大略構成されてい
る。なお、以下の説明において、Ｖp1，Ｖp2，Ｖp3，Ｖ
p4およびＶＤＰ３は、図に示す各トランジスタの電圧を
示すものとする。
【００１２】まず、Ｖ−Ｉ変換器１０は、制御入力端子
ＣＯＮＴに供給されるコントロール信号ＣＳの電圧（Ｖ
in）を電流に変換するためのものである。Ｖ−Ｉ変換器
１０において、オペアンプＯＰ１の正入力端子にはＰチ
ャンネルトランジスタＰ１のドレインが接続され、同様
にオペアンプＯＰ２の正入力端子にはＰチャンネルトラ
ンジスタＰ２のドレインが接続される。また、オペアン
プＯＰ１，ＯＰ２の負入力端子にはコントロール信号Ｃ
Ｓが供給されている。Ｐチャンネルトランジスタではゲ
ートとドレインで信号の位相が反転するから、上述した
ように構成すると負帰還がかかることになる。このた
め、コントロール信号ＣＳの電圧ＶinとＰチャンネルト
ランジスタＰ１，Ｐ２の各ドレイン電圧Ｖｒ１，Ｖｒ２
は一致する。
ＣＯＮＴに供給されるコントロール信号ＣＳの電圧（Ｖ
in）を電流に変換するためのものである。Ｖ−Ｉ変換器
１０において、オペアンプＯＰ１の正入力端子にはＰチ
ャンネルトランジスタＰ１のドレインが接続され、同様
にオペアンプＯＰ２の正入力端子にはＰチャンネルトラ
ンジスタＰ２のドレインが接続される。また、オペアン
プＯＰ１，ＯＰ２の負入力端子にはコントロール信号Ｃ
Ｓが供給されている。Ｐチャンネルトランジスタではゲ
ートとドレインで信号の位相が反転するから、上述した
ように構成すると負帰還がかかることになる。このた
め、コントロール信号ＣＳの電圧ＶinとＰチャンネルト
ランジスタＰ１，Ｐ２の各ドレイン電圧Ｖｒ１，Ｖｒ２
は一致する。
【００１３】ただし、ＰチャンネルトランジスタＰ２の
サイズは、ＰチャンネルトランジスタＰ１のサイズに対
して１／４に設定されており、抵抗Ｒ１，Ｒ２の抵抗値
は一致するように設定されている。また、電圧Ｖinの直
流レベルと振幅は、ＰチャンネルトランジスタＰ１，Ｐ
２が常に飽和領域で動作するように設定されている。
サイズは、ＰチャンネルトランジスタＰ１のサイズに対
して１／４に設定されており、抵抗Ｒ１，Ｒ２の抵抗値
は一致するように設定されている。また、電圧Ｖinの直
流レベルと振幅は、ＰチャンネルトランジスタＰ１，Ｐ
２が常に飽和領域で動作するように設定されている。
【００１４】次に、リングオシレータ部２０は、各イン
バータユニットＵ１，Ｕ２，…，Ｕｎから構成されてい
る。各インバータは同一の構成であるから、ここでは、
インバータユニットＵ１について説明する。インバータ
ユニットＵ１において、ＰチャンネルトランジスタＰ
３，Ｐ４は直列に接続されており、Ｐ３のゲートはＰ１
のゲートと接続され、Ｐ４のゲートはＰ２のゲートと各
々接続されている。また、Ｐ４のドレインには、差動で
動作するＰチャンネルトランジスタＰ５，Ｐ６のソース
が各々接続されており、それらのドレイン側には、アク
ティブ負荷として作用するＮチャンネルトランジスタＮ
１，Ｎ２およびＮ３，Ｎ４が各々設けられている。な
お、Ｎ２およびＮ３には、バイアス電圧Ｖｂが図示せぬ
定電圧源から供給されるようになっている。また、Ｐ
３，Ｐ４のトランジスタサイズは、Ｐ１のトランジスタ
サイズと一致している。
バータユニットＵ１，Ｕ２，…，Ｕｎから構成されてい
る。各インバータは同一の構成であるから、ここでは、
インバータユニットＵ１について説明する。インバータ
ユニットＵ１において、ＰチャンネルトランジスタＰ
３，Ｐ４は直列に接続されており、Ｐ３のゲートはＰ１
のゲートと接続され、Ｐ４のゲートはＰ２のゲートと各
々接続されている。また、Ｐ４のドレインには、差動で
動作するＰチャンネルトランジスタＰ５，Ｐ６のソース
が各々接続されており、それらのドレイン側には、アク
ティブ負荷として作用するＮチャンネルトランジスタＮ
１，Ｎ２およびＮ３，Ｎ４が各々設けられている。な
お、Ｎ２およびＮ３には、バイアス電圧Ｖｂが図示せぬ
定電圧源から供給されるようになっている。また、Ｐ
３，Ｐ４のトランジスタサイズは、Ｐ１のトランジスタ
サイズと一致している。
【００１５】以上の構成において、入力電圧Ｖinに応じ
た電流が各インバータユニットＵ１，Ｕ２，…Ｕｎを流
れると、まず、インバータユニットＵ１が出力信号Ｏ
1，ＯＮ1を生成する。これらがインバータユニットＵ２
に供給されると、出力信号Ｏ1，ＯＮ1を各々反転した出
力信号Ｏ2，ＯＮ2が生成される。以後同様にインバータ
ユニットＵ３〜Ｕｎを出力信号が伝搬していき、最終段
のインバータユニットＵｎにおいて出力信号Ｏｎ，ＯＮ
ｎが生成されると、これらが初段のインバータユニット
Ｕ１にフィードバックされる。したがって、各インバー
タユニットＵ１，Ｕ２，…Ｕｎの遅延時間によって、発
振周波数ｆが定まる。
た電流が各インバータユニットＵ１，Ｕ２，…Ｕｎを流
れると、まず、インバータユニットＵ１が出力信号Ｏ
1，ＯＮ1を生成する。これらがインバータユニットＵ２
に供給されると、出力信号Ｏ1，ＯＮ1を各々反転した出
力信号Ｏ2，ＯＮ2が生成される。以後同様にインバータ
ユニットＵ３〜Ｕｎを出力信号が伝搬していき、最終段
のインバータユニットＵｎにおいて出力信号Ｏｎ，ＯＮ
ｎが生成されると、これらが初段のインバータユニット
Ｕ１にフィードバックされる。したがって、各インバー
タユニットＵ１，Ｕ２，…Ｕｎの遅延時間によって、発
振周波数ｆが定まる。
【００１６】Ａ−２．実施形態の動作 次に、本実施形態に係わる実施形態の動作を説明する。
まず、入力電圧ＶinがＶ−Ｉ変換器１０に供給される
と、入力電圧Ｖinに応じた電流がＰチャンネルトランジ
スタＰ１，Ｐ２を流れる。ここで、上述したようにＰ
１，Ｐ３のトランジスタサイズは一致するから、式３が
成立する。 Ｖp1＝Ｖp3…式３ 次に、Ｐ３を流れる電流ｉp3とＰ４を流れる電流ｉp4は
等しいので式４が成立する。 ｉp3＝ｉp4…式４ 次に、全てのトランジスタは飽和領域で動作するから、
式４は以下に示す式５に変形することができる。 Idssp3（１−Ｖp3／Ｖtp3）2＝Idssp4（１−Ｖp4／Ｖtp4）2 (Idssp3／Ｖtp32)(Ｖp3−Ｖtp3)2＝(Idssp4／Ｖtp42)(Ｖp4−Ｖtp4)2 Ｋp3(Ｖp3−Ｖtp3)2＝Ｋp4(Ｖp4−Ｖtp4)2…式５ ただし、Ｖtp3，Ｖtp4はＰ３，Ｐ４のピンチオフ電圧で
あり、Idssp3，Idssp4はＰ３，Ｐ４のゲート−ソース間
電圧を０Ｖとした時のドレイン電流である。また、Ｋp
3，Ｋp4は、Ｋp3＝Idssp3／Ｖtp32、Ｋp4＝Idssp4／Ｖt
p42である。ここで、Ｐ３とＰ４は同一のプロセスで作
成されるから、Ｋp3＝Ｋp4、Ｖtp3＝Ｖtp4となる。した
がって、式５は式６に変形することができる。 Ｖp3＝Ｖp4…式６
まず、入力電圧ＶinがＶ−Ｉ変換器１０に供給される
と、入力電圧Ｖinに応じた電流がＰチャンネルトランジ
スタＰ１，Ｐ２を流れる。ここで、上述したようにＰ
１，Ｐ３のトランジスタサイズは一致するから、式３が
成立する。 Ｖp1＝Ｖp3…式３ 次に、Ｐ３を流れる電流ｉp3とＰ４を流れる電流ｉp4は
等しいので式４が成立する。 ｉp3＝ｉp4…式４ 次に、全てのトランジスタは飽和領域で動作するから、
式４は以下に示す式５に変形することができる。 Idssp3（１−Ｖp3／Ｖtp3）2＝Idssp4（１−Ｖp4／Ｖtp4）2 (Idssp3／Ｖtp32)(Ｖp3−Ｖtp3)2＝(Idssp4／Ｖtp42)(Ｖp4−Ｖtp4)2 Ｋp3(Ｖp3−Ｖtp3)2＝Ｋp4(Ｖp4−Ｖtp4)2…式５ ただし、Ｖtp3，Ｖtp4はＰ３，Ｐ４のピンチオフ電圧で
あり、Idssp3，Idssp4はＰ３，Ｐ４のゲート−ソース間
電圧を０Ｖとした時のドレイン電流である。また、Ｋp
3，Ｋp4は、Ｋp3＝Idssp3／Ｖtp32、Ｋp4＝Idssp4／Ｖt
p42である。ここで、Ｐ３とＰ４は同一のプロセスで作
成されるから、Ｋp3＝Ｋp4、Ｖtp3＝Ｖtp4となる。した
がって、式５は式６に変形することができる。 Ｖp3＝Ｖp4…式６
【００１７】次に、Ｖp1とＶp2は以下に示す式７と式８
とで与えられる。 Ｖp1＝Ｖtp1＋（ｉp1／Ｋp1）1/2…式７ Ｖp2＝Ｖtp2＋（ｉp2／Ｋp2）1/2…式８ また、上述したようにＰ２のトランジスタサイズはＰ１
の１／４であるから、式８は以下に示す式９に変形する
ことができる。 Ｖp2＝Ｖtp1＋（４ｉp1／Ｋp1）1/2…式９ ここで、ＶＤＰ３は、式７と式９より、以下に示す式１
０で与えられる。
とで与えられる。 Ｖp1＝Ｖtp1＋（ｉp1／Ｋp1）1/2…式７ Ｖp2＝Ｖtp2＋（ｉp2／Ｋp2）1/2…式８ また、上述したようにＰ２のトランジスタサイズはＰ１
の１／４であるから、式８は以下に示す式９に変形する
ことができる。 Ｖp2＝Ｖtp1＋（４ｉp1／Ｋp1）1/2…式９ ここで、ＶＤＰ３は、式７と式９より、以下に示す式１
０で与えられる。
【００１８】すなわち、Ｐ３は飽和領域と未飽和領域の
境界で動作するようにバイアスされることになる。ま
た、式１０より、ＶＤＰ３は、動作温度やプロセスによ
って定まるＶtp1と入力電圧Ｖinに応じて定まるＶp1に
依存することがわかる。ここで、Ｖtp1は、Ｖp1に比較
して極めて小さく設定することができるので、ＶＤＰ３
は動作温度の変動やプロセスのバラツキにほとんど影響
されない。このため、Ｖtp1は定数とみなすことができ
る。したがって、入力電圧Ｖinに応じた電流をインバー
タユニットＵ１に流すことができる。
境界で動作するようにバイアスされることになる。ま
た、式１０より、ＶＤＰ３は、動作温度やプロセスによ
って定まるＶtp1と入力電圧Ｖinに応じて定まるＶp1に
依存することがわかる。ここで、Ｖtp1は、Ｖp1に比較
して極めて小さく設定することができるので、ＶＤＰ３
は動作温度の変動やプロセスのバラツキにほとんど影響
されない。このため、Ｖtp1は定数とみなすことができ
る。したがって、入力電圧Ｖinに応じた電流をインバー
タユニットＵ１に流すことができる。
【００１９】ところで、仮に、ＶＤＰ３＞Ｖp1−Ｖtp1
であったとしても、Ｐ３は飽和領域で動作するから、イ
ンバータユニットＵ１を流れる電流は、ＶＤＰ３＝Ｖp1
−Ｖtp1の場合と同じである。したがって、ＶＤＰ３＞
ＶＰ１−Ｖtp1となるように構成したとしても、発振周
波数ｆの上限を拡大することはできない。また、ＶＤＰ
３を大きくするということは、それだけ電源電圧（Ｖss
−Ｖdd）に占めるＶＤＰ３の割合が増加し、インバータ
の有効な電圧Ｖvalが小さくなることを意味する。電圧
Ｖvalが下がると、Ｐ５とＮ１−Ｎ２の分圧として与え
られる出力信号Ｏ1もこれに応じて低下する。このた
め、ＶＤＰ３が必要以上に大きくなると、出力信号Ｏ1
が供給されるインバータユニットＵ２のＰチャンネルト
ランジスタをオン状態にすることができなくなり、発振
しなくなる可能性がある。安定した発振動作を行うため
には、インバータユニットＵ１を構成する他のトランジ
スタＰ４〜Ｐ６、Ｎ１〜Ｎ４の動作点を適切に設定する
必要があるので、ＶＤＰ３を大きくするということは、
電源電圧（Ｖss−Ｖdd）を大きく取る必要があることを
意味する。
であったとしても、Ｐ３は飽和領域で動作するから、イ
ンバータユニットＵ１を流れる電流は、ＶＤＰ３＝Ｖp1
−Ｖtp1の場合と同じである。したがって、ＶＤＰ３＞
ＶＰ１−Ｖtp1となるように構成したとしても、発振周
波数ｆの上限を拡大することはできない。また、ＶＤＰ
３を大きくするということは、それだけ電源電圧（Ｖss
−Ｖdd）に占めるＶＤＰ３の割合が増加し、インバータ
の有効な電圧Ｖvalが小さくなることを意味する。電圧
Ｖvalが下がると、Ｐ５とＮ１−Ｎ２の分圧として与え
られる出力信号Ｏ1もこれに応じて低下する。このた
め、ＶＤＰ３が必要以上に大きくなると、出力信号Ｏ1
が供給されるインバータユニットＵ２のＰチャンネルト
ランジスタをオン状態にすることができなくなり、発振
しなくなる可能性がある。安定した発振動作を行うため
には、インバータユニットＵ１を構成する他のトランジ
スタＰ４〜Ｐ６、Ｎ１〜Ｎ４の動作点を適切に設定する
必要があるので、ＶＤＰ３を大きくするということは、
電源電圧（Ｖss−Ｖdd）を大きく取る必要があることを
意味する。
【００２０】一方、ＶＤＰ３＜Ｖp1−Ｖtp1である場合
には、Ｐ３は非飽和領域で動作することになり、インバ
ータユニットＵ１を流れる電流は、ＶＤＰ３＝Ｖp1−Ｖ
tp1の場合と比較して減少する。したがって、発振周波
数ｆの上限が下がってしまう。
には、Ｐ３は非飽和領域で動作することになり、インバ
ータユニットＵ１を流れる電流は、ＶＤＰ３＝Ｖp1−Ｖ
tp1の場合と比較して減少する。したがって、発振周波
数ｆの上限が下がってしまう。
【００２１】これに対して、ＶＤＰ３＝Ｖp1−Ｖtp1と
なるように構成すると、上述した不都合がなく、発振周
波数の上限を拡大することができ、しかも低電圧で安定
して動作させることができる。この結果、発振周波数と
電源電圧の両面より最も効率の良い電圧制御発振器を提
供できる。
なるように構成すると、上述した不都合がなく、発振周
波数の上限を拡大することができ、しかも低電圧で安定
して動作させることができる。この結果、発振周波数と
電源電圧の両面より最も効率の良い電圧制御発振器を提
供できる。
【００２２】Ｂ．第２実施形態 次に、第２実施形態について図面を参照しつつ説明す
る。第２実施形態の電圧制御発振器ＶＣＯは、Ｖ−Ｉ変
換器１０の替わりにその構成を一部変更したＶ−Ｉ変換
器１１を用いる点を除いて、第１実施形態で説明した電
圧制御発振器ＶＣＯと同様である。図２は第２実施形態
に係わる電圧制御発振器の回路図である。なお、図２に
おいて、図１と同一の構成部分には同一の符号を付し、
その説明を省略する。
る。第２実施形態の電圧制御発振器ＶＣＯは、Ｖ−Ｉ変
換器１０の替わりにその構成を一部変更したＶ−Ｉ変換
器１１を用いる点を除いて、第１実施形態で説明した電
圧制御発振器ＶＣＯと同様である。図２は第２実施形態
に係わる電圧制御発振器の回路図である。なお、図２に
おいて、図１と同一の構成部分には同一の符号を付し、
その説明を省略する。
【００２３】Ｖ−Ｉ変換器１１が第１実施形態のＶ−Ｉ
変換器１０と相違するのは、オペアンプＯＰ２、Ｐチャ
ンネルトランジスタＰ２、および抵抗Ｒ２を省略して、
それらの替わりにＰチャンネルトランジスタＰ２',Ｐ
３'およびＮチャンネルトランジスタＮ１',Ｎ２'を設け
た点である。ここで、Ｐ４のトランジスタサイズは、Ｐ
１,Ｐ２',Ｐ３,Ｐ４のトランジスタサイズは等しく、Ｐ
３'のトランジスタサイズはＰ１のトランジスタサイズ
に対して１／４に設定されている。また、Ｎ１'とＮ２'
とのトランジスタサイズは等しくなるように設定されて
いる。Ｐ１とＰ２'のトランジスタサイズが等しいとい
う条件から、Ｐ１を流れる電流ｉp1とＰ２'を流れる電
流ｉp2'の電流値は等しく、また、Ｎ１'とＮ２'とのト
ランジスタサイズが等しいという条件から、電流ｉp2'
とＰ３'を流れる電流ｉp3'の電流値は等しい。
変換器１０と相違するのは、オペアンプＯＰ２、Ｐチャ
ンネルトランジスタＰ２、および抵抗Ｒ２を省略して、
それらの替わりにＰチャンネルトランジスタＰ２',Ｐ
３'およびＮチャンネルトランジスタＮ１',Ｎ２'を設け
た点である。ここで、Ｐ４のトランジスタサイズは、Ｐ
１,Ｐ２',Ｐ３,Ｐ４のトランジスタサイズは等しく、Ｐ
３'のトランジスタサイズはＰ１のトランジスタサイズ
に対して１／４に設定されている。また、Ｎ１'とＮ２'
とのトランジスタサイズは等しくなるように設定されて
いる。Ｐ１とＰ２'のトランジスタサイズが等しいとい
う条件から、Ｐ１を流れる電流ｉp1とＰ２'を流れる電
流ｉp2'の電流値は等しく、また、Ｎ１'とＮ２'とのト
ランジスタサイズが等しいという条件から、電流ｉp2'
とＰ３'を流れる電流ｉp3'の電流値は等しい。
【００２４】また、Ｐ３'のトランジスタサイズはＰ１
のトランジスタサイズに対して１／４であるという条件
から、Ｖp3’は、第１実施形態の式９と同様に、以下に
示す式１１で与えられる。 Ｖp3'＝Ｖtp1＋（４ｉp1／Ｋp1）1/2…式１１ したがって、ＶＤＰ３は、第１実施形態と同様にＶＤＰ
３＝Ｖp1−Ｖtp1となるから（式１０参照）、発振周波
数の上限を拡大することができ、しかも低電圧で安定し
て動作させることができる。
のトランジスタサイズに対して１／４であるという条件
から、Ｖp3’は、第１実施形態の式９と同様に、以下に
示す式１１で与えられる。 Ｖp3'＝Ｖtp1＋（４ｉp1／Ｋp1）1/2…式１１ したがって、ＶＤＰ３は、第１実施形態と同様にＶＤＰ
３＝Ｖp1−Ｖtp1となるから（式１０参照）、発振周波
数の上限を拡大することができ、しかも低電圧で安定し
て動作させることができる。
【００２５】このように、第２実施形態にあっては、第
１実施形態と比較して、オペアンプＯＰ２を省略したＶ
−Ｉ変換器１１を用いたので、第１実施形態と同様の性
能で構成を簡易なものにすることができる。
１実施形態と比較して、オペアンプＯＰ２を省略したＶ
−Ｉ変換器１１を用いたので、第１実施形態と同様の性
能で構成を簡易なものにすることができる。
【００２６】Ｃ．変形例 以上、本発明に係わる実施形態を説明したが、本発明は
上述した実施形態に限定されるものではなく、以下に述
べる各種の変形が可能である。 （１）上述した各実施形態にあっては、Ｐチャンネルト
ランジスタＰ３が飽和領域と未飽和領域の境界で動作す
るように、Ｐ２のトランジスタサイズをＰ１の１／４に
設定してＰ４のゲート電圧を生成したが、本発明はこれ
に限定されるものではなく、Ｐ３が飽和領域と未飽和領
域の境界で動作するのであれば、Ｐ３のバイアス方法は
どのようなものであってもよい。
上述した実施形態に限定されるものではなく、以下に述
べる各種の変形が可能である。 （１）上述した各実施形態にあっては、Ｐチャンネルト
ランジスタＰ３が飽和領域と未飽和領域の境界で動作す
るように、Ｐ２のトランジスタサイズをＰ１の１／４に
設定してＰ４のゲート電圧を生成したが、本発明はこれ
に限定されるものではなく、Ｐ３が飽和領域と未飽和領
域の境界で動作するのであれば、Ｐ３のバイアス方法は
どのようなものであってもよい。
【００２７】（２）また、上述した各実施形態にあって
は、ＰチャンネルトランジスタＰ１，Ｐ３を用いてカレ
ントミラー回路を構成し、各インバータの電流を調整す
るようにしたが、Ｎチャンネルトランジスタを用いてカ
レントミラー回路を構成するようにしてもよい。この場
合には、図１および図２に示す電圧制御発振器におい
て、正電源ラインＶddと負電源ラインＶssを入れ替え、
ＰチャンネルトランジスタとＮチャンネルトランジスタ
を相互に交換すればよい。
は、ＰチャンネルトランジスタＰ１，Ｐ３を用いてカレ
ントミラー回路を構成し、各インバータの電流を調整す
るようにしたが、Ｎチャンネルトランジスタを用いてカ
レントミラー回路を構成するようにしてもよい。この場
合には、図１および図２に示す電圧制御発振器におい
て、正電源ラインＶddと負電源ラインＶssを入れ替え、
ＰチャンネルトランジスタとＮチャンネルトランジスタ
を相互に交換すればよい。
【００２８】
【発明の効果】上述したように本発明に係る発明特定事
項によれば、電源電圧、動作温度、プロセスのバラツキ
に依存せず、極めて良好な入出力特性を有し、しかも高
い発振周波数を得ることができる。
項によれば、電源電圧、動作温度、プロセスのバラツキ
に依存せず、極めて良好な入出力特性を有し、しかも高
い発振周波数を得ることができる。
【図１】 本発明の第１実施形態に係わる電圧制御発振
器の回路図である。
器の回路図である。
【図２】 第２実施形態に係わる電圧制御発振器の回路
図である。
図である。
【図３】 従来の電圧制御発振器の回路図である。
【図４】 従来の電圧制御発振器の初段のインバータの
回路図である。
回路図である。
【図５】 従来の電圧制御発振器に係わる信号電圧の波
形図である。
形図である。
【図６】 ドレイン−ソース間電圧ＶDSとドレイン電流
ｉｄの一般的な特性を示す図である。
ｉｄの一般的な特性を示す図である。
【図７】 従来の電圧制御発振器の他の構成例を示す回
路図である。
路図である。
１０，１１…Ｖ−Ｉ変換部（電圧電流変換部）、２０…
リングオシレータ部、ＶＣＯ…電圧制御発振器、Ｕ１，
Ｕ２，〜Ｕｎ…インバータユニット（インバータ）、Ｖ
in…入力電圧、Ｐ１…Ｐチャンネルトランジスタ（第１
のトランジスタ）、Ｐ３…Ｐチャンネルトランジスタ
（請求項１の第２のトランジスタ、請求項２の第２のト
ランジスタ）、Ｐ２，Ｐ３'…Ｐチャンネルトランジス
タ（請求項２の第２のトランジスタ）、Ｐ４…（第４の
トランジスタ）。
リングオシレータ部、ＶＣＯ…電圧制御発振器、Ｕ１，
Ｕ２，〜Ｕｎ…インバータユニット（インバータ）、Ｖ
in…入力電圧、Ｐ１…Ｐチャンネルトランジスタ（第１
のトランジスタ）、Ｐ３…Ｐチャンネルトランジスタ
（請求項１の第２のトランジスタ、請求項２の第２のト
ランジスタ）、Ｐ２，Ｐ３'…Ｐチャンネルトランジス
タ（請求項２の第２のトランジスタ）、Ｐ４…（第４の
トランジスタ）。
Claims (2)
- 【請求項１】 複数のインバータを循環的に接続したリ
ングオシレータ部と、入力電圧に応じて各インバータに
流す電流を制御する電圧電流変換部とを有する電圧制御
発振器において、 前記電圧電流変換部に前記入力電圧に応じた電流が流れ
る第１のトランジスタを設け、前記各インバータに電源
ラインと接続されるとともに前記第１のトランジスタと
カレントミラー回路を構成する第２のトランジスタを各
々設け、前記第２のトランジスタを飽和領域と未飽和領
域との境界で動作させるようにバイアスすることを特徴
とする電圧制御発振器。 - 【請求項２】 電源ラインに各々接続される第１，第２
のトランジスタに入力電圧に応じた電流を各々流す電圧
電流変換部と、 複数のインバータを循環的に接続したリングオシレータ
部とを備え、 前記各インバータは、前記電源ラインと接続されるとと
もに前記第１のトランジスタとの間でカレントミラー回
路を構成する第３のトランジスタと、前記第３のトラン
ジスタと直列に接続されるとともにそのゲートが前記第
２のトランジスタのゲートと接続されインバータを構成
する他の素子に電流を給電する第４のトランジスタとを
各々備え、 前記第１のトランジスタ、前記第３のトランジスタ、お
よび前記第４のトランジスタのトランジスタサイズを等
しく設定し、前記第１のトランジスタサイズに対して前
記第２のトランジスタサイズを１／４に設定したことを
特徴とする電圧制御発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336098A JP3613017B2 (ja) | 1998-08-06 | 1998-08-06 | 電圧制御発振器 |
| US09/362,469 US6229403B1 (en) | 1998-08-06 | 1999-07-28 | Voltage-controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22336098A JP3613017B2 (ja) | 1998-08-06 | 1998-08-06 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059181A true JP2000059181A (ja) | 2000-02-25 |
| JP3613017B2 JP3613017B2 (ja) | 2005-01-26 |
Family
ID=16796942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22336098A Expired - Fee Related JP3613017B2 (ja) | 1998-08-06 | 1998-08-06 | 電圧制御発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229403B1 (ja) |
| JP (1) | JP3613017B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020704A (ja) * | 2003-05-30 | 2005-01-20 | Ricoh Co Ltd | 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
| JP2006087134A (ja) * | 2005-10-12 | 2006-03-30 | Rohm Co Ltd | 発振回路およびそれを利用した情報記録再生装置、無線送信装置 |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| JP2007060588A (ja) * | 2005-08-26 | 2007-03-08 | Ricoh Co Ltd | Ｐｌｌ回路 |
| US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
| JP2009017556A (ja) * | 2007-07-03 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | 周波数可変オシレータ |
| JP2009153110A (ja) * | 2007-11-29 | 2009-07-09 | Nec Lcd Technologies Ltd | 遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム |
| JP2010273386A (ja) * | 2010-08-16 | 2010-12-02 | Renesas Electronics Corp | 電圧制御発振器 |
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
| JP5328903B2 (ja) * | 2009-05-21 | 2013-10-30 | パナソニック株式会社 | Ｃｍｏｓインバータ型分周器、及び当該分周器を備える携帯電話 |
| JP2020191487A (ja) * | 2019-05-17 | 2020-11-26 | ローム株式会社 | 発振回路、半導体装置、オシレータｉｃ |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290212A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 電圧制御発振器 |
| US6946918B2 (en) * | 2002-01-16 | 2005-09-20 | Oki Electric Industry Co., Ltd. | Differential voltage to current converter having transistors of different sizes |
| KR100433634B1 (ko) * | 2002-04-19 | 2004-05-31 | 한국전자통신연구원 | 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로 |
| JP2004356800A (ja) * | 2003-05-28 | 2004-12-16 | Rohm Co Ltd | 発振回路 |
| US20050275467A1 (en) * | 2004-05-28 | 2005-12-15 | Takao Kakiuchi | Oscillator |
| US7215209B2 (en) * | 2004-12-20 | 2007-05-08 | Ana Semiconductor | Controllable idle time current mirror circuit for switching regulators, phase-locked loops, and delay-locked loops |
| US7224233B2 (en) * | 2005-01-15 | 2007-05-29 | Ana Semiconductor | Smart lock-in circuit for phase-locked loops |
| US7391274B2 (en) * | 2005-03-30 | 2008-06-24 | Etron Technology, Inc | Low voltage operating ring oscillator with almost constant delay time |
| US7242254B2 (en) * | 2005-04-08 | 2007-07-10 | Ana Semiconductor | Adjustable lock-in circuit for phase-locked loops |
| TW200740124A (en) * | 2006-04-03 | 2007-10-16 | Realtek Semiconductor Corp | Rail-to-rail input voltage-controlled oscillating device |
| KR100795007B1 (ko) * | 2006-06-27 | 2008-01-16 | 주식회사 하이닉스반도체 | 동기회로의 지연 장치 및 그 제어방법 |
| TWI339505B (en) * | 2007-08-01 | 2011-03-21 | Univ Nat Taiwan Science Tech | Injection-locked frequency divider |
| US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
| US7948330B2 (en) * | 2009-03-19 | 2011-05-24 | Qualcomm Incorporated | Current controlled oscillator with regulated symmetric loads |
| EP2680442B1 (en) * | 2012-06-28 | 2014-08-13 | Nxp B.V. | Oscillator arrangement |
| US9088289B2 (en) * | 2013-04-11 | 2015-07-21 | Nvidia Corporation | System and method for increasing a voltage range associated with a voltage controlled oscillator |
| CN103501168A (zh) * | 2013-10-23 | 2014-01-08 | 天利半导体（深圳）有限公司 | 一种张弛振荡器电路 |
| DE102019109322A1 (de) * | 2019-04-09 | 2020-10-29 | Tdk Electronics Ag | Oszillatorvorrichtung |
| US11424751B1 (en) * | 2021-06-17 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Programmable regulator voltage controlled ring oscillator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
| JPH0621776A (ja) | 1992-07-01 | 1994-01-28 | Sanyo Electric Co Ltd | 電圧制御型発振回路 |
| JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
| JPH0823266A (ja) | 1994-07-11 | 1996-01-23 | Mitsubishi Electric Corp | 電圧制御発振装置 |
| US5764110A (en) * | 1996-07-15 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Voltage controlled ring oscillator stabilized against supply voltage fluctuations |
| US5748048A (en) * | 1996-12-12 | 1998-05-05 | Cypress Semiconductor Corporation | Voltage controlled oscillator (VCO) frequency gain compensation circuit |
| US6104254A (en) * | 1997-11-18 | 2000-08-15 | Vlsi Technology, Inc. | VCO in CMOS technology having an operating frequency of 1 GHz and greater |
-
1998
- 1998-08-06 JP JP22336098A patent/JP3613017B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-28 US US09/362,469 patent/US6229403B1/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4623546B2 (ja) * | 2003-05-30 | 2011-02-02 | 株式会社リコー | 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
| JP2005020704A (ja) * | 2003-05-30 | 2005-01-20 | Ricoh Co Ltd | 電圧制御発振器、ｐｌｌ回路、パルス変調信号生成回路、半導体レーザ変調装置及び画像形成装置 |
| US7362189B2 (en) | 2004-05-28 | 2008-04-22 | Rohm Co., Ltd. | Oscillator circuit with regulated V-I output stage |
| JP4684616B2 (ja) * | 2004-10-20 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 発振回路 |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| JP2007060588A (ja) * | 2005-08-26 | 2007-03-08 | Ricoh Co Ltd | Ｐｌｌ回路 |
| JP2006087134A (ja) * | 2005-10-12 | 2006-03-30 | Rohm Co Ltd | 発振回路およびそれを利用した情報記録再生装置、無線送信装置 |
| JP2009017556A (ja) * | 2007-07-03 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | 周波数可変オシレータ |
| JP2009153110A (ja) * | 2007-11-29 | 2009-07-09 | Nec Lcd Technologies Ltd | 遅延素子、可変遅延線及び電圧制御発振器並びにそれを備えた表示装置及びシステム |
| US8384462B2 (en) | 2007-11-29 | 2013-02-26 | Nlt Technologies, Ltd. | Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same |
| JP5328903B2 (ja) * | 2009-05-21 | 2013-10-30 | パナソニック株式会社 | Ｃｍｏｓインバータ型分周器、及び当該分周器を備える携帯電話 |
| JP2010273386A (ja) * | 2010-08-16 | 2010-12-02 | Renesas Electronics Corp | 電圧制御発振器 |
| JP2020191487A (ja) * | 2019-05-17 | 2020-11-26 | ローム株式会社 | 発振回路、半導体装置、オシレータｉｃ |
| JP7373917B2 (ja) | 2019-05-17 | 2023-11-06 | ローム株式会社 | 発振回路、半導体装置、オシレータｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3613017B2 (ja) | 2005-01-26 |
| US6229403B1 (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613017B2 (ja) | 電圧制御発振器 | |
| KR102509824B1 (ko) | 발진기 | |
| US7679467B2 (en) | Voltage controlled oscillator | |
| JP2000244285A (ja) | 電圧制御型発振器 | |
| JP3586172B2 (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| US5714912A (en) | VCO supply voltage regulator | |
| US4947140A (en) | Voltage controlled oscillator using differential CMOS circuit | |
| JP7189456B2 (ja) | 電圧制御発振器およびそれを用いたｐｌｌ回路 | |
| CN105391419B (zh) | 石英振荡电路及电子钟表 | |
| US5945883A (en) | Voltage controlled ring oscillator stabilized against supply voltage fluctuations | |
| US6611177B2 (en) | Voltage controlled oscillator including fluctuation transmitter for transmitting potential fluctuation by noise | |
| JP2002223149A (ja) | 半導体集積回路 | |
| JPH10209820A (ja) | 電圧制御発振器 | |
| JP2005130092A (ja) | 電圧制御発振器 | |
| JP2005515680A (ja) | 改良差動インバータ | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JPH07336216A (ja) | 電圧制御発振器 | |
| JP2000183652A (ja) | 発振回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JP2002185291A (ja) | 電圧制御発振器およびｐｌｌ回路 | |
| JP3567077B2 (ja) | 電圧制御発振器 | |
| JPH07321649A (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2002271176A (ja) | 電圧制御発振回路 | |
| KR200362974Y1 (ko) | 래치형 증폭기를 갖는 오실레이터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |