KR200362974Y1 - 래치형 증폭기를 갖는 오실레이터 - Google Patents

Abstract

본 고안은 적은 면적으로 구현이 가능하고 아울러 이상발진의 염려가 없이 안정된 동작을 수행하는 오실레이터를 제공하고자 하는 것으로써, 이를 위한 본 고안은 클럭 발생을 위한 오실레이터에 있어서, 제1 발진노드와 제2 발진노드사이에 병렬적으로 구비된 저항과 오실레이션용 크리스탈을 구비하는 피드백회로부; 인에이블신호에 응답하여 상기 제1 발진노드에 인가되는 신호를 반전시켜 출력하는 제어부; 일측이 공통으로 전원단에 접속되고, 각각의 게이트가 서로의 타측에 접속된 크로스커플된 제1 및 제2 모스트랜지스터와, 상기 제1 발진노드에 인가되는 신호를 게이트로 입력받으며, 상기 제1 모스트랜지스터의 타측과 접지단 사이에 접속된 제3 모스트랜지스터와, 상기 제어부의 출력신호를 게이트로 입력받으며, 상기 제2 모스트랜지스터의 타측과 상기 접지단 사이에 접속된 제4 모스트랜지스터를 구비하고, 상기 제1 모스트랜지스터의 타측단이 상기 제2 발진노드에 접속된 래치형 증폭기; 및 상기 래치형 증폭기의 제2 모스트랜지스터의 타측단에 인가되는 신호를 버퍼링한 후 클럭신호로서 출력하는 버퍼링부를 구비하는 오실레이터를 제공한다.

Description

래치형 증폭기를 갖는 오실레이터{Oscillator having latch type amplifier}

본 고안은 오실레이터(Oscillator)에 관한 것으로, 특히 디지털 회로에 꼭 필요한 클럭(Clock)을 크리스탈 오실레이터(Crystal Oscillator)를 기준클럭으로사용하여 생성하는 오실레이터에 관한 것이다.

도1은 통상적인 오실레이터 회로도로서, CMOS 인버터(12)를 증폭기로 사용하여 특정주파수를 가지는 크리스탈 오실레이터(10)의 미세전압을 증폭시킨 다음 정궤환(positive feedback)시켜 상기 인버터(12)를 발진상태로 만들고 출력버퍼링부(13)를 통해서 최대증폭된 전압을 시스템의 내부 클럭(CLKout)으로 출력하게 된다. 피드백저항(Rf)(11)은 인버터(12)의 동작점을 맞추기 위한 셀프 바이어스(self bias) 용으로서, 보통 저항 값은 1MΩ정도이고, 칩 내부 혹은 외부에 놓인다. 참고적으로 인버터(12) 및 출력버퍼링부(13)는 단일칩 상에 구현되고 크리스탈 오실레이터(10) 및 피드백저항(11)은 상기 칩 외부에 구현된다.

이때 인버터(12)가 발진하기 위한 조건은 폐루프 이득이 1이상이고 위상이 20∼30도 정도 이어야 하는데, 폐루프 이득이 1이상 되기 위해서는 인버터의 트랜스퍼 컨덕턴스(gm)가 크고 출력저항이 작아야 하므로 인버터(12) 폭(Width)이 상당히 커야 한다.

한편, 도2는 오실레이터 동작이 필요 없을시 전류소비를 줄이기 위하여 인에이블신호(E)를 사용하는, 즉 전력절약모드를 구현한 종래의 오실레이터 회로도로서, 인버터(12)의 입력이 낸드게이트 및 인버터로 구성된 제어부(14)에 의해 제어받도록 되어 있다. 즉, 도2의 오실레이터는 전력절약모드에서 인에이블신호(E)가 '로우'가 되어 인버터(12)가 발진을 일으키지 않게 된다.

그러나, 도2의 종래기술은 인버터를 3단으로 사용하므로 피드백 루프에 의하여 링 오실레이션(ring oscillation)이 있을 수 있으며, 또는 RC 시정수에 의하여원하지 않는 발진을 일으키기도 한다. 이는 인버터가 다단으로 이루어져 이득이 필요 이상으로 커서 일어나는 현상이며, 인버터에서 보이는 부하를 줄이기 위하여 인버터(12)의 출력단에 저항(Rp)(15)을 별도로 사용하여야 한다는 문제점을 가진다.

상술한 바와같이 종래기술은 높은 이득을 갖는 인버터를 설계하기 위하여 큰 크기의 인버터를 사용하므로 많은 면적을 차지하며, 전력절약모드를 구현하기 위하여 3단 인버터를 사용함으로 링 오실레이션 등 이상 발진이 일어나기 쉽다.

본 고안은 이러한 문제점을 해결하기 위하여 안출된 것으로서, 적은 면적으로 구현이 가능하고 아울러 이상발진의 염려가 없이 안정된 동작을 수행하는 오실레이터를 제공하는데 그 목적이 있다.

도1은 통상적인 오실레이터 회로도,

도2는 전력절약모드 구현을 위한 종래의 오실레이터 회로도,

도3은 본 고안의 일실시예에 따른 오실레이터 회로도.

* 도면의 주요부분에 대한 부호의 설명

100 : 피드백 회로부

200 : 제어부

300 : 래치형 증폭기

400 : 버퍼링부

상기 목적을 달성하기 위해 본 고안은 클럭 발생을 위한 오실레이터에 있어서, 제1 발진노드와 제2 발진노드사이에 병렬적으로 구비된 저항과 오실레이션용 크리스탈을 구비하는 피드백회로부; 인에이블신호에 응답하여 상기 제1 발진노드에 인가되는 신호를 반전시켜 출력하는 제어부; 일측이 공통으로 전원단에 접속되고, 각각의 게이트가 서로의 타측에 접속된 크로스커플된 제1 및 제2 모스트랜지스터와, 상기 제1 발진노드에 인가되는 신호를 게이트로 입력받으며, 상기 제1 모스트랜지스터의 타측과 접지단 사이에 접속된 제3 모스트랜지스터와, 상기 제어부의 출력신호를 게이트로 입력받으며, 상기 제2 모스트랜지스터의 타측과 상기 접지단 사이에 접속된 제4 모스트랜지스터를 구비하고, 상기 제1 모스트랜지스터의 타측단이 상기 제2 발진노드에 접속된 래치형 증폭기; 및 상기 래치형 증폭기의 제2 모스트랜지스터의 타측단에 인가되는 신호를 버퍼링한 후 클럭신호로서 출력하는 버퍼링부를 구비하는 오실레이터를 제공한다.

이와 같이 본 고안의 오실레이터는 각 트랜지스터의 크기가 적어도 이득이 큰 래치형 증폭기를 사용하여 오실레이터를 구현하므로써, 종래보다 적은 면적에서 오실레이터의 구현이 가능하다. 아울러 상기 래치형 증폭기의 두 입력중 제어부를 통해 입력되는 제2입력신호를 예컨대 논리 '하이' 레벨로 고정시키면 비반전출력단을 논리 '로우'로써 고정시킬 수 있어 전력절약모드를 간단히 수행할 수 있기 때문에, 인버터 3단으로 만든 종래기술(도2)에 비해 간단하고 다른 발진의 염려가 없다.

이하, 본 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 본 고안의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 고안의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도3은 본 고안의 일실시예에 따른 오실레이터 회로도이다.

도3을 참조하면, 본 고안의 일실시예에 따른 오실레이터는, 크리스탈 오실레이터(10)를 포함하는 피드백회로부(100)와, 인에이블신호(E)에 응답하여 인에이블시에 상기 크리스탈 오실레이터(10)의 미세전압신호를 반전시켜 출력하는 제어부(200)와, 상기 크리스탈 오실레이터의 미세전압신호를 제1입력으로 인가받고 상기 제어부(200)의 출력신호를 제2입력으로 인가받아 상기 미세전압신호를 증폭하되, 자신의 반전출력단(n1) 신호가 상기 크리스탈 오실레이터(10)로 정궤환되는 래치형 증폭기(300), 및 상기 래치형 증폭기(300)의 비반전출력단(n2) 신호를 입력받아 버퍼링한 후 클럭신호(CLKout)로서 출력하는 버퍼링부(400)를 포함하여 이루어진다.

구체적으로, 상기 제어부(200)는 상기 인에이블신호(E)와 상기 크리스탈 오실레이터의 미세전압신호를 입력으로 하는 낸드게이트로 실시 구성되어 있고, 상기 래치형 증폭기(300)는 상기 반전출력단(n1)과 접지전압단 사이에 소스-드레인 경로가 연결되고 게이트단으로 상기 크리스탈 오실레이터의 미세전압신호를 인가받는 제1엔모스트랜지스터(32)와, 상기 비반전출력단(n2)과 접지전압단 사이에 소스-드레인 경로가 연결되고 게이트단으로 상기 낸드게이트의 출력신호를 인가받는 제2엔모스트랜지스터(33)와, 공급전압단과 상기 반전출력단(n1) 사이에 소스-드레인 경로가 연결되고 게이트단이 상기 비반전출력단(n2)에 연결된 제1피모스트랜지스터(34), 및 공급전압단과 상기 비반전출력단(n2) 사이에 소스-드레인 경로가 연결되고 게이트단이 상기 반전출력단(n1)에 연결된 제2피모스트랜지스터(35)로 실시 구성되어 있다. 그리고 피드백회로부(100)는 종래와 동일하게 상기 반전출력단(n1)과 상기 크리스탈 오실레이터의 미세전압신호 입력단(OSCout) 사이에 연결된 피드백저항(11)을 포함하고 있다.

전반적인 동작을 살펴보면, 직류(DC)적으로 입력단(OSCin)과 출력단(OSCout)이 피드백 저항(Rf)(11)으로 연결되어 있으므로 동작점을 자기 바이어스(self bias) 하고, 교류(AC)적으로는 크리스탈 오실레이터의 미세입력을 래치형 증폭기(300)를 통하여 증폭시킨 후 한쪽 출력(OSCout)은 다시 크리스탈 오실레이터로 피드백 시키고 다른쪽 출력은 버퍼링부(400)를 통해 출력한다.

상기 제어부(200)애서, 전력절약모드 인에이블신호(E)가 '하이' 레벨이면 낸드게이트는 입력단(OSCin)을 통해 입력되는 크리스탈 오실레이터의 미세전압신호에 대하여 인버터로 작동하므로 래치형 증폭기(300)의 엔모스트랜지스터(32, 33)로 서로 다른 입력이 전달되어 앞서 설명한 바와같은 오실레이션 동작을 수행하고, 인에이블신호(E)가 '로우' 레벨일 때에는 낸드게이트의 출력이 항상 '하이' 레벨이 되어 엔모스트랜지스터(33)가 항상 턴온(turn-on)되므로써 노드 n1의 출력이 항상 '로우' 레벨이 되어 발진이 일어나지 않아 전력 절약 모드가 된다.

본 고안의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 고안의 기술 분야의 통상의 전문가라면 본 고안의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와같이 본 고안은 각 트랜지스터의 크기가 적어도 이득이 큰 래치형 증폭기를 사용하여 오실레이터를 구현하므로써 종래보다 적은 면적에서 오실레이터의 구현이 가능하다. 아울러 상기 래치형 증폭기의 두 입력중 하나를 '하이' 레벨로 고정했을 때 출력이 '로우' 레벨로 고정되도록 하므로써 전력절약모드를 간단히 수행할 수 있기 때문에, 인버터 3단으로 만든 종래기술(도2)에 비해 간단하고 다른 발진의 염려가 없다.

Claims (4)

1. 클럭 발생을 위한 오실레이터에 있어서,

   제1 발진노드와 제2 발진노드사이에 병렬적으로 구비된 저항과 오실레이션용 크리스탈을 구비하는 피드백회로부;

   인에이블신호에 응답하여 상기 제1 발진노드에 인가되는 신호를 반전시켜 출력하는 제어부;

   일측이 공통으로 전원단에 접속되고, 각각의 게이트가 서로의 타측에 접속된 크로스커플된 제1 및 제2 모스트랜지스터와, 상기 제1 발진노드에 인가되는 신호를 게이트로 입력받으며, 상기 제1 모스트랜지스터의 타측과 접지단 사이에 접속된 제3 모스트랜지스터와, 상기 제어부의 출력신호를 게이트로 입력받으며, 상기 제2 모스트랜지스터의 타측과 상기 접지단 사이에 접속된 제4 모스트랜지스터를 구비하고, 상기 제1 모스트랜지스터의 타측단이 상기 제2 발진노드에 접속된 래치형 증폭기; 및

   상기 래치형 증폭기의 제2 모스트랜지스터의 타측단에 인가되는 신호를 버퍼링한 후 클럭신호로서 출력하는 버퍼링부

   를 구비하는 오실레이터.
2. 제 1 항에 있어서,

   상기 제어부는,

   상기 인에이블신호와 상기 제1 발진노드에 인가되는 신호를 입력으로 하는 낸드게이트를 구비하는 특징으로 하는 오실레이터.
3. 제 2 항에 있어서,

   상기 제1 및 제2 모스트랜지스터는 피모스트랜지스터인 것을 특징으로 하는 오실레이터.
4. 제 1 항에 있어서,

   상기 오실레이션용 크리스탈의 일측과 상기 접지단사이에 접속된 제1 캐패시터와, 상기 오실레이션용 크리스탈의 타측과 상기 접지단사이에 접속된 제2 캐패시터를 더 구비하는 것을 특징으로 하는 오실레이터.