CN202818282U - 一种数字音频信号传输设备 - Google Patents
一种数字音频信号传输设备 Download PDFInfo
- Publication number
- CN202818282U CN202818282U CN201220322995XU CN201220322995U CN202818282U CN 202818282 U CN202818282 U CN 202818282U CN 201220322995X U CN201220322995X U CN 201220322995XU CN 201220322995 U CN201220322995 U CN 201220322995U CN 202818282 U CN202818282 U CN 202818282U
- Authority
- CN
- China
- Prior art keywords
- cpld
- digital audio
- mclk
- sclk
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型公开的一种数字音频信号传输设备，包括接收端和发送端，接收端包括配置接口、DAC、本地振荡器和CPLD，配置接口连接在CPLD上，本地振荡器向CPLD输出MCLK信号，CPLD向DAC输出信号。本实用新型解决的技术问题在于降低远距离数字信号传输成本。通过本实用新型公开的一种数字音频信号传输设备，通过在接收端产生MCLK信号，减少了远程信号传输的数据量，降低了对传输信道带宽的占据，提高了传输效率，降低了传输成本。
Description
技术领域
本实用新型涉及一种远程数据传输设备，特别是一种数字音频信号传输设备。
背景技术
业内常用的数字音频信号采用I2S的格式,I2S有4个主要信号：1.串行时钟SCLK，也叫位时钟（BCLK），即对应数字音频的每一位数据，SCLK都有1个脉冲。SCLK的频率=2×采样频率×采样位数。2. 帧时钟LRCK，用于切换左右声道的数据。LRCK为“1”表示正在传输的是左声道的数据，为“0”则表示正在传输的是右声道的数据。LRCK的频率等于采样频率。3.串行数据SDATA，就是用二进制补码表示的音频数据。4. 主时钟信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率SCLK的6倍或9倍。在远距离传输的应用中，带宽直接影响到传输的速度和传输效率，为了节约宝贵的带宽，需要传输尽可能少的必须的信号。在以上的4个信号中，主时钟信号MCLK是可以采取一些技术手段，而不需要传输的。
目前普遍使用的技术手段是利用MCLK相对于SCLK的倍数关系，采用PLL（频率合成器），在接收端以SCLK为PLL的输入，并设定倍数，6倍或9倍，就可以输出MCLK。但这方案有以下的缺点：1）PLL成本比较高，2）要求作为的输入信号的SCLK频率很稳定，这在远传的应用中不一定能满足。
发明内容
为解决上述问题，本实用新型公开了一种数字音频信号传输设备，通过在接收端利用CPLD恢复信号，生成匹配的MCLK信号，减少了远程信息传输的数据量，节约了传输带宽，降低了信号传输的成本。
本实用新型公开的数字音频信号传输设备，包括接收端和发送端，接收端包括配置接口、DAC、本地振荡器和CPLD，配置接口连接在CPLD上，本地振荡器向CPLD输出MCLK信号， CPLD向DAC输出信号。
本实用新型公开的数字音频信号传输设备的一种改进，接收端接收发送端输出的SCLK、LRCK和SDATA三个信号。
本实用新型公开的数字音频信号传输设备的又一种改进，发送端输出的SCLK、LRCK和SDATA信号输入到CPLD。
本实用新型公开的数字音频信号传输设备的又一种改进，CPLD向DCA输出SCLK、LRCK、SDATA、MCLK四个信号。
本实用新型公开的数字音频信号传输设备，通过在接收端由本地振荡器生成MCLK，有效地减少了远程信号的传输量，节约传输带宽，降低了数据传输成本。
附图说明
图1、本实用新型公开的数字音频信号传输设备的系统结构图；
图2、本实用新型公开的CPLD内部逻辑结构图。
具体实施方式
下面结合附图和具体实施方式，进一步阐明本实用新型，应理解下述具体实施方式仅用于说明本实用新型而不用于限制本实用新型的范围。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
如图1和图2所示，本实用新型公开的数字音频信号传输设备，包括接收端和发送端，接收端包括配置接口、DAC、本地振荡器和CPLD，配置接口连接在CPLD上，本地振荡器向CPLD输出MCLK信号， CPLD向DAC输出信号。
作为一种优选，接收端接收发送端输出的SCLK、LRCK和SDATA三个信号。
作为一种优选，发送端输出的SCLK、LRCK和SDATA信号输入到CPLD。
作为一种优选，CPLD向DCA输出SCLK、LRCK、SDATA、MCLK四个信号。
发送端是传输SCLK,LRCK,SDATA三个信号，在接收端，用本地振荡器产生MCLK，当然，这里产生的MCLK与发送端的MCLK是没有同步关系的，只是频率大体一样。
如图2所示，CPLD内部被配置成两部分组成，一是双端口双时钟缓存器，用输入的SCLK作为写时钟；利用本地振荡器产生的MCLK作为读时钟，读取之前写入的数据。
二是分频器，按6或9倍分频生成SCLK_out，
另外，MCLK_out与MCLK_in是直通的。
通过以上的逻辑结构，可以实现利用本地的MCLK，产生与MCLK同步的SCLK_out，LRCK_out和SDATA_out。MCLK_out、SCLK_out，LRCK_out和SDATA_out这4个信号，组成了完整的数字音频信号输入到DAC，DAC再输出左声道输出信号和右声道输出信号。
CPLD(Complex Programmable Logic Device)的芯片，型号是ALTERA EPM240，通过CPLD内部的逻辑设计，用户可以自行构造逻辑功能，实现各种电路功能。DAC的型号为PCM1716
本实用新型公开的数字音频信号传输设备，通过在接收端由本地振荡器生成MCLK，有效地减少了远程信号的传输量，节约传输带宽，降低了数据传输成本。
本实用新型方案所公开的技术手段不仅限于上述技术手段所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。
Claims (4)
1.一种数字音频信号传输设备，包括接收端和发送端，其特征在于：所述的接收端包括配置接口、DAC、本地振荡器和CPLD，所述的配置接口连接在CPLD上，所述的本地振荡器向CPLD输出MCLK信号，所述的CPLD向DAC输出信号。
2.根据权利要求1所述的数字音频信号传输设备，其特征在于：所述的接收端接收发送端输出的SCLK、LRCK和SDATA三个信号。
3.根据权利要求2所述的数字音频信号传输设备，其特征在于：所述的发送端输出的SCLK、LRCK和SDATA信号输入到CPLD。
4.根据权利要求1所述的数字音频信号传输设备，其特征在于：所述的CPLD向DCA输出SCLK、LRCK、SDATA、MCLK四个信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201220322995XU CN202818282U (zh) | 2012-07-05 | 2012-07-05 | 一种数字音频信号传输设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201220322995XU CN202818282U (zh) | 2012-07-05 | 2012-07-05 | 一种数字音频信号传输设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202818282U true CN202818282U (zh) | 2013-03-20 |
Family
ID=47877086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201220322995XU Expired - Lifetime CN202818282U (zh) | 2012-07-05 | 2012-07-05 | 一种数字音频信号传输设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202818282U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106712769A (zh) * | 2016-11-24 | 2017-05-24 | 中国电子科技集团公司第四十研究所 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
| CN109817230A (zh) * | 2019-03-27 | 2019-05-28 | 深圳悦美移动科技有限公司 | 一种数字音频信号的时序再生整形方法及其装置 |
-
2012
- 2012-07-05 CN CN201220322995XU patent/CN202818282U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106712769A (zh) * | 2016-11-24 | 2017-05-24 | 中国电子科技集团公司第四十研究所 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
| CN106712769B (zh) * | 2016-11-24 | 2021-10-08 | 中国电子科技集团公司第四十一研究所 | 一种具有输入频率自动识别功能的参考环电路及实现方法 |
| CN109817230A (zh) * | 2019-03-27 | 2019-05-28 | 深圳悦美移动科技有限公司 | 一种数字音频信号的时序再生整形方法及其装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101482856B (zh) | 基于现场可编程门阵列的串并行协议转换装置 | |
| CN110289859A (zh) | 基于多片adc的并行时间交替高速采样系统 | |
| CN104378114A (zh) | 一种实现多通道模数转换器同步的方法 | |
| CN109918332B (zh) | Spi从设备及spi设备 | |
| CN102999467A (zh) | 基于fpga实现的高速接口与低速接口转换电路及方法 | |
| CN108736897B (zh) | 应用于高速接口物理层芯片的并串转换电路及装置 | |
| US20090265490A1 (en) | High-Speed Video Serializer and Deserializer | |
| CN104155630A (zh) | 高速数据录取存储与回放系统 | |
| CN105162437A (zh) | 一种波形发生装置及方法 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN202818282U (zh) | 一种数字音频信号传输设备 | |
| CN102098055B (zh) | 一种数据波特率自适应数模转换装置 | |
| CN203643598U (zh) | 雷达数据记录设备 | |
| Agrawal et al. | The design of high speed UART | |
| CN112542193B (zh) | 一种高速读取数据的spi接口的flash存储器 | |
| CN204155611U (zh) | 一种多路音频合并数字录音电路 | |
| CN101754005A (zh) | 一种数字视频信号转换装置及数字视频信号传输系统 | |
| KR20230116915A (ko) | 라인 진단을 위한 시스템 및 기술 | |
| CN113485177A (zh) | 基于fpga实现的多通道信号预处理系统及方法 | |
| CN113806277A (zh) | 基于srio协议的fpga与dsp的数据传输系统 | |
| US9355558B2 (en) | High bandwidth configurable serial link | |
| US8654982B2 (en) | Reducing power consumption in sink devices by having sinks receive only left audio channel or right audio channel | |
| CN107977328B (zh) | 一种onfi接口双时钟沿采样装置 | |
| CN104469375A (zh) | 一种fc-av协议处理电路结构 | |
| CN102522987B (zh) | 非相干重采样装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: No. 12-9 Fengji road in Yuhuatai District of Nanjing City, Jiangsu province 210039 Patentee after: JIANGSU OUDI ELECTRONIC TECHNOLOGY Co.,Ltd. Address before: SIEMENS road in Jiangning District of Nanjing City, Jiangsu province 210000 No. 88 Shengtai Industrial Park 9 Patentee before: JIANGSU OUDI ELECTRONIC TECHNOLOGY Co.,Ltd. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20130320 |