CN109918332B - Spi从设备及spi设备 - Google Patents
Spi从设备及spi设备 Download PDFInfo
- Publication number
- CN109918332B CN109918332B CN201910195445.2A CN201910195445A CN109918332B CN 109918332 B CN109918332 B CN 109918332B CN 201910195445 A CN201910195445 A CN 201910195445A CN 109918332 B CN109918332 B CN 109918332B
- Authority
- CN
- China
- Prior art keywords
- data
- module
- bit
- spi
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明提供一种SPI从设备和SPI设备，SPI从设备包括接收模块，该接收模块包括n位移位寄存器、数据锁存模块、边沿检测模块、三输入或门、数据拼接模块和n+2位先入先出队列，数据锁存模块接收n位移位寄存器提供的数据、片选信号和第一系统时钟信号并输出数据有效脉冲和锁存数据；边沿检测模块接收片选信号并输出片选信号下降沿脉冲和上升沿脉冲；三输入或门接收数据有效脉冲、片选信号下降沿脉冲和上升沿脉冲得到写数据使能信号；数据拼接模块接收锁存数据、片选信号下降沿脉冲和上升沿脉冲以拼接得到拼接数据；n+2位先入先出队列在写数据使能信号为高电平时将拼接数据写入。本发明可以使后级模块在处理接收数据的过程中有效地分离每个数据包。
Description
技术领域
本发明属于通信技术领域，涉及一种SPI从设备及SPI设备。
背景技术
SPI(Serial Peripheral Interface，串行外围设备接口)，是一种高速全双工的通信总线。它使用三条总线和一条或多条片选线来进行主从设备之间的数据传输。三条总线分别为SCLK(Serial Clock，时钟信号)、MOSI(Master Output/Slave Input，主设备数据输出/从设备数据输入)、MISO(Master Input/Slave Output，主设备数据输入/从设备数据输出)，片选线NSS(Slave Select)用于主设备选中总线上的某个从设备并与其进行通讯。
图1为现有技术的SPI从设备数据接收模块的内部结构图。如图1所示，NSS用作移位寄存器和数据锁存模块的复位信号，当NSS为低电平时，每隔n个SCLK时钟周期数据锁存模块会锁存移位寄存器的数据然后写入FIFO(先入先出队列)，FIFO主要用于缓存接收的数据，这使得后级模块在处理接收数据时有更大的时间裕量。
然而，在现有的某些系统中，片选除了用于指示数据的有效性之外，还会用来指示每一笔传输数据的头尾，即片选拉低表示单次数据传输的开始，片选拉高表示单次数据传输的结束，这样就可以省去单个数据包传输所需包含的包头和包长度等参数，从而缩短了单个数据包的长度，尤其在进行连续短包(单次传输的数据量比较小但传输频率较高)的传输时，可有效的提高主从设备之间的传输效率。从而，存在系统采用图1的结构时，接收模块的后级模块在处理接收数据的过程中将无法有效地分离每个数据包的问题。
发明内容
有鉴于此，本发明目的在于提供一种SPI从设备及SPI设备，解决SPI从设备的接收模块的后级模块在处理接收数据的过程中无法有效地分离每个数据包的问题。
具体地，本发明实施例提供一种SPI从设备，所述SPI从设备包括接收模块，所述接收模块包括n位移位寄存器、数据锁存模块、边沿检测模块、三输入或门、数据拼接模块和n+2位先入先出队列；所述n位移位寄存器接收由SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据；所述数据锁存模块与所述n位移位寄存器相连以接收所述n位移位寄存器提供的数据，还接收所述片选信号和所述第一系统时钟信号，并输出第二系统时钟信号同步下的数据有效脉冲和锁存数据；所述边沿检测模块接收所述片选信号，并根据所述第二系统时钟信号输出用于指示所述片选信号下降沿的片选信号下降沿脉冲和用于指示所述片选信号上升沿的片选信号上升沿脉冲；所述三输入或门与所述数据锁存模块、所述边沿检测模块均相连，用于接收所述数据锁存模块产生的数据有效脉冲以及所述边沿检测模块产生的所述片选信号下降沿脉冲和所述片选信号上升沿脉冲，经过或逻辑运算后得到写数据使能信号；所述数据拼接模块与所述数据锁存模块、所述边沿检测模块均相连，用于接收所述数据锁存模块产生的锁存数据以及所述边沿检测模块产生的所述片选信号下降沿脉冲和所述片选信号上升沿脉冲，经过拼接之后得到n+2位的拼接数据；所述n+2位先入先出队列与所述三输入或门、所述数据拼接模块均相连，用于在所述写数据使能信号为高电平时将所述拼接数据写入所述n+2位先入先出队列。
进一步地，每n个所述第一系统时钟信号的时钟周期为所述n位移位寄存器的一个移位周期。
进一步地，所述n位移位寄存器的采样边沿由所述SPI主设备设定的时钟极性和时钟相位决定。
进一步地，所述第二系统时钟信号与所述第一系统时钟信号属于异步关系。
进一步地，所述数据锁存模块包括一个计数器，在所述片选信号为低电平且第一系统时钟信号处于采样边沿时，所述计数器递增1，在所述片选信号为高电平或者所述计数器累加至n-1时，所述计数器清零。
进一步地，在所述计数器为n-1且第一系统时钟信号处于采样边沿时，所述数据锁存模块对所述n位移位寄存器提供的数据锁存以得到所述锁存数据，并同时生成所述第二系统时钟信号同步下的所述数据有效脉冲。
进一步地，所述拼接数据的最高位为所述片选信号上升沿脉冲的高低电平状态，所述拼接数据的次高位为所述片选信号下降沿脉冲的高低电平状态，所述拼接数据的低位为所述数据锁存模块输出的所述锁存数据，其中，低电平状态用数据0表示，高电平状态用数据1表示。
进一步地，所述n+2位先入先出队列的读数据使能端为高电平时，后级模块从所述n+2位先入先出队列的读取数据端读取数据。
进一步地，后级模块从所述n+2位先入先出队列的状态信息端获取所述n+2位先入先出队列的缓存的数据数量、是否溢出状态。
本发明实施例还提供一种SPI设备，包括SPI主设备及上述的SPI从设备，所述SPI从设备接收所述SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据。
本发明提供的SPI从设备和SPI设备，通过SPI从设备的接收模块内部的数据锁存模块、边沿检测模块、三输入或门和数据拼接模块获得写数据使能信号和n+2位的拼接数据，并在写数据使能信号为高电平时将拼接数据写入n+2位先入先出队列，从而，SPI从设备的接收模块的后级模块在处理接收数据的过程中可以有效地分离每个数据包。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1为现有技术的SPI从设备数据接收模块的内部结构图。
图2为本发明一实施例提供的SPI从设备的接收模块的内部结构图。
图3为本发明一实施例提供的数据锁存模块的时序图。
图4为本发明一实施例提供的边沿检测模块的时序图。
图5为本发明一实施例提供的三输入或门的时序图。
图6为本发明一实施例提供的n+2位先入先出队列的时序图。
图7为本发明一实施例提供的数据拼接模块的拼接方式图。
图8为本发明一实施例提供的数据拼接模块的拼接数据图。
图9为本发明一实施例提供的接收模块的时序汇总图。
具体实施方式
为更进一步阐述本发明为实现预期目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的SPI从设备和SPI设备的具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预期目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
图2为本发明一实施例提供的SPI从设备的接收模块的内部结构图。本实施例提供一种SPI设备，包括SPI主设备和SPI从设备，SPI从设备接收SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据。其中，SPI从设备包括接收模块，如图2所示，该接收模块包括n位移位寄存器10、数据锁存模块20，边沿检测模块30、三输入或门40、数据拼接模块50和n+2位先入先出队列60。
其中，n位移位寄存器10接收由SPI主设备发出的片选信号NSS、第一系统时钟信号SCLK和SPI主设备输出数据MOSI；数据锁存模块20与n位移位寄存器10相连以接收n位移位寄存器10提供的数据，还接收片选信号NSS和第一系统时钟信号SCLK，并输出第二系统时钟信号SYS_CLK同步下的数据有效脉冲b和锁存数据c；边沿检测模块30接收片选信号NSS，并根据第二系统时钟信号SYS_CLK输出用于指示片选信号NSS下降沿的片选信号下降沿脉冲d和用于指示片选信号NSS上升沿的片选信号上升沿脉冲e；三输入或门40与数据锁存模块20、边沿检测模块30均相连，用于接收数据锁存模块20产生的数据有效脉冲b以及边沿检测模块30产生的片选信号下降沿脉冲d和片选信号上升沿脉冲e，经过或逻辑运算后得到写数据使能信号f；数据拼接模块50与数据锁存模块20、边沿检测模块30均相连，用于接收数据锁存模块20产生的锁存数据c以及边沿检测模块30产生的片选信号下降沿脉冲d和片选信号上升沿脉冲e，经过拼接之后得到n+2位的拼接数据g；n+2位先入先出队列60与三输入或门40、数据拼接模块50均相连，用于在写数据使能信号f为高电平时将拼接数据g写入n+2位先入先出队列60。
具体地，本实施例的移位寄存器为n位移位寄存器10，每n个第一系统时钟信号SCLK的时钟周期可以为n位移位寄存器10的一个移位周期，也可以在进行整体设计之前SPI主从设备之间进行商定，以确定移位寄存器的位数。本实施例中，n位移位寄存器10接收由SPI主设备发出的片选信号NSS、第一系统时钟信号SCLK和SPI主设备输出数据MOSI。n位移位寄存器10可以包括复位端、时钟输入端。n位移位寄存器10的复位端接收SPI主设备输出的片选信号NSS；当片选信号NSS为低电平时n位移位寄存器10开始工作，当片选信号NSS为高电平时n位移位寄存器10进行清零。n位移位寄存器10的时钟输入端接收SPI主设备输出的第一系统时钟信号SCLK，用于采样以及移位的时钟。在一实施方式，n位移位寄存器10的采样边沿可以由SPI主设备设定的时钟极性CPOL和时钟相位CPHA决定；例如在一实施例，时钟极性CPOL＝0且时钟相位CPHA＝0或者时钟极性CPOL＝1且时钟相位CPHA＝1时，在第一系统时钟信号SCLK的上升沿对输入的SPI主设备输出数据MOSI进行采样并移位；在另一实施例，时钟极性CPOL＝0且时钟相位CPHA＝1或者时钟极性CPOL＝1且时钟相位CPHA＝0时，在第一系统时钟信号SCLK的下降沿对输入的SPI主设备输出数据MOSI进行采样并移位。为简化描述，以下所出现的采样边沿均为符合SPI主设备所设定SPI参数下的边沿。
n位移位寄存器10将采样得到的数据输出至数据锁存模块20。而数据锁存模块20接收由SPI主设备发出的片选信号NSS、第一系统时钟信号SCLK以及由移位寄存器提供的数据a，经过处理之后输出第二系统时钟信号SYS_CLK同步下的数据有效脉冲b以及锁存数据c。在一实施方式中，第二系统时钟信号SYS_CLK与第一系统时钟信号SCLK属于异步关系，即两者的频率与相位完全独立。在一实施方式中，数据锁存模块20包括一个计数器，在片选信号NSS为低电平且第一系统时钟信号SCLK处于采样边沿时，计数器递增1，在片选信号NSS为高电平或者计数器累加至n-1时，计数器清零；并在一实施方式中，在计数器为n-1且第一系统时钟信号SCLK处于采样边沿时，数据锁存模块20对n位移位寄存器10提供的数据锁存以得到锁存数据c，并同时生成第二系统时钟信号SYS_CLK同步下的数据有效脉冲b。该数据有效脉冲b用于指示锁存数据c有效。图3为本发明一实施例提供的数据锁存模块20的时序图。如图3所示，SPI主设备发出片选信号NSS、相应时钟极性CPOL和SPI主设备输出数据MOSI，数据锁存模块20在第二系统时钟信号SYS_CLK同步下，同时输出数据有效脉冲b和锁存数据c，且每次输出锁存数据c均在SPI主设备输出n位数据后，从而，锁存数据c相应为n位移位寄存器10采样SPI主设备输出数据MOSI中的n位(BIT0～BITn-1)并得到数据例如DA0。
数据锁存模块20将产生的数据有效脉冲b发送至三输入或门40，并同时将产生的锁存数据c发送至数据拼接模块50。而三输入或门40还与边沿检测模块30相连。其中，边沿检测模块30接收由SPI主设备发出的片选信号NSS，经检测处理后在第二系统时钟信号SYS_CLK的同步下输出用于指示片选信号NSS下降沿的片选信号下降沿脉冲d和用于指示片选信号NSS上升沿的片选信号上升沿脉冲e。图4为本发明一实施例提供的边沿检测模块30的时序图。如图4所示，边沿检测模块30在第二系统时钟信号SYS_CLK的同步下，对片选信号NSS进行检测以产生相应的用于指示片选信号NSS下降沿的片选信号下降沿脉冲d和用于指示片选信号NSS上升沿的片选信号上升沿脉冲e。从而，三输入或门40用于接收数据锁存模块20产生的数据有效脉冲b以及边沿检测模块30产生的片选信号下降沿脉冲d和片选信号上升沿脉冲e，经过或逻辑运算后得到写数据使能信号f。图5为本发明一实施例提供的三输入或门40的时序图。如图5所示，写数据使能信号f与数据有效脉冲b、片选信号上升沿脉冲e、片选信号下降沿脉冲d这三个信号相对应，且因为是这三个信号的或逻辑运算所得，则三个信号任一个均可产生相应的写数据使能信号f。
同时，数据锁存模块20将产生的锁存数据c发送至数据拼接模块50，而数据拼接模块50也与边沿检测模块30相连。数据拼接模块50可以用于接收数据锁存模块20产生的锁存数据c以及边沿检测模块30产生的片选信号下降沿脉冲d和片选信号上升沿脉冲e，经过拼接之后得到n+2位的拼接数据g，其中，锁存数据c的位宽为n，片选信号下降沿脉冲d和片选信号上升沿脉冲e的位宽各自为1。此外，n+2位先入先出队列60与三输入或门40、数据拼接模块50均相连，用于在三输入或门40输出的写数据使能信号f为高电平时，将数据拼接模块50拼接得到的拼接数据g写入n+2位先入先出队列60。
请参考图6至图8。图6为本发明一实施例提供的n+2位先入先出队列60的时序图，图7为本发明一实施例提供的数据拼接模块50的拼接方式图，图8为本发明一实施例提供的数据拼接模块50的拼接数据g图。如图6所示，n+2位先入先出队列60接收到三输入或门40输出的写数据使能信号f为高电平时，也分别对应数据锁存模块20产生数据有效脉冲b、边沿检测模块30产生片选信号下降沿脉冲d及片选信号上升沿脉冲e为高电平时，从而n+2位先入先出队列60相应在这三个脉冲时刻写入拼接数据g，而拼接数据g是数据拼接模块50将锁存数据c、片选信号下降沿脉冲d和片选信号上升沿脉冲e拼接得到。在其中一实施方式，如图7所示，拼接数据g的最高位为片选信号上升沿脉冲e的高低电平状态，拼接数据g的次高位为片选信号下降沿脉冲d的高低电平状态，拼接数据g的低位为数据锁存模块20输出的锁存数据c，其中，低电平状态用数据0表示，高电平状态用数据1表示。图8为图6中的各拼接数据g的具体拼接，如图8所示，数据D1中两位脉冲位“01(此处为二进制)”表示数据包的开始，此时n位数据位为无效数据；数据D2中两位脉冲位“00”表示数据包的数据，此时n位数据位为接收的有效数据；数据D3中两位脉冲位“10”表示数据包的结束，此时n位数据位为无效数据。通过这种数据拼接操作，写入n+2先入先出队列的数据便能够有效地区分开数据包的头尾以及有效数据这三个部分。
在一实施方式中，n+2位先入先出队列60的读数据使能端RD_EN可以为高电平时，后级模块可以从n+2位先入先出队列60的读取数据端RD_DAT读取数据。
在一实施方式中，后级模块可以从n+2位先入先出队列60的状态信息端STATUS获取n+2位先入先出队列60的缓存的数据数量、是否溢出状态，由于读出的数据中包含了数据包的头尾信息，因此后级模块在处理连续数据流的过程中可以有效地识别并分离各个数据包。
图9为本发明一实施例提供的接收模块的时序汇总图。如图9所示，在SPI主设备输出数据MOSI过程中，对应的片选信号NSS为低电平，数据锁存模块20通过n位移位寄存器10可以得到锁存数据c即DA0～DAp，且每一锁存数据c的数据位宽均为n，n+2位先入先出队列60在三输入或门40输出的写数据使能信号f为高电平时，写入数据拼接模块50输出的拼接数据g即DB0～DBq，且每一拼接数据g的数据位宽为n+2，并且q＝p+2。
本发明实施例提供的SPI设备，包括SPI主设备和SPI从设备，SPI从设备接收SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据，通过SPI从设备的接收模块内部的数据锁存模块20、边沿检测模块30、三输入或门40和数据拼接模块50获得写数据使能信号f和n+2位的拼接数据g，并在写数据使能信号f为高电平时将拼接数据g写入n+2位先入先出队列60，从而，SPI从设备的接收模块的后级模块在处理接收数据的过程中可以有效地分离每个数据包。
基于同一发明构思，本发明实施例还提供一种SPI从设备，其包括上述一实施方式的SPI设备的SPI从设备的接收模块。该SPI从设备的实施可以参见上述SPI设备的实施例，重复之处不再赘述。
本发明实施例提供的SPI从设备，通过接收模块内部的数据锁存模块20、边沿检测模块30、三输入或门40和数据拼接模块50获得写数据使能信号f和n+2位的拼接数据g，并在写数据使能信号f为高电平时将拼接数据g写入n+2位先入先出队列60，从而，SPI从设备的接收模块的后级模块在处理接收数据的过程中可以有效地分离每个数据包。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定发明，任何熟悉本专业的技术人员，在不脱离发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离发明技术方案内容，依据发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种SPI从设备，包括接收模块，所述接收模块包括n位移位寄存器(10)，所述n位移位寄存器(10)接收由SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据；其特征在于，所述接收模块包括：
数据锁存模块(20)，所述数据锁存模块(20)与所述n位移位寄存器(10)相连以接收所述n位移位寄存器(10)提供的数据，还接收所述片选信号和所述第一系统时钟信号，并输出第二系统时钟信号同步下的数据有效脉冲和锁存数据；
边沿检测模块(30)，所述边沿检测模块(30)接收所述片选信号，并根据所述第二系统时钟信号输出用于指示所述片选信号下降沿的片选信号下降沿脉冲和用于指示所述片选信号上升沿的片选信号上升沿脉冲；
三输入或门(40)，所述三输入或门(40)与所述数据锁存模块(20)、所述边沿检测模块(30)均相连，用于接收所述数据锁存模块(20)产生的数据有效脉冲以及所述边沿检测模块(30)产生的所述片选信号下降沿脉冲和所述片选信号上升沿脉冲，经过或逻辑运算后得到写数据使能信号；
数据拼接模块(50)，所述数据拼接模块(50)与所述数据锁存模块(20)、所述边沿检测模块(30)均相连，用于接收所述数据锁存模块(20)产生的锁存数据以及所述边沿检测模块(30)产生的所述片选信号下降沿脉冲和所述片选信号上升沿脉冲，经过拼接之后得到n+2位的拼接数据；
n+2位先入先出队列(60)，所述n+2位先入先出队列(60)与所述三输入或门(40)、所述数据拼接模块(50)均相连，用于在所述写数据使能信号为高电平时将所述拼接数据写入所述n+2位先入先出队列(60)。
2.根据权利要求1所述的SPI从设备，其特征在于，每n个所述第一系统时钟信号的时钟周期为所述n位移位寄存器(10)的一个移位周期。
3.根据权利要求1所述的SPI从设备，其特征在于，所述n位移位寄存器(10)的采样边沿由所述SPI主设备设定的时钟极性和时钟相位决定。
4.根据权利要求1所述的SPI从设备，其特征在于，所述第二系统时钟信号与所述第一系统时钟信号属于异步关系。
5.根据权利要求1所述的SPI从设备，其特征在于，所述数据锁存模块(20)包括一个计数器，在所述片选信号为低电平且第一系统时钟信号处于采样边沿时，所述计数器递增1，在所述片选信号为高电平或者所述计数器累加至n-1时，所述计数器清零。
6.根据权利要求5所述的SPI从设备，其特征在于，在所述计数器为n-1且第一系统时钟信号处于采样边沿时，所述数据锁存模块(20)对所述n位移位寄存器(10)提供的数据锁存以得到所述锁存数据，并同时生成所述第二系统时钟信号同步下的所述数据有效脉冲。
7.根据权利要求1所述的SPI从设备，其特征在于，所述拼接数据的最高位为所述片选信号上升沿脉冲的高低电平状态，所述拼接数据的次高位为所述片选信号下降沿脉冲的高低电平状态，所述拼接数据的低位为所述数据锁存模块(20)输出的所述锁存数据，其中，低电平状态用数据0表示，高电平状态用数据1表示。
8.根据权利要求1所述的SPI从设备，其特征在于，所述n+2位先入先出队列(60)的读数据使能端为高电平时，后级模块从所述n+2位先入先出队列(60)的读取数据端读取数据。
9.根据权利要求1所述的SPI从设备，其特征在于，后级模块从所述n+2位先入先出队列(60)的状态信息端获取所述n+2位先入先出队列(60)的缓存的数据数量、是否溢出状态。
10.一种SPI设备，其特征在于，包括SPI主设备及如权利要求1-9任一项所述的SPI从设备，所述SPI从设备接收所述SPI主设备发出的片选信号、第一系统时钟信号和SPI主设备输出数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910195445.2A CN109918332B (zh) | 2019-03-14 | 2019-03-14 | Spi从设备及spi设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910195445.2A CN109918332B (zh) | 2019-03-14 | 2019-03-14 | Spi从设备及spi设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109918332A CN109918332A (zh) | 2019-06-21 |
| CN109918332B true CN109918332B (zh) | 2020-06-30 |
Family
ID=66964983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910195445.2A Active CN109918332B (zh) | 2019-03-14 | 2019-03-14 | Spi从设备及spi设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109918332B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112445740A (zh) * | 2019-09-02 | 2021-03-05 | 珠海零边界集成电路有限公司 | 一种数据异步采集方法、系统和设备 |
| CN110673524B (zh) * | 2019-09-27 | 2020-09-22 | 安凯(广州)微电子技术有限公司 | 一种高速spi主模式控制器 |
| CN112559426A (zh) * | 2020-12-15 | 2021-03-26 | 广州智慧城市发展研究院 | 数据传输方法、接口电路以及装置 |
| CN113282531B (zh) * | 2021-05-28 | 2023-08-11 | 福州大学 | 基于脉冲触发的二端口串行数据收发电路及方法 |
| CN113656340A (zh) * | 2021-08-20 | 2021-11-16 | 西安易朴通讯技术有限公司 | I2c总线的通信控制方法、系统和装置 |
| CN114138703B (zh) * | 2022-02-07 | 2022-05-03 | 成都时识科技有限公司 | 基于串行外设接口进行通信的方法、装置及芯片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201063161Y (zh) * | 2007-06-08 | 2008-05-21 | 威盛电子股份有限公司 | 串行外围接口主设备 |
| CN102255978B (zh) * | 2010-05-20 | 2014-08-13 | 凹凸电子（武汉）有限公司 | 地址配置装置、方法以及系统 |
| US8904078B2 (en) * | 2012-10-22 | 2014-12-02 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | High speed serial peripheral interface system |
| CN205263808U (zh) * | 2015-12-28 | 2016-05-25 | 杭州士兰控股有限公司 | Spi从设备及spi通信系统 |
| CN107015936A (zh) * | 2017-03-13 | 2017-08-04 | 北京海尔集成电路设计有限公司 | 一种SPISlave通讯模块 |
| CN107145460B (zh) * | 2017-04-13 | 2020-07-07 | 上海云统信息科技有限公司 | 一种可扩展串行总线系统及其通讯方法 |
-
2019
- 2019-03-14 CN CN201910195445.2A patent/CN109918332B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109918332A (zh) | 2019-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109918332B (zh) | Spi从设备及spi设备 | |
| CN105320490B (zh) | 用于异步fifo电路的方法和设备 | |
| US10055376B1 (en) | Serial peripheral interface system with slave expander | |
| US5331669A (en) | Asynchronous pulse converter | |
| US7975082B2 (en) | System and method to facilitate deterministic testing of data transfers between independent clock domains on a chip | |
| CN106897238B (zh) | 一种数据处理装置及方法 | |
| CN109254941B (zh) | 基于fpga的串行信号时钟同步方法、串转并方法及装置 | |
| CN104022775A (zh) | 一种面向SerDes技术中基于FIFO协议的数字接口电路 | |
| US20240027525A1 (en) | Performing scan data transfer inside multi-die package with serdes functionality | |
| CN101834715A (zh) | 一种数据处理方法及数据处理系统以及数据处理装置 | |
| Agrawal et al. | The design of high speed UART | |
| JP4917901B2 (ja) | 受信装置 | |
| US5790891A (en) | Synchronizing unit having two registers serially connected to one clocked elements and a latch unit for alternately activating the registers in accordance to clock signals | |
| JP4336860B2 (ja) | シリアルインタフェース回路、及びシリアル受信器 | |
| EP2466478B1 (en) | Communication system, and corresponding integrated circuit and method | |
| US7454543B2 (en) | Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus | |
| CN116318601A (zh) | 用于高速信令互连的帧对齐恢复 | |
| CN113806277B (zh) | 基于srio协议的fpga与dsp的数据传输系统 | |
| CN105988959B (zh) | 一种异步数据传输方法及系统 | |
| US20130002315A1 (en) | Asynchronous clock adapter | |
| US8555104B2 (en) | Frequency adapter utilized in high-speed internal buses | |
| CN116756073A (zh) | 一种提高SPI slave的读写速度的方法 | |
| EP1365555A1 (en) | Circular buffer for delay compensation in parallel transmission | |
| EP2466477B1 (en) | Interface system, and corresponding integrated circuit and method | |
| CN112968698B (zh) | 异步清零电路和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: Kunshan Longteng Au Optronics Co Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: Kunshan Longteng Optronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |