CN112559426A - 数据传输方法、接口电路以及装置 - Google Patents

Abstract

本发明提供一种数据传输方法、接口电路以及装置，方法包括：将输入数据的时钟频率与预设时钟主频进行同步；根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；根据待写入寄存器的地址信息将待写入状态的输入数据写入寄存器；根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；根据地址信息，读取写入的同步后的输入数据。本发明提供的数据传输方法，通过将输入数据的时钟频率与预设时钟主频进行同步后，进行数据的传输，同时减少了由于跨时钟数据传输所带来的亚稳态问题，使得数据传输过程更加高速稳定。

Description

数据传输方法、接口电路以及装置

技术领域

本发明涉及无线通信技术领域，尤其涉及一种数据传输方法、接口电路以及装置。

背景技术

随着技术的发展，工业对于通信的实时性、可靠性的要求不断提高，信息高速可靠地传输是科技应用的重要一环。过去，为了提高数据吞吐量，不断增加并行总线宽度、加快数据传输速率；但是同时来带来了数据线间有不同的延迟，当时钟速率高到一定程度时，数据线间的延迟被无限放大，会造成数据丢失和错误；并且并行数据先并行走线会在之间存在较大的耦合和串扰。所以，并行数据线加大吞吐量无法满足如今技术发展的极限，而高速高可靠性串行通信接口的出现成为解决方案。

相对于通用非同步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)、集成电路(Inter-Integrated Circuit，IIC)等串行接口，串行外设接口(Serial Peripheral Interface，SPI)是全双工的串行接口并且速率相对可以达到比较高的接口，可应用在大规模的芯片级互联。串行接口的时钟与数据能够合并在一块传输，能在一定程度上解决时钟及数据之间的抖动问题，大大提升了传输速率，而且突破了并行技术的速度上限，可以大范围应用在各式各样的工程方案设计中，包括PC端、通信网络、大规模存储器、服务器集群、工业控制、工业计算等领域。

发明内容

本发明提供的数据传输方法、接口电路以及装置，用于克服现有技术中存在数据传输中存在的亚稳态问题而导致无法实现数据高速稳定传输的缺陷，能够使得数据传输过程更加高速和稳定。

本发明提供一种数据传输方法，包括：

将输入数据的时钟频率与预设时钟主频进行同步；

根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

根据所述待写入寄存器的地址信息将所述待写入状态的输入数据写入所述寄存器；

根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

根据所述地址信息，读取所述写入的同步后的输入数据。

根据本发明提供的一种数据传输方法，在所述根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息之前，还包括：

对所述时钟频率进行边沿检测，确定边沿检测结果；

根据所述边沿检测结果以及第一预设计数器的当前计数值，确定所述第一标志信号。

根据本发明提供的一种数据传输方法，在所述根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态之前，还包括：

对所述时钟频率进行边沿检测，确定边沿检测结果；

根据所述边沿检测结果以及第二预设计数器的当前计数值，确定所述第二标志信号。

根据本发明提供的一种数据传输方法，所述根据所述地址信息，读取所述写入的同步后的输入数据，包括：

根据所述地址信息以及预设帧保护时间，每隔所述预设帧保护时间读取所述写入的同步后的输入数据。

本发明还提供一种数据接口电路，包括：

同步电路，用于将输入数据的时钟频率与预设时钟主频进行同步；

第一命令解析电路，与所述同步电路连接，用于接收所述同步电路发送的同步后的输入数据，以及根据第一标志信号以及预设指令字节解析格式，确定所述同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

第二命令解析电路，与所述第一命令解析电路及所述同步电路连接，用于根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

数据读写电路，与所述第一命令解析模块及所述第二命令解析模块连接，用于根据所述地址信息，将所述待写入状态的输入数据写入所述寄存器，以及根据所述地址信息读取所述写入的同步后的输入数据。

根据本发明提供的一种数据传输接口电路，所述第一命令解析电路，包括：边沿检测子电路以及第一计数器子电路；

所述边沿检测子电路，与所述同步电路连接，用于对所述时钟频率进行边沿检测，确定所述边沿检测结果；

所述第一计数器子电路，与所述边沿检测子电路连接，用于根据所述边沿检测结果以及第一预设计数器的当前计数值，确定所述第一标志信号。

根据本发明提供的一种数据传输接口电路，所述第二命令解析电路，包括：边沿检测子电路以及第二计数器子电路；

所述边沿检测子电路，与所述同步电路连接，用于对所述时钟频率进行边沿检测，确定所述边沿检测结果；

所述第二计数器子电路，与所述边沿检测子电路连接，用于根据所述边沿检测结果以及第二预设计数器的当前计数值，确定所述第二标志信号。

本发明还提供一种数据传输装置，包括：时钟同步模块、第一状态确定模块、数据写入操作模块、第二状态确定模块以及数据读取操作模块；

所述时钟同步模块，用于将输入数据的时钟频率与预设时钟主频进行同步；

所述第一状态确定模块，与所述时钟同步模块连接，用于根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

所述数据写入操作模块，与所述第一状态确定模块连接，用于根据所述待写入寄存器的地址信息将所述待写入状态的输入数据写入所述寄存器；

所述第二状态确定模块，与所述时钟同步模块连接，用于根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

所述数据读取操作模块，与所述第二状态模块连接，用于根据所述地址信息，读取所述写入的同步后的输入数据。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述数据传输方法的步骤。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述数据传输方法的步骤。

本发明提供的数据传输接口电路，通过将输入数据的时钟频率与预设时钟主频进行同步，基于预设指令字节解析格式对同步后的输入数据进行解析，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；结合根据待写入寄存器的地址信息，将待写入状态的输入数据写入寄存器；确定写入的同步后的输入数据处于带读取状态；根据待写入寄存器的地址信息读取写入的同步后的输入数据，完成了对数据的传输，同时减少了由于跨时钟数据传输所带来的亚稳态问题，通过调节预设时钟主频能够使得数据传输过程更加高速和稳定。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的数据传输方法的结构示意图之一；

图2是本发明提供的数据传输接口电路的结构示意图之一；

图3是本发明提供的数据传输接口电路的结构示意图之二；

图4是本发明提供的传输速率为10Mbit/s的写数据的实例波形图；

图5是本发明提供的传输速率为10Mbit/s的读数据的实例波形图之一；

图6是本发明提供的传输速率为10Mbit/s的读数据的实例波形图之二；

图7是本发明提供的数据传输装置的结构示意图；

图8是本发明提供的电子设备的实体结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明提供的数据传输方法的结构示意图之一，如图1所示，数据传输方法包括：

S1、将输入数据的时钟频率与预设时钟主频进行同步；

S2、根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；S3、根据待写入寄存器的地址信息将待写入状态的输入数据写入寄存器；

S4、根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

S5、根据地址信息，读取写入的同步后的输入数据。

需要说明的是，上述方法的执行主体可以是电子设备、电子设备中的部件、集成电路、或芯片。该电子设备可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personal digital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(Network Attached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本发明不作具体限定。

具体地，在数据传输过程中，输入数据的时钟频率与预设时钟主频通常处于不同的时钟域下，例如，在RFID读写器芯片与CPU进行数据传输时，由于输入数据的时钟频率与预设时钟主频不在同一时钟域下，需要将输入数据的时钟频率与预设时钟主频进行同步，使得输入数据的时钟频率与预设时钟主频处于同于时钟域下。

实际场景中，RFID芯片用于数据传输时的工作频率具体可以包括：125kHz、133kHz、13.56MHz、27.12MHz、433MHz、902MHz～928MHz、2.45GHz、5.8GHz等。本发明中的预设时钟主频对应RFID芯片的工作频率进行设置。

需要说明的是，本发明中可以通过数据传输接口电路实现对输入数据的时钟频域与预设时钟主频的同步，也可以通过控制单元发送控制命令实现对输入数据的时钟频率与时钟主频的同步，本发明对此不作具体限定。

具体地，由主设备例如CPU主动发起数据传输，定义输入数据的第一个字节为指令，之后的字节是有效数据。输入数据共包括例如8个比特位，可以将输入数据的第一个比特位指定为指令字节，之后的第2-8个比特位指定为有效数据，其中有效数据可以具体包括：待写入寄存器的地址信息以及读写指示位，按照预设指令字节解析格式对输入数据进行解析，得到待写入寄存器的地址信息。

根据第一标志信号，判断同步后的输入数据是否处于待写入状态。

本发明中的第一标志信号可以为主设备主动发送的指令信号，也可以是对输入数据中的时钟频率进行检测而得到的，根据第一标志信号，判断进行同步后的输入数据的第一字节的第一比特位以及输入数据的每一字节的第一比特位，并确定同步后的输入数据是否处于待写入状态。

更具体地，根据预设指令字节解析格式，在接收第一个字节数据中，最高bit7用于表示此指令字节为行为命令或者寄存器操作。此bit置为1则表示行为命令，从而再根据定义的行为命令集对bit4～bit0进行命令解析，如0X00代表空闲命令，0X03代表复位寄存器命令等。

若指令字节的bit7位为0，则指示此为寄存器操作。另外，指令字节包括读写指示位和寄存器地址位。五位地址bit4～bit0用于内部寄存器寻址。根据bit4～bit0解析出的寄存器地址信息，确定待写入寄存器的地址信息，若根据预设指令字节解析格式获取读写指示位bit6指示为写操作时，确定同步后的输入数据处于待写入状态。

若确定进行同步后的输入数据处于待写入状态，则根据上述得到的待写入寄存器的地址信息，将同步后的输入数据写入与地址信息对应的寄存器。

根据第二标志信号，判断写入的同步后的输入数据是否处于待读取状态。

具体地，根据预设指令字节解析格式获取bit4～bit0解析出的寄存器地址信息，确定待写入寄存器的地址信息，根据预设指令字节解析格式获取读写指示位bit6指示为读操作时，确定写入的同步后的输入数据处于待读取状态。

本发明提供的数据传输方法，通过将输入数据的时钟频率与预设时钟主频进行同步，基于预设指令字节解析格式对同步后的输入数据进行解析，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；结合根据待写入寄存器的地址信息，将待写入状态的输入数据写入寄存器；确定写入的同步后的输入数据处于带读取状态；根据待写入寄存器的地址信息读取写入的同步后的输入数据，完成了对数据的传输，同时减少了由于跨时钟数据传输所带来的亚稳态问题，通过调节预设时钟主频能够使得数据传输过程更加高速和稳定。

进一步地，在一个实施例中，在步骤S1之后以及步骤S2之前，包括：

步骤A1、对时钟频率进行边沿检测，确定边沿检测结果；

步骤B1、根据边沿检测结果以及第一预设计数器的当前计数值，确定第一标志信号。

具体地，对输入数据的时钟频率进行边沿检测，确定数据传输过程的不同时序时，时钟频率信号处于上升沿或下降沿，其中，时钟频率可以具体为SCK时钟频率。

根据边沿检测结果例如当检测到时钟频率信号处于上升沿，产生一个计数器置位信号，同时对第一预设计数器置1，并在完成一个输入数据的字节传输后，对第一预设计数器累计计数。

根据时钟频率信号的边沿检测结果以及第一预设计数器的当前计数值生成第一标志信号。

本发明提供的数据传输方法，通过对输入数据的时钟频率进行边沿检测，并根据边沿检测结果以及第一预设计数器的当前计数值，确定第一标志信号，为后续根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态奠定了基础，并为进一步实现对同步后的输入数据写入寄存器奠定了基础。

进一步地，在一个实施例中，在步骤S3之后以及步骤S4之前，可以具体包括：

步骤C1、对时钟频率进行边沿检测，确定边沿检测结果；

步骤D1、根据边沿检测结果以及第二预设计数器的当前计数值，确定第二标志信号。

具体地，对输入数据的时钟频率进行边沿检测，确定数据传输过程的不同时序时，时钟频率信号处于上升沿或下降沿，其中，时钟频率可以具体为SCK时钟频率。

根据边沿检测结果例如当检测到时钟频率信号处于上升沿，产生一个计数器置位信号，同时对第二预设计数器置1。

根据时钟频率信号的边沿检测结果以及第二预设计数器的当前计数值生成第二标志信号。

本发明提供的数据传输方法，通过对输入数据的时钟频率进行边沿检测，并根据边沿检测结果以及第二预设计数器的当前计数值，确定第二标志信号，为后续根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态奠定了基础，并为进一步实现对写入的同步后的输入数据进行读取奠定了基础。

进一步地，在一个实施例中，步骤S5可以具体包括：

S51、根据地址信息以及预设帧保护时间，每隔预设帧保护时间读取写入的同步后的输入数据。

具体地，在数据传输过程中，根据输入数据的字节数以及传输速率不同，将输入数据写入到对应寄存器所需的时钟周期不同，为了保证读取的数据是完整的输入数据，需要预设帧保护时间，每隔预设帧保护时间后，确定数据写入完成，并读取写入的数据。

本发明提供的数据传输方法，通过预设帧保护时间，并在每隔预设帧保护时间对写入的同步后的输入数据进行读取，保证了数据写入与数据读取的一致性，进而确保了数据的稳定传输。

下面对本发明提供的数据传输接口电路进行描述，下文描述的数据传输接口电路与上文描述的数据传输方法可相互对应参照。

图2是本发明提供的数据传输接口电路的结构示意图之一，如图2所示，数据传输接口电路包括：

同步电路210，用于将输入数据的时钟频率与预设时钟主频进行同步；

第一命令解析电路220，与同步电路连接210，用于接收同步电路发送的同步后的输入数据，以及根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

第二命令解析电路230，与第一命令解析电路220及同步电路210连接，用于根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

数据读写电路240，与第一命令解析模块220及第二命令解析模块230连接，用于根据地址信息，将待写入状态的输入数据写入寄存器，以及根据地址信息读取写入的同步后的输入数据。

具体地，本发明中的数据传输接口电路可以为一种SPI电路，其中，SPI电路可以具体包括：同步电路210、第一命令解析电路220、第二命令解析电路230以及数据读写电路240；

SPI总线是用于主设备和外围设备如RFID读写器芯片之间的数据交换。SPI总线是主从通信机制，主设备可以是CPU，外围设备是从设备。SPI总线由4根总线构成，分别是串行时钟线(SCK)、主设备输入/从设备输出数据线(MISO)、主设备输出/从设备输入数据线(MOSI)和从设备有效选择线(NSS)。而SPI接口是一种简单的8比特数据同步串行接口，用于快速串行数据传输，发送数据和接收数据以相同的时钟频率进行。SPI电路连接SPI总线中的两条数据线，即主设备输入/从设备输出数据线和主设备输出/从设备输入数据线，并且还连接读数据信号线和写数据信号线，从而形成该接口的读/写数据通路，从而通过SPI电路完成与主设备之间的数据交互。

图3是本发明提供的数据传输接口电路的结构示意图之二，如图3所示，其中，同步电路210，包括同步及边沿检测模块1，同步及边沿检测模块1用于将输入数据的时钟频率与预设时钟主频进行同步。具体地，主设备主动发起数据传输指令、串行时钟信号SCK以及NSS使能信号，同步电路210通过主设备输入/从设备输出数据线接收输入数据，同步电路210通过串行时钟线接收SCK信号，同步电路通过从设备有效选择线接收NSS使能信号；然后由同步电路210将输入数据的时钟频率即SCK时钟与预设时钟主频进行同步。具体地，RFID读写器芯片与主设备通讯信号是存在不同时钟域的，所以从主设备过来的信号线先要经过同步处理之后才能被使用。同步电路对MOSI、SCK、NSS信号做了两级寄存器同步，

其中，预设时钟主频可以具体设置为：125kHz、133kHz、13.56MHz、27.12MHz、433MHz、902MHz～928MHz、2.45GHz、5.8GHz等。

第一命令解析电路220，包括辅助信号模块3、读写信号判断模块6以及数据类型判断模块，其中，辅助信号模块3与同步电路210连接，且辅助信号模块3与读写信号判断模块6以及数据类型判断模块7连接，辅助信号模块3用于生成第一标志信号。

数据类型判断模块7根据辅助信号模块3产生的第一标志信号如SPI时序的第一字节的第一比特是低电平以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息。

读写信号判断模块6，与辅助信号模块3连接，根据辅助信号模块3寄存的SPI时序的第一字节的第一比特是低电平以及预设指令字节解析格式，可以判断该段时序是写数据时序，那么在后面字节的第8个SCK的上升沿把读信号置1，并维持一个系统周期后置0。

例如，根据预设指令字节解析格式，在接收第一个字节数据中，最高bit7用于表示此指令字节为行为命令或者寄存器操作。此bit置为1则表示行为命令，从而再根据定义的行为命令集对bit4～bit0进行命令解析，如0X00代表空闲命令，0X03代表复位寄存器命令等。

若指令字节的bit7位为0，则指示此为寄存器操作。另外，指令字节包括读写指示位和寄存器地址位。五位地址bit4～bit0用于内部寄存器寻址。根据bit4～bit0解析出的寄存器地址信息，确定待写入寄存器的地址信息，若根据预设指令字节解析格式获取读写指示位bit6指示为写操作时，确定同步后的输入数据处于待写入状态。

第二命令解析电路230，与第一命令解析电路220及同步电路210连接，用于根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态。

具体地，第二命令解析电路230，包括辅助信号模块3、读写信号判断模块6以及数据类型判断模块，其中，辅助信号模块3与同步电路210连接，且辅助信号模块3与读写信号判断模块6以及数据类型判断模块7连接，辅助信号模块3用于生成第二标志信号。

数据类型判断模块7与辅助信号模块3连接，并根据辅助信号模块3产生的第二标志信号如SPI时序的第一字节的第一比特是高电平以及第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态。

读写信号判断模块6，与辅助信号模块3连接，根据辅助信号3寄存的SPI时序的第一字节的第一比特是高电平，可以判断该段时序是读数据时序，那么在每一字节的第7个SCK的上升沿把串转并5接收到的字节的最高位赋值给读信号，并维持一个系统周期后置0。

具体地，根据预设指令字节解析格式获取bit4～bit0解析出的寄存器地址信息，确定待写入寄存器的地址信息，根据预设指令字节解析格式获取读写指示位bit6指示为读操作时，确定写入的同步后的输入数据处于待读取状态。

数据读写电路240，与第一命令解析模块220连接，且与第二命令解析模块230连接；数据读写电路240可以具体包括：串转并模块5、并转串模块9以及寄存器10，其中，串转并模块5与同步即边沿检测模块1以及数据类型判断模块7连接，用于根据判断同步及边沿检测1的SCK的上升沿标志，把MOSI上的串行数据转换成并行数据，并根据寄存器地址信息，在随后的8个SCK周期的数据将待写入状态的输入数据写入对应的寄存器10。

其中，并转串模块9与寄存器10连接，且与同步及边沿检测模块1连接，用于根据判断同步及边沿检测模块1的SCK下降沿，并在根据预设指令字节解析格式解析后，确定读写指示位bit6指示为读操作时，根据寄存器的地址信息读取写入的同步后的输入数据，把寄存器10的数据并转串给到MISO数据线上，通过数据线MISO输出，外部的主设备可以在随后的8个SCK周期的上升沿读取数据。

本发明提供的数据传输接口电路，通过同步电路210将输入数据的时钟频率与预设时钟主频进行同步，通过第一命令解析电路220，基于预设指令字节解析格式对同步后的输入数据进行解析，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；结合数据读写模块240根据待写入寄存器的地址信息，将待写入状态的输入数据写入寄存器；并通过第二命令解析模块230确定写入的同步后的输入数据处于带读取状态；最后结合数据读写模块240，根据待写入寄存器的地址信息读取写入的同步后的输入数据，完成了对数据的传输，同时减少了由于跨时钟数据传输所带来的亚稳态问题，通过调节预设时钟主频能够使得数据传输过程更加高速和稳定。

进一步地，在一个实施例中，第一命令解析电路220，包括：

边沿检测子电路以及第一计数器子电路；

边沿检测子电路，与同步电路210连接，用于对时钟频率进行边沿检测，确定边沿检测结果；

第一计数器子电路，与边沿检测子电路连接，包括计数器置位信号模块2以及第一预设计数器4，其中，计数器置位信号模块2与同步及边沿检测模块1连接，第一预设计数器4与计数器置位信号模块2连接，第一计数器子电路用于根据边沿检测结果以及第一预设计数器4的当前计数值，确定第一标志信号。

具体地，边沿检测子电路，是对一级寄存和二级寄存的信号做组合逻辑运算得到信号的上升沿或者下降沿标志的电路，在数据传输过程中，边沿检测电路通过检测SCK信号及NSS信号，并确定SCK信号及NSS信号所处上升沿或下降沿。

第一计数器子电路，与边沿检测子电路连接，并在边沿检测子电路检测到NSS的下降沿和SCK上升沿标志时，由计数器置位信号模块2，产生一个置位信号，并根据置位信号对设置在第一计数器子电路内部的第一预设计数器4置1，标志1组SPI时序的开始。

其中，第一预设计数器是一个3位宽计数器，根据边沿检测子电路检测到SCK的上升沿标志进行计数。

根据边沿检测子电路的SCK的上升沿标志和第一预设计数器的当前计数值，可以判断寄存SPI时序的第一字节的第一比特和每一字节的第一比特。具体地，例如判断SPI时序的第一字节bit0是高电平或是低电平，并将判断结果以及第一预设计数器4的当前计数值作为第一标志信号。

本发明提供的数据传输接口电路，通过边沿检测子电路以及第一计数器子电路4相互配合，确定第一标志信号，为第一命令解析电路220根据第一标志信号确定同步后的输入数据处于写时序状态奠定了基础，进一步为后续通过接口电路实现数据传输奠定了基础，同时通过置位信号可以清除前面数据传输时序中的错误状态，实现对数据传输的纠错。

进一步地，在一个实施例中，第二命令解析电路230，包括：边沿检测子电路以及第二计数器子电路；

边沿检测子电路，与同步电路210连接，用于对时钟频率进行边沿检测，确定边沿检测结果；

第二计数器子电路，与边沿检测子电路连接，包括计数器置位信号模块2以及第二预设计数器8，其中，计数器置位信号模块2与同步及边沿检测模块1连接，第二预设计数器8与计数器置位信号模块2连接，第二计数器子电路用于根据边沿检测结果以及第二预设计数器的当前计数值，确定第二标志信号。

具体地，边沿检测子电路，是对一级寄存和二级寄存的信号做组合逻辑运算得到信号的上升沿或者下降沿标志的电路，在数据传输过程中，边沿检测电路通过检测SCK信号及NSS信号，并确定SCK信号及NSS信号所处上升沿或下降沿。

第二计数器子电路，与边沿检测子电路连接，并在边沿检测子电路检测到NSS的下降沿和SCK上升沿标志时，由第二计数器子电路内部的计数器置位信号模块2，产生一个置位信号，并根据置位信号对设置在第二计数器子电路内部的第二预设计数器8置1，标志1组SPI时序的开始。

其中，第二预设计数器是一个3位宽计数器，根据边沿检测子电路检测到SCK的上升沿标志进行计数。

具体地，根据边沿检测子电路的SCK的上升沿标志和第二预设计数器8的当前计数值，可以判断寄存SPI时序的第一字节的第一比特和每一字节的第一比特，例如判断SPI时序的第一字节bit0是高电平或是低电平，并将判断结果以及第二预设计数器8的当前计数值作为第二标志信号。

本发明提供的数据传输接口电路，通过边沿检测子电路以及第二计数器子电路相互配合，确定第二标志信号，为第二命令解析电路230根据第二标志信号确定写入的同步后的输入数据处于读时序状态奠定了基础，进一步为后续通过接口电路实现数据传输奠定了基础，同时通过置位信号可以清除前面数据传输时序中的错误状态，实现对数据传输的纠错。

图4是本发明提供的传输速率为10Mbit/s的写数据的实例波形图，图5是本发明提供的传输速率为10Mbit/s的读数据的实例波形图之一，图6是本发明提供的传输速率为10Mbit/s的读数据的实例波形图之二；结合图4-图6对数据读取与写入进行说明：

具体地，使用预设时钟主频为27.12MHz的系统时钟，如图4所示，NSS是SPI传输的使能线，NSS拉低，表示使能，开始传输，在MOSI的第一字节是地址信息，首比特是0，则代表写数据，在第7比特完成地址字节的发送，由SPI接口电路给出地址信息；第二字节是数据信息，接收8比特为1字节传输，给出写数据和写信号，此时，发送方可以继续下一字节数据发送，或者将NSS使能信号拉高，结束通讯。

如图5所示，当NSS使能信号拉低时，开始通讯，第一字节是地址字节，第1比特是高电平，表示是读数据，接收到第7比特，完成地址字节的接收，同时由SPI接口电路给出地址信息和读信号，此时向内部先进先出(FIFO)或者寄存器拿取数据字节，在如图5的第二字节在MISO通过并转串发送出去。同时会接收MOSI第二字节地址信息，此时如图5接收到地址信息是8’h00表示不进行读操作，如果类似如图5的第1字节的信号，则表示进行对另一个地址的读数据操作。

更具体地，写数据操作在于写时序只要能够正常的采样到SCK边沿，也就是说预设时钟主频能够正确采样到的SCK的边沿，即需要预设时钟主频的频率是SCK的频率的2倍以上，就能够正常的接收数据。读时序要求数据满足上面的要求还必须在SCK保证地址字节接收后，能够快速的向FIFO或者寄存器拿取数据，在第二字节发送到MISO数据线上。

如图6所示，由于地址信息是6位，也就是地址字节的最低位是无意义的，所以在地址字节的SCK的第7个周期的上升沿就接收完1字节并给出信号。图6的reg_rd信号(读信号)产生需要依靠SCK_rise(SCK的上升沿)信号，SCK_rise边沿产生需要1个时钟，也就是图6的第2个时钟，那么reg_rd信号就是图6的第3个时钟产生，向FIFO拿取数据需要检测reg_rd信号，也就是在第4个时钟reg_dst(写数据)拿到数据，此时数据reg_dst改变是在第9个SCK周期的下降沿之前。

下面对本发明提供的数据传输装置进行描述，下文描述的数据传输装置与上文描述的数据传输方法可相互对应参照。

图7是本发明提供的数据传输接口电路的结构示意图，如图3所示，数据传输装置包括：时钟同步模块710、第一状态确定模块720、数据写入操作模块730、第二状态确定模块740以及数据读取操作模块750；

时钟同步模块710，用于将输入数据的时钟频率与预设时钟主频进行同步；

第一状态确定模块720，与时钟同步模块710连接，用于根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

数据写入操作模块730，与第一状态确定模块720连接，用于根据待写入寄存器的地址信息将待写入状态的输入数据写入寄存器；

第二状态确定模块740，与时钟同步模块710连接，用于根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

数据读取操作模块750，与第二状态确定模块740连接，用于根据地址信息，读取写入的同步后的输入数据。

图8是本发明提供的电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)810、通信(communication interface)811、存储器(memory)812和总线(bus)813，其中，处理器810，通信811，存储器812通过总线813完成相互间的通信。处理器810可以调用存储器812中的逻辑指令，以执行如下方法：

将输入数据的时钟频率与预设时钟主频进行同步；

根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

根据待写入寄存器的地址信息将所述待写入状态的输入数据写入寄存器；

根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

根据地址信息，读取写入的同步后的输入数据。

此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

进一步地，本发明公开一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的数据传输方法，例如包括：

将输入数据的时钟频率与预设时钟主频进行同步；

根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

根据待写入寄存器的地址信息将所述待写入状态的输入数据写入寄存器；

根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

根据地址信息，读取写入的同步后的输入数据。

另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的数据传输方法，例如包括：

将输入数据的时钟频率与预设时钟主频进行同步；

根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

根据待写入寄存器的地址信息将所述待写入状态的输入数据写入寄存器；

根据第二标志信号以及预设指令字节解析格式，确定写入的同步后的输入数据处于待读取状态；

根据地址信息，读取写入的同步后的输入数据。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种数据传输方法，其特征在于，包括：

将输入数据的时钟频率与预设时钟主频进行同步；

根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

根据所述待写入寄存器的地址信息将所述待写入状态的输入数据写入所述寄存器；

根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

根据所述地址信息，读取所述写入的同步后的输入数据。

2.根据权利要求1所述的数据传输方法，其特征在于，在所述根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息之前，还包括：

对所述时钟频率进行边沿检测，确定边沿检测结果；

根据所述边沿检测结果以及第一预设计数器的当前计数值，确定所述第一标志信号。

3.根据权利要求1所述的数据传输方法，其特征在于，在所述根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态之前，还包括：

对所述时钟频率进行边沿检测，确定边沿检测结果；

根据所述边沿检测结果以及第二预设计数器的当前计数值，确定所述第二标志信号。

4.根据权利要求1-3任一项所述的数据传输方法，其特征在于，所述根据所述地址信息，读取所述写入的同步后的输入数据，包括：

根据所述地址信息以及预设帧保护时间，每隔所述预设帧保护时间读取所述写入的同步后的输入数据。

5.一种数据传输接口电路，其特征在于，包括：

同步电路，用于将输入数据的时钟频率与预设时钟主频进行同步；

第一命令解析电路，与所述同步电路连接，用于接收所述同步电路发送的同步后的输入数据，以及根据第一标志信号以及预设指令字节解析格式，确定所述同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

第二命令解析电路，与所述第一命令解析电路及所述同步电路连接，用于根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

数据读写电路，与所述第一命令解析模块及所述第二命令解析模块连接，用于根据所述地址信息，将所述待写入状态的输入数据写入所述寄存器，以及根据所述地址信息读取所述写入的同步后的输入数据。

6.根据权利要求5所述的数据传输接口电路，其特征在于，所述第一命令解析电路，包括：边沿检测子电路以及第一计数器子电路；

所述边沿检测子电路，与所述同步电路连接，用于对所述时钟频率进行边沿检测，确定所述边沿检测结果；

所述第一计数器子电路，与所述边沿检测子电路连接，用于根据所述边沿检测结果以及第一预设计数器的当前计数值，确定所述第一标志信号。

7.根据权利要求5所述的数据传输接口电路，其特征在于，所述第二命令解析电路，包括：边沿检测子电路以及第二计数器子电路；

所述边沿检测子电路，与所述同步电路连接，用于对所述时钟频率进行边沿检测，确定所述边沿检测结果；

所述第二计数器子电路，与所述边沿检测子电路连接，用于根据所述边沿检测结果以及第二预设计数器的当前计数值，确定所述第二标志信号。

8.一种数据传输装置，其特征在于，包括：时钟同步模块、第一状态确定模块、数据写入操作模块、第二状态确定模块以及数据读取操作模块；

所述时钟同步模块，用于将输入数据的时钟频率与预设时钟主频进行同步；

所述第一状态确定模块，与所述时钟同步模块连接，用于根据第一标志信号以及预设指令字节解析格式，确定同步后的输入数据处于待写入状态，并获取待写入寄存器的地址信息；

所述数据写入操作模块，与所述第一状态确定模块连接，用于根据所述待写入寄存器的地址信息将所述待写入状态的输入数据写入所述寄存器；

所述第二状态确定模块，与所述时钟同步模块连接，用于根据第二标志信号以及所述预设指令字节解析格式，确定所述写入的同步后的输入数据处于待读取状态；

所述数据读取操作模块，与所述第二状态模块连接，用于根据所述地址信息，读取所述写入的同步后的输入数据。

9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至4任一项所述数据传输方法的步骤。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述数据传输方法的步骤。

Images