CN114328354A - 一种数据传输系统和方法 - Google Patents
一种数据传输系统和方法 Download PDFInfo
- Publication number
- CN114328354A CN114328354A CN202111642184.8A CN202111642184A CN114328354A CN 114328354 A CN114328354 A CN 114328354A CN 202111642184 A CN202111642184 A CN 202111642184A CN 114328354 A CN114328354 A CN 114328354A
- Authority
- CN
- China
- Prior art keywords
- address
- link
- register
- local
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 160
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004891 communication Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- 235000015429 Mirabilis expansa Nutrition 0.000 description 4
- 244000294411 Mirabilis expansa Species 0.000 description 4
- 235000013536 miso Nutrition 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Abstract
本发明涉及数据通信技术领域,公开了一种数据传输系统和方法。该系统包括:SPI接口、辅助控制信号接口、多级芯片、命令链以及数据链,其中,数据链包括常用链路、本地链路、自定义链路和指定地址链路。该数据传输系统和方法根据命令链、常用链路、本地链路、自定义链路以及指定地址链路确定数据传输模式,并根据辅助控制信号接口指示的信号,通过确定的传输模式传输数据。本发明的数据传输系统和方法可以根据不同的应用场景选择相应的数据传输模式访问多级芯片,不仅多级芯片的访问更灵活,而且极大的加速了访问的速度和效率。
Description
技术领域
本发明涉及数据通信技术领域,特别涉及一种数据传输系统和方法。
背景技术
在多芯片级联,尤其是射频芯片大规模组阵中,如何实现跟每一个芯片的通信比较难处理。目前,相关技术采用串行外设接口(Serial Peripheral Interface,SPI)菊花链结构级联,以实现与级联芯片的通信。相关技术将期望访问的所有芯片的所有寄存器都串接起来,使得只需要一个主接口就可以访问每一芯片的从接口。
然而,发明人在实现本发明实施例的过程中发现,由于每颗芯片的若干寄存器串接成一条链,芯片阵列又将若干芯片串接起来,组成一条很长的链,导致一次访问的时间很长,尤其是期望访问某一特定寄存器,都需要“遍历”整条链,非常低效、耗时。
发明内容
本发明实施方式主要解决的技术问题是如何提高级联芯片的数据访问效率。
为解决上述技术问题,本发明实施方式采用的一个技术方案是:提供一种数据传输系统,包括:SPI接口;辅助控制信号接口;多级芯片,所述多级芯片中的每一芯片兼容所述SPI接口并通过菊花链方式连接,所述多级芯片中的每一芯片还分别与所述辅助控制信号接口连接,所述每一芯片包括常用寄存器、命令寄存器和本地寄存器;命令链,所述命令链由所述命令寄存器组成;数据链,所述数据链包括常用链路、本地链路、自定义链路和指定地址链路;其中,所述数据传输系统用于根据所述命令链、所述常用链路、所述本地链路、所述自定义链路以及所述指定地址链路确定数据传输模式,并根据所述辅助控制信号接口指示的信号,通过所述确定的传输模式传输数据。
可选地,所述SPI接口包括片选接口,在所述片选接口为高电位时,所述辅助控制信号接口根据接收的信号使当前的电平信号由高电位变为低电位,以使传输的数据载入主体寄存器。
可选地,在所述片选接口为低电位时,所述辅助控制信号接口用于指示传输的内容的类型,在所述辅助控制信号接口为低电平信号时,所述SPI接口传输的内容是命令,在所述辅助控制信号接口为高电平时,所述SPI接口传输的内容是数据。
可选地,所述数据传输模式包括常规数据传输模式、指定地址数据传输模式和自定义数据传输模式;在确定所述数据传输模式为所述常规数据传输模式时,基于所述常用链路传输数据;在确定所述数据传输模式为所述指定地址数据传输模式时,基于所述命令链和所述指定地址链路传输数据;在确定所述数据传输模式为所述自定义数据传输模式时,基于所述命令链、所述本地链路、所述自定义链路传输数据。
可选地,所述在确定所述数据传输模式为所述指定地址数据传输模式时,基于所述命令链和所述指定地址链路传输数据,包括:通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。
可选地,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
可选地,所述在确定所述数据传输模式为所述自定义数据传输模式时,通过所述命令链、所述本地链路、所述自定义链路传输数据,包括:建立本地链路,所述本地链路由所述本地寄存器组成;在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。
可选地,所述建立本地链路包括:通过所述命令链设置本地链路模式,基于所述本地链路模式将芯片中的本地寄存器串联,以形成本地链路。
为解决上述技术问题,本发明实施方式采用的另一个技术方案是:提供一种数据传输方法,应用于如上所述的数据传输系统,包括:获取待访问的目标芯片的目标寄存器的地址;确定数据传输模式;根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输。
可选地,所述数据传输模式包括常规数据传输模式、指定地址数据传输模式和自定义数据传输模式,所述根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输包括:在确定所述数据传输模式为所述常规数据传输模式时,基于常用链路和所述地址访问所述目标寄存器,以传输数据;在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,以传输数据;在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,以传输数据。
可选地,所述在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,包括:通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。
可选地,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
可选地,所述在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,包括:建立本地链路,所述本地链路由所述本地寄存器组成;在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。
区别于相关技术的情况,本发明实施例提供的数据传输系统和数据传输方法,通过设置SPI接口、辅助控制信号接口、兼容所述SPI接口并通过菊花链方式连接的多级芯片、命令链以及数据链,其中,数据链包括常用链路、本地链路、自定义链路和指定地址链路;根据所述命令链、所述常用链路、所述本地链路、所述自定义链路以及所述指定地址链路确定数据传输模式,并根据所述辅助控制信号接口指示的信号,通过所述确定的传输模式传输数据。由此,可以根据不同的应用场景选择相应的数据传输模式访问多级芯片,不仅多级芯片的访问更灵活,而且极大的加速了访问的速度和效率。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件表示为类似的元件,除非有特别申明,附图中的图不构成比例限制。
图1是本发明实施例提供的一种基于SPI菊花链架构的数据传输系统架构图;
图2是本发明实施例提供的所述本地寄存器的格式定义参考图;
图3是本发明实施例提供的一个芯片中所述常用寄存器、所述命令寄存器和所述本地寄存器的示意图;
图4是本发明实施例提供的一种数据传输方法的流程图;
图5是本发明实施例提供的所述命令(cmd)的一种格式示意图;
图6是本发明实施例提供的所述辅助控制信号接口spi_asc和所述SPI接口的时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需要说明的是,如果不冲突,本发明实施例中的各个特征可以相互组合,均在本发明的保护范围之内。另外,虽然在装置示意图中进行了功能模块的划分,在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于装置示意图中的模块划分,或流程图中的顺序执行所示出或描述的步骤。
除非另有定义,本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在传统多芯片级联,尤其是射频芯片大规模组阵中,使用的是SPI菊花链结构级联,且所有的芯片的寄存器也串接,虽然通信和实现较为简单,但存在串接的寄存器很长的情况下,访问特定寄存器需要遍历整条链,从而导致非常低效和耗时的问题。
本发明实施例提供的数据传输系统和方法,在传统方案的基础上,加入自定义的辅助控制信号接口(即图1所示的spi_asc)信号辅助控制传输,并将传统方案中的常用寄存器拓展为常用寄存器、命令寄存器和本地寄存器,并同时定义命令链、常用链路、本地链路、自定义链路和指定地址链路,其中,将菊花链中每个从设备芯片的命令寄存器进行串联组成命令链,其他寄存器组成不同的数据链,即不同从设备芯片的不同类型寄存器串联。本发明实施例提供的数据传输系统和方法极大的提高了数据的访问的速度和效率。
请参阅图1,图1是本发明实施例提供的一种基于SPI菊花链架构的数据传输系统架构图。如图1所示,该系统包括辅助控制信号接口spi_asc和SPI接口,所述SPI接口包括时钟接口spi_clk、片选接口spi_csn、主机输出/从机输入数据接口spi_mosi、主机输入/从机输出数据接口spi_miso。该系统还包括多级芯片,所述多级芯片指的是多个芯片串联在一起的整体,所述多级芯片包括芯片IC 0至芯片IC n。多级芯片之间通过菊花链的方式连接,每一芯片的通信接口包括兼容所述SPI接口的电路结构。所述时钟接口spi_clk和所述片选接口spi_csn共用,第一颗芯片的主机输出/从机输入数据接口spi_mosi与主接口SPIMaster连接,菊花链中前一颗芯片的主机输入/从机输出数据接口spi_miso和后一颗芯片的主机输出/从机输入数据接口spi_mosi直连,最后一颗芯片的主机输入/从机输出数据接口spi_miso接回至所述主接口SPI Master。所述辅助控制信号接口spi_asc与所述多级芯片中的每一芯片连接,其用于辅助控制传输。
其中,所述辅助控制信号接口spi_asc属于新增加的一条信号线,由此可以使多级芯片中的每一芯片额外增加一接口。在本发明实施例中,所述辅助控制信号接口spi_asc一般是在SPI片选之外变化,即所述片选接口spi_csn==1时发生变化。
其中,在所述片选接口spi_csn为高电位(即spi_csn==1)时,所述辅助控制信号接口spi_asc根据接收的信号使当前的电平信号由高电位变为低电位,以使传输的数据载入主体寄存器。所述SPI接口包括主接口SPI Master。对于SPI传输的数据会缓存至芯片的影子寄存器(即shadow寄存器),当主接口SPI Master希望载入数据至主寄存器(即main寄存器)时,主接口SPI Master发送信号至辅助控制信号接口spi_asc,辅助控制信号接口spi_asc根据所述信号发生高电位到低电位的变化,比如1至0的变化,此时传输的数据从shadow寄存器载入main寄存器,使传输的数据生效。由此,可以根据所述辅助控制信号接口spi_asc确定传输的数据何时生效。
在SPI传输数据的期间,即所述片选接口spi_csn为低电位(即spi_csn==0)时,所述辅助控制信号接口spi_asc用于指示传输的内容的类型。具体地,在所述辅助控制信号接口spi_asc为低电平信号时,所述SPI接口传输的内容是命令,在所述辅助控制信号接口spi_asc为高电平时,所述SPI接口传输的内容是数据。需要说明的是,所述SPI接口传输的内容即所述SPI传输数据的期间所传输的数据,该数据包括所述内容是命令的数据,以及所述内容是数据的数据,即所述数据传输系统和数据传输方法中的所述数据包括所述命令(cmd)和所述数据(data),所述cmd是command的缩写,它包含各种命令,所述命令可以定义芯片内部硬件资源和分配管理软件代码等。所述data可以用于表示各种参数,比如待访问的寄存器的地址等。在本实施例中,可以通过辅助控制信号接口spi_asc来区分当前传输的数据是cmd还是data。
在一些实施例中,还可以根据所述辅助控制信号接口spi_asc确定当前数据传输模式,比如,当辅助控制信号接口spi_asc的信号由1变为0又变为1时,会将缓存的数据加载至main寄存器,即当前的数据传输模式是读和写的操作。当辅助控制信号接口spi_asc的信号一直为1时,当前的数据传输模式是单纯的读操作。
关于上述命令(cmd)其长度可以固定为1doubleWord。命令(cmd)至少包括以下内容:控制传输模式,比如控制常用链路、本地链路、自定义链路和指定地址链路的模式;指定地址链路模式对应的地址。在SPI命令链传输完成,且辅助控制信号接口spi_asc由0变为1时,命令(cmd)的设置生效,该设置可以一致持续至有新的cmd指令设置生效为止。其中,所述命令(cmd)的具体格式可以参考图5所示,需要说明的是,图5仅作为所述命令(cmd)的格式示例,并不限制其格式。
通常数据传输方式可以是仅传输命令(cmd),或者仅传输数据(data),或者同时传输命令(cmd)和数据(data)。当仅传输命令(cmd)时,该命令(cmd)可用于设置或预设菊花链路上各个芯片的传输状态或工作状态。当仅传输数据(data)时,可以在既定的模式下直接进行数据的传输,典型的即是常用链路模式,该传输方式可兼容传统的数据传输方式。当同时传输命令(cmd)和数据(data)时,可以先设置模式,再启动传输,接下来可以根据辅助控制信号接口spi_asc的信号来确定,比如,当辅助控制信号接口spi_asc的信号由1变为0又变为1时,会将缓存的数据加载至main寄存器,即当前的数据传输模式是读和写的操作。当辅助控制信号接口spi_asc的信号一直为1时,当前的数据传输模式是单纯的读操作。所述辅助控制信号接口spi_asc、所述时钟接口spi_clk、所述片选接口spi_csn、所述主机输出/从机输入数据接口spi_mosi以及所述主机输入/从机输出数据接口spi_miso的时序图可参考图6。
其中,所述SPI接口还包括从接口SPI Slave,菊花链上的全部SPI Slave可以都处于相同的工作模式,即所有的SPI Slave都处于控制常用链路模式,或本地链路模式,或自定义链路模式,或指定地址链路模式。
在本发明实施例中,所述多级芯片中的每一芯片均包括常用寄存器、命令寄存器和本地寄存器。所述常用寄存器可以是芯片中传统的寄存器,本发明实施例在传统的寄存器的基础上将寄存器拓展为三类,即所述常用寄存器、所述命令寄存器和所述本地寄存器。芯片可以根据需求自定义所述常用寄存器。所述命令寄存器用于存储指令。所述本地寄存器用于控制传输模式,主要用于存放自定义数据传输模式的控制信息,比如,自定义链路依次传输的寄存器地址,自定义链路的长度等。所述本地寄存器的格式定义可参考图2。
其中,所述常用寄存器和所述本地寄存器均有物理地址,并且分属不同的地址区间。
其中,每一个芯片都包括上述三种寄存器。一个芯片中,所有的常用寄存器串联在一起,所有的命令寄存器串联在一起,所有的本地寄存器串联在一起,所述常用寄存器、所述命令寄存器和所述本地寄存器的串联方式相同,并且信号也相同。可以约定所述常用寄存器、所述命令寄存器和所述本地寄存器的数量,比如,一个芯片中包含100个常用寄存器,1个命令寄存器,若干个本地寄存器。其中,1个命令寄存器指的是一个doubleWord(4个字节或8个字节),由此,不仅满足使用,而且能够加快访问效率,减少时间消耗。一个芯片中所述常用寄存器、所述命令寄存器和所述本地寄存器的示意图可以参考图3,需要说明的是,图3仅作为示例,并不限制所述芯片中这三种寄存器的形态和数量。
基于上述设置的三种寄存器,本发明实施例还定义了命令链和数据链。所述命令链用于服务数据链,所述命令链由所述命令寄存器组成,其用于配置数据链的模式,并访问命令寄存器。所述数据链包括常用链路、本地链路、自定义链路和指定地址链路。
其中,所述常用链路与传统的链路兼容,由芯片中的所述常用寄存器串联后组成所述常用链路,通过所述常用链路可以遍历所述常用寄存器。所述常用链路的物理地址可以不连续。
所述本地链路由芯片中的所述本地寄存器串联后组成,其用于控制传输方式,通过所述本地链路可以遍历所述本地寄存器。
所述自定义链路是用户抽取期望访问的若干常用寄存器,并重新排序组装后所构成的链路,通过所述自定义链路可以访问用户期望访问的常用寄存器。
所述指定地址链路是用户指定的任一地址的寄存器组成的链路,所述指定地址链路的访问区间涵盖了所有的常用寄存器和本地寄存器,通过所述指定地址链路可以访问任一期望访问的常用寄存器和本地寄存器。
其中,芯片级联时,每颗芯片的数据链的长度可以保持一致。在一些实施例中,每颗芯片构建的数据链,不存在重复地址的寄存器。
在本发明实施例中,所述数据传输系统可以根据所述命令链、所述常用链路、所述本地链路、所述自定义链路以及所述指定地址链路确定数据传输模式,并根据所述辅助控制信号接口指示的信号,通过所述确定的传输模式传输数据。具体地,本发明实施例定义了三种数据传输模式,分别是常规数据传输模式、指定地址数据传输模式和自定义数据传输模式。在确定所述数据传输模式为所述常规数据传输模式时,基于所述常用链路传输数据。在确定所述数据传输模式为所述指定地址数据传输模式时,基于所述命令链和所述指定地址链路传输数据。在确定所述数据传输模式为所述自定义数据传输模式时,基于所述命令链、所述本地链路、所述自定义链路传输数据。
其中,所述常规数据传输模式可兼容传统的链路的数据传输方式,比如,所有的芯片的常用寄存器串联起来组成一条很长的链,当期望访问某个常用寄存器时,遍历整条链,从而找到该期望访问的常用寄存器。
其中,所述指定地址数据传输模式,即在该模式下可访问期望地址的寄存器,具体访问方式包括:通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。其中,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
在一些实施例中,所述地址为所述常用寄存器的地址和所述本地寄存的地址,此时所述指定地址链路由所述常用寄存器和所述本地寄存器组成。
例如,有10个芯片,每个芯片包括100个常用寄存器,1个命令寄存器,80个本地寄存器。如果要访问第10个芯片的第100个常用寄存器,具体操作包括:通过命令链进行地址和模式设置,地址指的是要访问的常用寄存器地址,模式指的是指定地址数据传输模式;设置好的地址和模式通过命令链传输至每个芯片,从而获得指定地址数据链,所述指定地址数据链包括所述地址对应的常用寄存器;遍历所述指定地址数据链,从而访问第10个芯片的第100个常用寄存器。其中,通过命令链进行设置和传输,根据上述实施例可知命令链由命令寄存器组成,而一个芯片通常只包括一个命令寄存器,即一个doubleWord,由此建立得到指定地址数据链,通过该指定地址数据链访问目标寄存器,能够明显的减少访问次数,提高访问效率。
其中,所述自定义数据传输模式,即在该模式下能够访问期望的若干常用寄存器,具体访问方式包括:建立本地链路,所述本地链路由所述本地寄存器组成;在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。其中,所述建立本地链路包括:通过所述命令链设置本地链路模式,基于所述本地链路模式将芯片中的全部本地寄存器串联,以形成本地链路。
例如,有10个芯片,每个芯片包括100个常用寄存器,假设自定义访问每个芯片中的2、4、6、8这四个常用寄存器,将10个芯片中的该四个常用寄存器串联起来组成一条链,该链即所述自定义链路,只需遍历该自定义链路40次即可访问期望访问的寄存器。其中,2、4、6、8这四个常用寄存器的信息需要给到每个芯片,此时可通过本地寄存器去给信息,通过本地链路将这四个常用寄存器的信息给到本地寄存器。其中,可以通过命令链设置所述本地链路,即通过所述命令链设置本地链路模式,基于所述本地链路模式将芯片中的本地寄存器串联,从而形成该本地链路。在建立好的所述本地链路的所述本地寄存器中存储上述2、4、6、8这四个常用寄存器的地址,根据存储的所述常用寄存器的地址,连接每个芯片中的2、4、6、8这四个常用寄存器,从而获得所述自定义链路。
本发明实施例提供的数据传输系统,定义了上述三种数据传输模式,可以根据应用的需要任一选择其中一种模式传输数据。由此,能很灵活的解决基于菊花链的SPI传输或访问,而且极大的加速了访问的速度和效率。
请参阅图4,图4是本发明实施例提供的一种数据传输方法的流程图。该方法可应用于上述数据传输系统实施例。该方法包括以下步骤:
S101:获取待访问的目标芯片的目标寄存器的地址;
S102:确定数据传输模式;
S103:根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输。
其中,所述数据传输模式包括常规数据传输模式、指定地址数据传输模式和自定义数据传输模式,S103:根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输具体包括:
在确定所述数据传输模式为所述常规数据传输模式时,基于常用链路和所述地址访问所述目标寄存器,以传输数据;
在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,以传输数据;
在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,以传输数据。
其中,所述在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,包括:通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。
其中,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
其中,所述在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,包括:建立本地链路,所述本地链路由所述本地寄存器组成;在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。
其中,所述建立本地链路包括:通过所述命令链设置本地链路模式,基于所述本地链路模式将芯片中的本地寄存器串联,以形成本地链路。
需要说明的是,由于数据传输方法与上述实施例中的数据传输系统是基于相同的发明构思,因此,上述系统实施例中的相应内容同样适用于本方法实施例,此处不再详述。
本发明实施例提供的数据传输方法,通过设置SPI接口、辅助控制信号接口、兼容所述SPI接口并通过菊花链方式连接的多级芯片、命令链以及数据链,其中,数据链包括常用链路、本地链路、自定义链路和指定地址链路;根据所述命令链、所述常用链路、所述本地链路、所述自定义链路以及所述指定地址链路确定数据传输模式,并根据所述辅助控制信号接口指示的信号,通过所述确定的传输模式传输数据。由此,可以根据不同的应用场景选择相应的数据传输模式访问多级芯片,不仅多级芯片的访问更灵活,而且极大的加速了访问的速度和效率。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;在本发明的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本发明的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (13)
1.一种数据传输系统,其特征在于,包括:
SPI接口;
辅助控制信号接口;
多级芯片,所述多级芯片中的每一芯片兼容所述SPI接口并通过菊花链方式连接,所述多级芯片中的每一芯片还分别与所述辅助控制信号接口连接,所述每一芯片包括常用寄存器、命令寄存器和本地寄存器;
命令链,所述命令链由所述命令寄存器组成;
数据链,所述数据链包括常用链路、本地链路、自定义链路和指定地址链路;
其中,所述数据传输系统用于根据所述命令链、所述常用链路、所述本地链路、所述自定义链路以及所述指定地址链路确定数据传输模式,并根据所述辅助控制信号接口指示的信号,通过所述确定的传输模式传输数据。
2.根据权利要求1所述的系统,其特征在于,所述SPI接口包括片选接口,在所述片选接口为高电位时,所述辅助控制信号接口根据接收的信号使当前的电平信号由高电位变为低电位,以使传输的数据载入主体寄存器。
3.根据权利要求2所述的系统,其特征在于,在所述片选接口为低电位时,所述辅助控制信号接口用于指示传输的内容的类型,在所述辅助控制信号接口为低电平信号时,所述SPI接口传输的内容是命令,在所述辅助控制信号接口为高电平时,所述SPI接口传输的内容是数据。
4.根据权利要求1所述的系统,其特征在于,所述数据传输模式包括常规数据传输模式、指定地址数据传输模式和自定义数据传输模式;
在确定所述数据传输模式为所述常规数据传输模式时,基于所述常用链路传输数据;
在确定所述数据传输模式为所述指定地址数据传输模式时,基于所述命令链和所述指定地址链路传输数据;
在确定所述数据传输模式为所述自定义数据传输模式时,基于所述命令链、所述本地链路、所述自定义链路传输数据。
5.根据权利要求4所述的系统,其特征在于,所述在确定所述数据传输模式为所述指定地址数据传输模式时,基于所述命令链和所述指定地址链路传输数据,包括:
通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;
通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;
遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。
6.根据权利要求5所述的系统,其特征在于,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,
当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;
当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
7.根据权利要求4所述的系统,其特征在于,所述在确定所述数据传输模式为所述自定义数据传输模式时,通过所述命令链、所述本地链路、所述自定义链路传输数据,包括:
建立本地链路,所述本地链路由所述本地寄存器组成;
在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;
根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;
遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。
8.根据权利要求7所述的系统,其特征在于,所述建立本地链路包括:
通过所述命令链设置本地链路模式,基于所述本地链路模式将芯片中的本地寄存器串联,以形成本地链路。
9.一种数据传输方法,应用于权利要求1至8任一项所述的数据传输系统,其特征在于,包括:
获取待访问的目标芯片的目标寄存器的地址;
确定数据传输模式;
根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输。
10.根据权利要求9所述的方法,其特征在于,所述数据传输模式包括常规数据传输模式、指定地址数据传输模式和自定义数据传输模式,
所述根据所述地址和所述数据传输模式,访问所述目标寄存器,以实现数据的传输包括:
在确定所述数据传输模式为所述常规数据传输模式时,基于常用链路和所述地址访问所述目标寄存器,以传输数据;
在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,以传输数据;
在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,以传输数据。
11.根据权利要求10所述的方法,其特征在于,所述在确定所述数据传输模式为所述指定地址数据传输模式时,基于命令链、指定地址链路以及所述地址访问所述目标寄存器,包括:
通过所述命令链设置地址和传输模式,所述传输模式指的是所述指定地址数据传输模式;
通过所述命令链将设置好的所述地址和所述模式传输至每个芯片,根据所述地址连接所述每个芯片中的寄存器,从而获得所述指定地址链路;
遍历所述指定地址链路,以访问目标芯片的所述地址对应的所述寄存器。
12.根据权利要求11所述的方法,其特征在于,所述地址包括待访问的所述常用寄存器的地址和待访问的所述本地寄存器的地址,
当所述地址为所述常用寄存器的地址时,所述指定地址链路由所述地址对应的常用寄存器组成;
当所述地址为所述本地寄存的地址时,所述指定地址链路由所述地址对应的本地寄存器组成。
13.根据权利要求10所述的方法,其特征在于,所述在确定所述数据传输模式为所述自定义数据传输模式时,基于命令链、本地链路、自定义链路以及所述地址访问所述目标寄存器,包括:
建立本地链路,所述本地链路由所述本地寄存器组成;
在建立好的所述本地链路的所述本地寄存器中存储待访问的所述常用寄存器的地址,以及所述自定义链路的长度;
根据所述本地寄存器中存储的所述常用寄存器的地址,连接每个芯片中的所述常用寄存器,从而获得所述自定义链路;
遍历所述自定义链路,以访问目标芯片的所述地址对应的所述常用寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111642184.8A CN114328354A (zh) | 2021-12-29 | 2021-12-29 | 一种数据传输系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111642184.8A CN114328354A (zh) | 2021-12-29 | 2021-12-29 | 一种数据传输系统和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114328354A true CN114328354A (zh) | 2022-04-12 |
Family
ID=81016863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111642184.8A Pending CN114328354A (zh) | 2021-12-29 | 2021-12-29 | 一种数据传输系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114328354A (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070079025A1 (en) * | 2005-10-04 | 2007-04-05 | Tilman Gloekler | High speed on-chip serial link apparatus and method |
CN101162448A (zh) * | 2007-11-20 | 2008-04-16 | 杭州中天微系统有限公司 | 一种usb高速数据隧道的硬件传输方法 |
CN101256541A (zh) * | 2008-03-24 | 2008-09-03 | 北京中星微电子有限公司 | 一种直接存储访问控制器数据传输系统与方法 |
CN105468563A (zh) * | 2015-12-28 | 2016-04-06 | 杭州士兰控股有限公司 | Spi从设备、spi通信系统及spi通信方法 |
US20160098371A1 (en) * | 2014-10-07 | 2016-04-07 | Infineon Technologies Ag | Serial peripheral interface daisy chain communication with an in-frame response |
US20180276157A1 (en) * | 2017-03-24 | 2018-09-27 | Analog Devices Global | Serial peripheral interface daisy chain mode system and apparatus |
CN112559426A (zh) * | 2020-12-15 | 2021-03-26 | 广州智慧城市发展研究院 | 数据传输方法、接口电路以及装置 |
CN113032312A (zh) * | 2019-12-24 | 2021-06-25 | 中国电子科技集团公司第二十四研究所 | 多片电路级联通信系统 |
-
2021
- 2021-12-29 CN CN202111642184.8A patent/CN114328354A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070079025A1 (en) * | 2005-10-04 | 2007-04-05 | Tilman Gloekler | High speed on-chip serial link apparatus and method |
CN101162448A (zh) * | 2007-11-20 | 2008-04-16 | 杭州中天微系统有限公司 | 一种usb高速数据隧道的硬件传输方法 |
CN101256541A (zh) * | 2008-03-24 | 2008-09-03 | 北京中星微电子有限公司 | 一种直接存储访问控制器数据传输系统与方法 |
US20160098371A1 (en) * | 2014-10-07 | 2016-04-07 | Infineon Technologies Ag | Serial peripheral interface daisy chain communication with an in-frame response |
CN105468563A (zh) * | 2015-12-28 | 2016-04-06 | 杭州士兰控股有限公司 | Spi从设备、spi通信系统及spi通信方法 |
US20180276157A1 (en) * | 2017-03-24 | 2018-09-27 | Analog Devices Global | Serial peripheral interface daisy chain mode system and apparatus |
CN113032312A (zh) * | 2019-12-24 | 2021-06-25 | 中国电子科技集团公司第二十四研究所 | 多片电路级联通信系统 |
CN112559426A (zh) * | 2020-12-15 | 2021-03-26 | 广州智慧城市发展研究院 | 数据传输方法、接口电路以及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4499536A (en) | Signal transfer timing control using stored data relating to operating speeds of memory and processor | |
US5860085A (en) | Instruction set for a content addressable memory array with read/write circuits and an interface register logic block | |
US4138720A (en) | Time-shared, multi-phase memory accessing system | |
JPH01182992A (ja) | 半導体記憶装置 | |
US20020133645A1 (en) | Direct memory access controller for converting a transfer mode flexibly in accordance with a data transfer counter value | |
JP2006507555A (ja) | コントローラプログラミングによるハードウェアへのデータマスクマッピング | |
US6128733A (en) | Program loading method and apparatus | |
KR20050027829A (ko) | 데이터 전송시간을 감소시키는 듀얼 버퍼링(Dualbuffering) 메모리 시스템 및 이에 대한 제어방법 | |
US7069352B2 (en) | Serial peripheral interface and related methods | |
CN101313290A (zh) | 对仅m×n位外围设备执行n位写入访问 | |
US4661925A (en) | Computer control memory apparatus providing variable microinstruction length | |
CN114328354A (zh) | 一种数据传输系统和方法 | |
US5748555A (en) | Memory address preview control circuit | |
US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
US6725369B1 (en) | Circuit for allowing data return in dual-data formats | |
US4090256A (en) | First-in-first-out register implemented with single rank storage elements | |
US6378032B1 (en) | Bank conflict avoidance in multi-bank DRAMS with shared sense amplifiers | |
WO2021208805A1 (zh) | 硬件单板的逻辑地址空间的配置方法、设备和存储介质 | |
US5488736A (en) | Bidirectional programmable I/O driver array | |
US5889966A (en) | Data processor having bus controller for controlling a plurality of buses independently of each other | |
US4618946A (en) | Dual page memory system having storage elements which are selectively swapped between the pages | |
US11182302B2 (en) | Memory device, electronic device, and associated read method | |
CN113377704B (zh) | 人工智能芯片以及数据操作方法 | |
US5546592A (en) | System and method for incrementing memory addresses in a computer system | |
US20220188254A1 (en) | Methods for identifying target slave address for serial communication interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |