CN117112480B - 一种两线通信方法、装置及芯片 - Google Patents
一种两线通信方法、装置及芯片 Download PDFInfo
- Publication number
- CN117112480B CN117112480B CN202311378518.4A CN202311378518A CN117112480B CN 117112480 B CN117112480 B CN 117112480B CN 202311378518 A CN202311378518 A CN 202311378518A CN 117112480 B CN117112480 B CN 117112480B
- Authority
- CN
- China
- Prior art keywords
- state
- signal
- time sequence
- jump
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000007704 transition Effects 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本申请实施例提供一种两线通信方法、装置及芯片。其中，两线通信方法包括：第一设备获取第一信号的时序状态以及第二信号的跳变状态；所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态；所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧。根据本申请实施例，可以通过两条通信线实现设备之间的SPI通信，减少SPI通信所需的管脚数目，从而降低了成本。
Description
技术领域
本申请实施例涉及通信技术领域，尤其涉及一种两线通信方法、装置及芯片。
背景技术
串行外设接口(Serial Peripheral Interface，SPI)是一种高速、全双工的同步通信总线，采用主从模式的控制方式进行工作，一个主机与一个或多个从机连接，主机与从机之间通常使用四根线或者至少三根线进行数据的传输，这使得SPI在一些管脚受限的场景下难以使用，且随着管脚增多，也增加了通信的成本。
发明内容
鉴于上述问题，本申请实施例提供了一种两线通信方法、装置及芯片，可以通过两条通信线实现设备之间的SPI通信，减少SPI通信所需的管脚数目，从而降低了成本。
第一方面，本申请实施例提供了一种两线通信方法，包括：
第一设备获取第一信号的时序状态以及第二信号的跳变状态；
所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态；
所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧。
在一个实施例中，所述第一设备获取第一信号的时序状态以及第二信号的跳变状态，包括：
在所述第一信号的时序状态为第一时序状态时，监测所述第二信号的跳变状态；或者，
在所述第一信号的时序状态为第二时序状态时，监测所述第二信号的跳变状态；或者，
在所述第一信号的时序状态为第三状态时，监测所述第二信号的跳变状态；或者，
在所述第一信号的时序状态为第四状态时，监测所述第二信号的跳变状态。
在一个实施例中，所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与所述第二设备之间的通信状态，包括：
在所述第一信号的时序状态为第一时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第二跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第二状态；
在所述第一信号的时序状态为第二时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态；
在所述第一信号的时序状态为第三时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态；
在所述第一信号的时序状态为第四时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第二跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态。
在一个实施例中，所述时序状态包括：时钟极性与时钟相位；
所述第一时序状态下，所述时钟极性为0，所述时钟相位为0；
所述第二时序状态下，所述时钟极性为0，所述时钟相位为1；
所述第三时序状态下，所述时钟极性为1，所述时钟相位为0；
所述第四时序状态下，所述时钟极性为1，所述时钟相位为1。
在一个实施例中，所述第一跳变状态为由低电平跳变为高电平；
所述第二跳变状态为由高电平跳变为低电平。
在一个实施例中，所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧，包括：
在所述通信状态为所述第一状态时，所述第一设备与所述第二设备之间开始传输所述数据帧；
在所述通信状态为所述第二状态时，所述第一设备停止与所述第二设备之间传输所述数据帧。
在一个实施例中，所述数据帧包括命令数据和待传输数据；
所述命令数据用于指示读操作或者写操作；
其中，在所述命令数据用于指示所述读操作时，所述待传输数据由所述第二设备传输至所述第一设备；
在所述命令数据用于指示所述写操作时，所述待传输数据由所述第一设备传输至所述第二设备。
在一个实施例中，所述数据帧还包括第二设备地址数据。
第二方面，本申请实施例提供了一种两线通信装置，包括：处理器，处理器用于执行存储器中的计算机可执行程序或指令，使得两线通信装置执行本申请实施例的第一方面中任一项所述的方法。
第三方面，本申请实施例提供了一种芯片，包括接口电路和逻辑电路，所述接口电路用于接收来自于芯片之外的其他芯片的信号并传输至所述逻辑电路，或者将来自所述逻辑电路的信号发送给所述芯片之外的其他芯片，所述逻辑电路用于实现如本申请实施例的第一方面中任一项所述的方法。
本申请实施例提供的两线通信方法方法、装置及芯片。通过第一设备获取第一信号的时序状态以及第二信号的跳变状态；所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态；所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧。根据本申请实施例，可以通过两条通信线实现设备之间的串行外围设备接口（Serial Peripheral Interface，SPI）通信，减少SPI通信所需的管脚数目，从而降低了成本。
上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种两线通信方法的示意性流程图。
图2是本申请实施例提供的两线通信方法中第一时序状态的示意图。
图3是本申请实施例提供的两线通信方法中第二时序状态的示意图。
图4是本申请实施例提供的两线通信方法中第三时序状态的示意图。
图5是本申请实施例提供的两线通信方法中第四时序状态的示意图。
图6是本申请实施例提供的两线通信方法的应用场景示意图。
图7是本申请实施例提供的两线通信方法中传输的数据帧的格式示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：存在A，同时存在A和B，存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
此外，本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中，除非另有说明，“多个”的含义是指两个以上（包括两个），同理，“多组”指的是两组以上（包括两组）。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，机械结构的“相连”或“连接”可以是指物理上的连接，例如，物理上的连接可以是固定连接，例如通过固定件固定连接，例如通过螺丝、螺栓或其它固定件固定连接；物理上的连接也可以是可拆卸连接，例如相互卡接或卡合连接；物理上的连接也可以是一体地连接，例如，焊接、粘接或一体成型形成连接进行连接。电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
为了使本技术领域的人员更好地理解本申请方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。需要说明，在不冲突的情况下，本申请中不同的技术特征之间可以相互结合。
本申请实施例提供的两线通信方法，可以用于管脚数目较少的芯片中，具体地，主要用于集成电路自动测试机（Automatic Test Equipment，ATE）配置和读取芯片信息，以用于芯片测试。
图1是本申请实施例提供的一种两线通信方法的示意性流程图。如图1所示，本申请实施例提供的两线通信方法可以包括：
步骤1100，第一设备获取第一信号的时序状态以及第二信号的跳变状态。
其中，第一信号可以是时钟信号，第二信号可以是数据信号。
第一信号的时序状态具体可以包括第一时序状态、第二时序状态、第三时序状态以及第四时序状态。
本步骤中，第一设备在获取到的第一信号的时序状态为第一时序状态时，监测第二信号的跳变状态。或者，第一设备在获取到的第一信号的时序状态为第二时序状态时，监测第二信号的跳变状态。或者，第一设备在获取到的第一信号的时序状态为第三时序状态时，监测第二信号的跳变状态。或者，第一设备在获取到的第一信号的时序状态为第四时序状态时，监测第二信号的跳变状态。
需说明，所述时序状态包括：时钟极性（Clock POLarity，CPOL）与时钟相位（ClockPAHse，CPHA）。所述第一时序状态下，所述时钟极性为0，所述时钟相位为0；所述第二时序状态下，所述时钟极性为0，所述时钟相位为1；所述第三时序状态下，所述时钟极性为1，所述时钟相位为0；所述第四时序状态下，所述时钟极性为1，所述时钟相位为1。
其中，CPOL=0时，SPI空闲时第一信号为低电平，CPOL=1时，SPI空闲时第一信号为高电平。CPHA=0表示在第一信号的上升沿采样数据，CPHA=1时表示在第一信号的下降沿采样数据。
需说明，第二信号的跳变状态包括第一跳变状态和第二跳变状态。其中，第一跳变状态为第二信号由低电平跳变为高电平；第二跳变状态为第二信号由高电平跳变为低电平。
步骤1200，所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态。
具体地，在所述第一信号的时序状态为第一时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第二跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第二状态。
示例性的，如图2所示，第一时序状态（0，0），CPOL=0，CPHA=0，第一信号SCLK在空闲时为低电平，在第一信号SCLK上升沿输出数据，在SCLK下降沿采样数据。
在第一时序状态下，传输开始的半个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为低电平，第一设备与第二设备之间的通信状态为开始传输数据帧。在传输的最后一个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从高电平跳变为低电平，产生的内部CS信号为高电平，第一设备与第二设备之间的通信状态为停止传输数据帧。
具体地，在所述第一信号的时序状态为第二时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态。
示例性的，如图3所示，第二时序状态（0，1），CPOL=0，CPHA=1，第一信号SCLK在空闲时为低电平，在第一信号SCLK上升沿输出数据，在SCLK下降沿采样数据。
在第二时序状态下，传输开始的半个周期内，在SCLK为低电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为低电平，第一设备与第二设备之间的通信状态为开始传输数据帧。在传输的最后一个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为高电平，第一设备与第二设备之间的通信状态为停止传输数据帧。
具体地，在所述第一信号的时序状态为第三时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态。
示例性的，如图4所示，第三时序状态（1，0），CPOL=1，CPHA=0，第一信号SCLK在空闲时为高电平，在第一信号SCLK上升沿输出数据，在SCLK下降沿采样数据。
在第三时序状态下，传输开始的半个周期内，在SCLK为低电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为低电平，第一设备与第二设备之间的通信状态为开始传输数据帧。在传输的最后一个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为高电平，第一设备与第二设备之间的通信状态为停止传输数据帧。
具体地，在所述第一信号的时序状态为第四时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第二跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态。
示例性的，如图5所示，第四时序状态（1，1），CPOL=1，CPHA=1第一信号SCLK在空闲时为高电平，在第一信号SCLK下降沿输出数据，在SCLK上升沿采样数据。
在第四时序状态下，传输开始的半个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从低电平跳变为高电平，产生的内部CS信号为低电平，第一设备与第二设备之间的通信状态为开始传输数据帧。在传输的最后一个周期内，在SCLK为高电平期间，通过识别第二信号SDIO从高电平跳变为低电平，产生的内部CS信号为高电平，第一设备与第二设备之间的通信状态为停止传输数据帧。
步骤1300，所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧。
本步骤中，在所述通信状态为所述第一状态时，所述第一设备与所述第二设备之间开始传输所述数据帧；在所述通信状态为所述第二状态时，所述第一设备停止与所述第二设备之间传输所述数据帧。
其中，所述数据帧包括命令数据和待传输数据；所述命令数据用于指示读操作或者写操作。
其中，在所述命令数据用于指示所述读操作时，所述待传输数据由所述第二设备传输至所述第一设备。在所述命令数据用于指示所述写操作时，所述待传输数据由所述第一设备传输至所述第二设备。
示例性的，命令数据为1时用于指示写操作，命令数据为0时用于指示读操作。或者，命令数据为0时用于指示写操作，命令数据为1时用于指示读操作。
如图6所示的应用场景中，一个第一设备可以与多个第二设备，通过SCLK和SDIO两条线进行通信，在这种场景中，数据帧中进一步还可以包括第二设备地址数据，以使接收数据帧的第二设备获知该数据帧是传输给自己的。
示例性的，如图7所示，数据帧的前4位表示第二设备地址数据slave_addr[3:0]，能够支持16个第二设备中间N位为寄存器地址reg_addr[N-1:0]，寄存器地址后的1位数据位命令数据RWn。
本申请实施例提供的两线通信方法方法、装置及芯片。通过第一设备获取第一信号的时序状态以及第二信号的跳变状态；所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态；所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧。根据本申请实施例，可以通过两条通信线实现设备之间的SPI通信，减少SPI通信所需的管脚数目，从而降低了成本。
示例性地，本申请提供一种两线通信装置，包括：处理器，处理器用于执行存储器中的计算机可执行程序或指令，使得两线通信装置执行前文实施例中的方法。
示例性地，本申请提供一种芯片，包括：接口电路和逻辑电路，接口电路用于接收来自于芯片之外的其他芯片的信号并传输至逻辑电路，或者将来自逻辑电路的信号发送给芯片之外的其他芯片，逻辑电路用于实现前文实施例中的方法。
示例性地，本申请提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器使得电子设备执行时实现前文实施例中的方法。
示例性地，本申请提供一种计算机程序产品，包括：执行指令，执行指令存储在可读存储介质中，电子设备的至少一个处理器可以从可读存储介质中读取执行指令，至少一个处理器执行指令使得电子设备实现前文实施例中的方法。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
在本申请各个实施例中的各功能单元或模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（processor）执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中，这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序，可将这些单词解释为名称。上述实施例中的步骤，除有特殊说明外，不应理解为对执行顺序的限定。
以上所述，以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (7)
1.一种两线通信方法，其特征在于，所述两线通信方法应用于串行外围设备接口SPI通信，所述两线通信方法包括：
第一设备获取第一信号的时序状态以及第二信号的跳变状态；所述时序状态包括时钟极性和时钟相位；
所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与第二设备之间的通信状态；
所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧；
所述第一设备获取第一信号的时序状态以及第二信号的跳变状态，包括：
在所述第一信号的时序状态为第一时序状态、第二时序状态、第三时序状态或第四时序状态时，检测所述第二信号的跳变状态；
所述第一时序状态下，所述时钟极性为0，所述时钟相位为0；
所述第二时序状态下，所述时钟极性为0，所述时钟相位为1；
所述第三时序状态下，所述时钟极性为1，所述时钟相位为0；
所述第四时序状态下，所述时钟极性为1，所述时钟相位为1；
所述第一设备根据所述第一信号的时序状态和所述第二信号的跳变状态，确定所述第一设备与所述第二设备之间的通信状态，包括：
在所述第一信号的时序状态为第一时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为第二跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为第二状态；
在所述第一信号的时序状态为第二时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态；
在所述第一信号的时序状态为第三时序状态时，若在所述第一信号为低电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态时，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态；
在所述第一信号的时序状态为第四时序状态时，若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第一跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第一状态；若在所述第一信号为高电平期间监测到所述第二信号的跳变状态为所述第二跳变状态，确定所述第一设备与所述第二设备之间的通信状态为所述第二状态。
2.根据权利要求1所述的方法，其特征在于，所述第一跳变状态为由低电平跳变为高电平；
所述第二跳变状态为由高电平跳变为低电平。
3.根据权利要求1所述的方法，其特征在于，所述第一设备根据所述通信状态，开始与所述第二设备之间传输数据帧，或者，停止与所述第二设备之间传输数据帧，包括：
在所述通信状态为所述第一状态时，所述第一设备与所述第二设备之间开始传输所述数据帧；
在所述通信状态为所述第二状态时，所述第一设备停止与所述第二设备之间传输所述数据帧。
4.根据权利要求3所述的方法，其特征在于，所述数据帧包括命令数据和待传输数据；
所述命令数据用于指示读操作或者写操作；
其中，在所述命令数据用于指示所述读操作时，所述待传输数据由所述第二设备传输至所述第一设备；
在所述命令数据用于指示所述写操作时，所述待传输数据由所述第一设备传输至所述第二设备。
5.根据权利要求4所述的方法，其特征在于，所述数据帧还包括第二设备地址数据。
6.一种两线通信装置，其特征在于，包括：处理器，处理器用于执行存储器中的计算机可执行程序或指令，使得两线通信装置执行权利要求1～5中任一项所述的方法。
7.一种芯片，其特征在于，包括接口电路和逻辑电路，所述接口电路用于接收来自于芯片之外的其他芯片的信号并传输至所述逻辑电路，或者将来自所述逻辑电路的信号发送给所述芯片之外的其他芯片，所述逻辑电路用于实现如权利要求1～5中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311378518.4A CN117112480B (zh) | 2023-10-24 | 2023-10-24 | 一种两线通信方法、装置及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311378518.4A CN117112480B (zh) | 2023-10-24 | 2023-10-24 | 一种两线通信方法、装置及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117112480A CN117112480A (zh) | 2023-11-24 |
| CN117112480B true CN117112480B (zh) | 2024-02-06 |
Family
ID=88813258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311378518.4A Active CN117112480B (zh) | 2023-10-24 | 2023-10-24 | 一种两线通信方法、装置及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117112480B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318783A (ja) * | 2001-04-23 | 2002-10-31 | Denso Corp | マルチプロトコル型シリアル通信装置及びマイクロコンピュータ |
| CN106649171A (zh) * | 2016-09-21 | 2017-05-10 | 上海华虹计通智能系统股份有限公司 | 一种单总线全双工的数据通信方法及系统 |
| CN109891400A (zh) * | 2019-01-24 | 2019-06-14 | 深圳市汇顶科技股份有限公司 | 基于spi异步处理事件的方法、装置及存储介质 |
| CN116226016A (zh) * | 2023-01-09 | 2023-06-06 | 湖南品腾电子科技有限公司 | 一种i2c接口电路及其控制方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11824681B2 (en) * | 2021-08-18 | 2023-11-21 | Stmicroelectronics Application Gmbh | Processing system, related integrated circuit, device and method |
-
2023
- 2023-10-24 CN CN202311378518.4A patent/CN117112480B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002318783A (ja) * | 2001-04-23 | 2002-10-31 | Denso Corp | マルチプロトコル型シリアル通信装置及びマイクロコンピュータ |
| CN106649171A (zh) * | 2016-09-21 | 2017-05-10 | 上海华虹计通智能系统股份有限公司 | 一种单总线全双工的数据通信方法及系统 |
| CN109891400A (zh) * | 2019-01-24 | 2019-06-14 | 深圳市汇顶科技股份有限公司 | 基于spi异步处理事件的方法、装置及存储介质 |
| CN116226016A (zh) * | 2023-01-09 | 2023-06-06 | 湖南品腾电子科技有限公司 | 一种i2c接口电路及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117112480A (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878234A (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| US10169282B2 (en) | Bus serialization for devices without multi-device support | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| EP1764703A1 (en) | A system for providing access to multiple data buffers of a data retaining and processing device | |
| CN105468548B (zh) | 串行外围接口的通信 | |
| CN108255776B (zh) | 一种兼容apb总线的i3c主设备、主从系统及通信方法 | |
| US11216049B2 (en) | Bus system | |
| CN101663657A (zh) | 无桥无交换的PCIe扩展 | |
| KR20210075878A (ko) | I2c와의 하위 호환성을 촉진하는 i3c 허브 | |
| CN110795369B (zh) | 基于gpio管脚实现mdio从机功能的方法及终端 | |
| KR20060130664A (ko) | Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법 | |
| CN117112480B (zh) | 一种两线通信方法、装置及芯片 | |
| US20230231940A1 (en) | Communication Method and System, Device, and Computer-Readable Storage Medium | |
| JP2000293485A (ja) | 通信インターフェース | |
| CN111221769A (zh) | 单线读写通讯方法 | |
| CN108183705B (zh) | 一种服务器系统单向总线传输方法 | |
| US11169947B2 (en) | Data transmission system capable of transmitting a great amount of data | |
| US20070131767A1 (en) | System and method for media card communication | |
| CN113326220A (zh) | 一种外设电子标签信息获取方法及设备 | |
| CN111579973B (zh) | 芯片同步测试方法、芯片、电子设备及存储介质 | |
| US6598111B1 (en) | Backplane physical layer controller | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| JP3220026B2 (ja) | マスタスレーブ自動設定システム | |
| CN116266164A (zh) | 数据传输方法、dma设备、装置、通信外设和介质 | |
| Cheung et al. | I3C hub promoting backward compatibility with I 2 C |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |