CN102023956A - 集成电路芯片中串行外设从器件接口结构及数据读写方法 - Google Patents
集成电路芯片中串行外设从器件接口结构及数据读写方法 Download PDFInfo
- Publication number
- CN102023956A CN102023956A CN200910196260XA CN200910196260A CN102023956A CN 102023956 A CN102023956 A CN 102023956A CN 200910196260X A CN200910196260X A CN 200910196260XA CN 200910196260 A CN200910196260 A CN 200910196260A CN 102023956 A CN102023956 A CN 102023956A
- Authority
- CN
- China
- Prior art keywords
- data
- main device
- serial peripheral
- register
- external series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 255
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000005540 biological transmission Effects 0.000 claims abstract description 48
- 238000012546 transfer Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 abstract description 4
- 235000015429 Mirabilis expansa Nutrition 0.000 description 11
- 244000294411 Mirabilis expansa Species 0.000 description 11
- 235000013536 miso Nutrition 0.000 description 11
- 230000002452 interceptive effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 210000001503 joint Anatomy 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Abstract
本发明涉及一种集成电路芯片中串行外设从器件接口结构，其中包括寄存器模块、存储模块、状态机逻辑控制模块，串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器连接，串行外设从器件接口结构还通过数据传输线与外部串行外设主器件连接。本发明还涉及一种利用该接口结构实现集成电路芯片中串行外设接口数据高速读写的方法，包括串行外设主器件读取数据处理和串行外设主器件写入数据处理。采用该种集成电路芯片中串行外设从器件接口结构及数据读写方法，保证了数据传输速率远远高于普通SPI接口，结构简单，操作方式方便快捷，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，拓宽了集成电路高速数据传输接口方案，具有广阔的应用前景。
Description
技术领域
本发明涉及集成电路领域，特别涉及数字逻辑集成电路芯片中的串行数据传输技术领域，具体是指一种集成电路芯片中串行外设从器件接口结构及数据读写方法。
背景技术
在数字集成电路领域，串行数据传输是一种应用及其广泛的数据传输方式，其工作原理是将一条信息的各位按顺序逐个传输。
常用的串行数据接口有UART、I2C、USB、SPI等等。下面对各种串口进行简单介绍：
UART(Universal Asynchronous Receiver/Transmitter，通用异步收发器)是一种技术成熟的异步数据收发接口，其主要信号有发送信号UART_TX和接收信号UART_RX。最快传输速率一般在115Kbps～230Kbps之间。
I2C(Inter-Integrated Circuit，内部集成电路)是飞利浦公司在1980年提出的一种两线式串行总线，用于连接微控制器及外围设备。I2C总线是由数据线SDA和时钟SCI构成的串行总线，可发送和接收数据。在CPU和被控制IC之间、IC与IC之间进行双向传送，最高传输速率为3.4Mbps。
USB(Universal Serial Bus，通用串行总线)最初是英特尔与微软公司提出的一个连接外部装置的串行传输总线，主要用途是连接各种外围设备及进行大数据量传输。目前USB支持3种传输速率：低速1.5Mps，全速12Mbps，高速480Mbps。而USB与其他串行接口不同之处在于USB接口的四根管脚除电源和接地外，另外两根D+、D-信号是两个同源LVDS(Low-voltage differential signaling，)低电压差分信号。由于低电压差分信号可以有效抑制噪声信号干扰，同时信号管脚较少只有四根，所以USB是目前业界应用最广泛、传输速率最快的串行传输接口。
SPI(Serial Peripheral Interface，串行外设接口)是Motorola公司首先在其MC68HCXX系列处理器上定义的。SPI接口可在CPU和外围低速器件之间进行同步串行数据传输。数据传输速度比其他串行接口，例如UART或者I2C总线来说要快，可以达到10Mbps左右。
SPI接口包括以下四种信号：
·SCLK——时钟信号，由主器件产生；
·MOSI——主器件数据输出从器件数据输入信号；
·MISO——主器件数据输入从器件数据输出信号；
·SS——从器件选择信号，低电平有效，由主器件控制。
SPI接口以主从方式工作。这种工作模式通常有一个主器件和一个或多个从器件，只需相应增加SS从器件选择信号即可。具体请参阅图1所示。
随着科学技术的发展，对串行数据接口速率的要高也越来越高。每秒几兆比特的数据传输速率已经远远满足不了实际需求。例如3G无线通信领域，现有WCDMA网络的下行速率最高在14.4Mps，这就意味着串行数据接口的传输速率至少要达到甚至远远超过14.4Mps。
很显然，UART和I2C由于接口结构和传输协议的局限性，性能达不到上述需求。而USB虽然应付上述速率的数据传输绰绰有余，但USB接口相比其他串行接口存在着明显的劣势：USB协议较为复杂，导致USB接口芯片和PC侧同步的驱动软件开发周期较长，实现难度远比其他串口大的多。同时USB接口采用的LVDS信号需要额外的模拟电路模块，所以采用USB方案势必会增加芯片的成本。
而SPI接口，结构清晰，协议简单，应用广泛，传输速率也不慢。比起UART和I2C在传输速率方面有优势，与USB相比硬件实现和软件操作都较为简单。唯一不足的一点：业界现有的SPI接口，尤其是SPI Slave，实际最快数据传输速率在10Mbps左右，虽然比起UART和I2C等串口已经快了许多，但还是满足不了某些高速数据传输的需求(譬如3G无线通信领域)。
发明内容
本发明的目的是克服了上述现有技术中的缺点，提供一种能够实现数据高速传输、结构简单实用、使用快捷方便、工作性能稳定可靠、适用范围较为广泛的集成电路芯片中串行外设从器件接口结构及数据读写方法。
为了实现上述的目的，本发明的集成电路芯片中串行外设从器件接口结构及数据读写方法如下：
该集成电路芯片中串行外设从器件接口结构，其主要特点是，所述的接口结构包括：
寄存器模块，进行数据传输控制；
存储模块，存储外部串行外设主器件发送来的数据和需要发送给外部串行外设主器件的数据；
状态机逻辑控制模块，分别与所述的寄存器模块、存储模块相连接，控制串行外设从器件的状态机逻辑跳转；
所述的串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器相连接，且该串行外设从器件接口结构还通过数据传输线与外部串行外设主器件相连接。
该集成电路芯片中串行外设从器件接口结构中的寄存器模块包括：
控制寄存器，控制串行外设从器件的传输功能信息；
状态寄存器，显示串行外设从器件的内部状态信息；
起始地址寄存器，控制DMA(Direct Memory Access，直接内存访问)操作所搬运数据的起始地址；
目的地址寄存器，控制DMA操作所搬运数据的目的地址；
长度寄存器，控制DMA操作所搬运数据的长度；
所述的控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器均与所述的状态机逻辑控制模块相连接。
该集成电路芯片中串行外设从器件接口结构中的存储模块为RAM存储器。
该集成电路芯片中串行外设从器件接口结构中的接口结构还包括发送逻辑控制模块，该发送逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据发送时序进行控制，将数据转化成串行格式。
该集成电路芯片中串行外设从器件接口结构中的发送逻辑控制模块中包括时钟组合逻辑单元和D触发器单元，所述的时钟组合逻辑单元的输出端与所述的D触发器的时钟输入端相连接。
该集成电路芯片中串行外设从器件接口结构中的接口结构还包括接收逻辑控制模块，该接收逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据接收时序进行控制，将串行数据依次接收并排列组合后存入所述的存储模块中。
该集成电路芯片中串行外设从器件接口结构中的接收逻辑控制模块包括依次级联的三个D触发器。
该利用上述的接口结构实现集成电路芯片中串行外设接口数据高速读写的方法，其主要特点是，所述的方法包括串行外设主器件读取数据处理和串行外设主器件写入数据处理，所述的串行外设主器件读取数据处理，包括以下步骤：
(11)所述的外部串行外设主器件对起始地址寄存器进行写操作，设置芯片内部读取的源数据地址；
(12)所述的外部串行外设主器件对目的地址寄存器进行写操作，将DMA操作的目的地址设置为所述的串行外设从器件接口结构中的存储模块的起始地址；
(13)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(14)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将芯片内部的数据搬运到所述的存储模块中；
(15)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成；
(16)所述的外部串行外设主器件从所述的串行外设从器件接口结构读取存储于存储模块中的数据；
所述的串行外设主器件写入数据处理，包括以下步骤：
(21)所述的外部串行外设主器件向所述的串行外设从器件接口结构发送数据，所述的串行外设从器件接口结构将接收到的数据存入所述的存储模块中；
(22)所述的外部串行外设主器件对起始地址寄存器进行写操作，将DMA操作的源数据地址设置为存储模块的起始地址；
(23)所述的外部串行外设主器件对目的地址寄存器进行，设置DMA操作将数据搬运到芯片内部的目的地址；
(24)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(25)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将所述的存储模块中的数据搬运到芯片内部；
(26)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成。
该实现集成电路芯片中串行外设接口数据高速读写的方法中的外部串行外设主器件对起始地址寄存器进行写操作、对目的地址寄存器进行写操作、对长度寄存器进行写操作、对控制寄存器进行写操作均为外部串行外设主器件对寄存器进行写操作，包括以下步骤：
(31)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(32)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读寄存器操作指令；
(33)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构中的相应寄存器发送数据信息；
(34)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
该实现集成电路芯片中串行外设接口数据高速读写的方法中的对状态寄存器进行读操作，包括以下步骤：
(41)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(42)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读状态寄存器操作指令；
(43)所述的串行外设从器件接口结构接收到该读状态寄存器操作指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送该状态寄存器的数据信息；
(44)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
该实现集成电路芯片中串行外设接口数据高速读写的方法中的外部串行外设主器件从串行外设从器件接口结构读取存储于存储模块中的数据，包括以下步骤：
(51)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(52)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据读取指令；
(53)所述的串行外设从器件接口结构接收到该数据读取指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送存储与存储模块中的数据信息；
(54)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
该实现集成电路芯片中串行外设接口数据高速读写的方法中的外部串行外设主器件向串行外设从器件接口结构发送数据，包括以下步骤：
(61)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(62)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据写入指令；
(63)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构发送数据信息；
(64)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
采用了该发明的集成电路芯片中串行外设从器件接口结构及数据读写方法，由于其中采用了四种数据交互方式：串行外设主器件读寄存器、串行外设主器件写寄存器、串行外设主器件读数据、串行外设主器件写数据，从而基于上述交互方式，外部串行外设主器件可以方便快捷地与具有串行外设从器件(SPI Slave)接口结构的芯片进行大数据量通信，同时SPISlave接口结构还对发送和接收逻辑部分对时序进行了特殊处理，从而保证了SPI Slave接口的数据传输速率远远高于普通SPI接口，根据实际测试经验，本发明的SPI Slave接口传输速率可以稳定达到20Mbps，而且该SPI Slave接口结构简单，操作方式方便快捷，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，拓宽了现有集成电路领域高速串行数据传输接口的选择方案，在串行高速数据传输应用领域有着广阔的应用前景。
附图说明
图1为现有技术中的SPI接口信号及连接示意图。
图2为本发明的集成电路芯片中串行外设从器件接口结构整体示意图。
图3为本发明的集成电路芯片中串行外设从器件接口结构中的发送逻辑控制模块结构示意图。
图4为本发明的集成电路芯片中串行外设从器件接口结构中的接收逻辑控制模块结构示意图。
图5为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件读寄存器时序示意图。
图6为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件写寄存器时序示意图。
图7为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件读数据时序示意图。
图8为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件写数据时序示意图。
图9为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件读芯片内部数据的整体流程图。
图10为本发明的实现集成电路芯片中串行外设接口数据高速读写的方法中外部串行外设主器件往芯片内部写数据的整体流程图。
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。
请参阅图2至图4所示，该集成电路芯片中串行外设从器件接口结构，其中所述的接口结构包括：
(1)寄存器模块，进行数据传输控制，该寄存器模块包括：
·控制寄存器，控制串行外设从器件的传输功能信息；
·状态寄存器，显示串行外设从器件的内部状态信息；
·起始地址寄存器，控制DMA操作所搬运数据的起始地址；
·目的地址寄存器，控制DMA操作所搬运数据的目的地址；
·长度寄存器，控制DMA操作所搬运数据的长度；
(2)存储模块，存储外部串行外设主器件发送来的数据和需要发送给外部串行外设主器件的数据；该存储模块可以为RAM存储器，也可以为其它能够适应数据高速存取的存储功能模块；
(3)状态机逻辑控制模块，分别与所述的寄存器模块、存储模块相连接，控制串行外设从器件的状态机逻辑跳转；
(4)发送逻辑控制模块，该发送逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据发送时序进行控制，将数据转化成串行格式；该发送逻辑控制模块中包括时钟组合逻辑单元和D触发器单元，所述的时钟组合逻辑单元的输出端与所述的D触发器的时钟输入端相连接；
(5)接收逻辑控制模块，该接收逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据接收时序进行控制，将串行数据依次接收并排列组合后存入所述的存储模块中；该接收逻辑控制模块包括依次级联的三个D触发器。
同时，所述的串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器相连接，且该串行外设从器件接口结构还通过数据传输线与外部串行外设主器件相连接；所述的控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器均与所述的状态机逻辑控制模块相连接。
在实际使用当中，该串行外设从器件(SPI Slave)接口完全符合SPI Slave接口时序规范，支持CPOL(时钟极性)和CPHA(时钟相位)选择。支持8位、16位、32位数据位宽操作，可以适应各种数据位宽主机。
该SPI Slave接口支持数据burst操作，即外部主器件可其进行连续的数据读写操作。
该SPI Slave接口包含四根传输信号：SCLK、SS、MOSI、MISO。该SPI Slave接口同时支持SPI四线模式(SCLK、SS、MOSI、MISO)和三线模式(SCLK、SS、MISO)。其中该SPI Slave接口的SCLK、SS、MOSI为输入信号，MISO在四线模式时为输出，三线模式时是双向输入输出。
该SPI Slave接口内部包含两个中断信号：TRIG_ARM和TRIG_DMA。SPI Slave通过这两根中断信号，产生中断脉冲，触发处理器(ARM(Advanced RISC Machine，高级精简指令集处理器)或DMA)进行中断操作。
该SPI Slave接口通过芯片内部总线与处理器相连。本方案中与SPI S1ave相关联的处理器是ARM与DMA。ARM可以对SPI Slave的寄存器进行读写，控制SPI Slave的主要功能，同时也可以访问SPI Slave的RAM空间，对该空间进行数据读写。DMA可以访问相应寄存器，同时对SPI Slave的RAM空间进行快速读写。
该SPI Slave接口内部有4个控制寄存器，1个状态寄存器：
·SPI Slave控制寄存器——SPI_SLAVE_CFG
·SPI Slave状态寄存器——SPI_SLAVE_STATUS
·DMA起始地址寄存器——DMA_SRC
·DMA目的地址寄存器——DMA_DST
·DMA长度寄存器——DMA_LENGTH
该SPI Slave接口内部包含一块RAM空间，用于存放发送或接收到的数据；外部主器件可对该RAM空间进行读写，同时芯片内部处理器(ARM或DMA)也可对该RAM空间进行读写。
该SPI Slave接口可以作为系统芯片与外部SPI Master进行数据交互的接口桥梁，从而外部串行外设主器件(SPI Master)可通过SPI Slave读写系统芯片内部的任意数据。
请参阅图2所示，本发明的SPI Slave接口结构中包含：
(1)寄存器模块：
·SPI_SLAVE_CFG寄存器控制SPI Slave各项传输功能，譬如传输波特率等。
·SPI_SLAVE_STATUS寄存器显示SPI Slave的内部状态，譬如状态机等信息。
·DMA_SRC寄存器控制DMA将要搬运数据的起始地址。
·DMA_DST寄存器控制DMA要把数据搬运到的目的地址。
·DMA_LENGTH寄存器控制DMA将要搬运的数据长度。
(2)RAM空间：用于存放从主器件接收到的数据，或者存放将要发送给主器件的数据。
(3)TX逻辑：对发送时序进行控制，将数据转化成串行格式，并通过MISO管脚依次发送。
(4)RX逻辑；对接收时序进行控制，从MOSI管脚将串行数据依次接收，排列组合后，存入RAM空间。
(5)FSM Controller状态机控制逻辑：控制SPI Slave的状态机跳转。
该SPI Slave接口外部包括四组信号线：
·SYS_CLK和SYS_RESET：系统时钟信号及系统复位信号；
·TRIG_ARM和TRIG_DMA：ARM中断信号及DMA中断信号；
·SPI接口信号：SCLK，MOSI，MISO，SS。与外部的主器件相连；
·芯片内部总线：与芯片处理器进行交互。与本发明的SPI Slave接口相关联的处理器是ARM和DMA。
再请参阅图5至图10所示，该利用上述的接口结构实现集成电路芯片中串行外设接口数据高速读写的方法，其中，所述的方法包括串行外设主器件读取数据处理和串行外设主器件写入数据处理，所述的串行外设主器件读取数据处理，包括以下步骤：
(11)所述的外部串行外设主器件对起始地址寄存器进行写操作，设置芯片内部读取的源数据地址；
(12)所述的外部串行外设主器件对目的地址寄存器进行写操作，将DMA操作的目的地址设置为所述的串行外设从器件接口结构中的存储模块的起始地址；
(13)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(14)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将芯片内部的数据搬运到所述的存储模块中；
(15)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成；该对状态寄存器进行读操作，包括以下步骤：
(a)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(b)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读状态寄存器操作指令；
(c)所述的串行外设从器件接口结构接收到该读状态寄存器操作指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送该状态寄存器的数据信息；
(d)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止；
(16)所述的外部串行外设主器件从所述的串行外设从器件接口结构读取存储于存储模块中的数据，包括以下步骤：
(a)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(b)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据读取指令；
(c)所述的串行外设从器件接口结构接收到该数据读取指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送存储与存储模块中的数据信息；
(d)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止；
所述的串行外设主器件写入数据处理，包括以下步骤：
(21)所述的外部串行外设主器件向所述的串行外设从器件接口结构发送数据，所述的串行外设从器件接口结构将接收到的数据存入所述的存储模块中；该外部串行外设主器件向串行外设从器件接口结构发送数据，包括以下步骤：
(a)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(b)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据写入指令；
(c)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构发送数据信息；
(d)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止；
(22)所述的外部串行外设主器件对起始地址寄存器进行写操作，将DMA操作的源数据地址设置为存储模块的起始地址；
(23)所述的外部串行外设主器件对目的地址寄存器进行，设置DMA操作将数据搬运到芯片内部的目的地址；
(24)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(25)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将所述的存储模块中的数据搬运到芯片内部；
(26)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成，该对状态寄存器进行读操作的具体实现步骤与前述相同。
在以上各步骤中，所述的外部串行外设主器件对起始地址寄存器进行写操作、对目的地址寄存器进行写操作、对长度寄存器进行写操作、对控制寄存器进行写操作均为外部串行外设主器件对寄存器进行写操作，包括以下步骤：
(a)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(b)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读寄存器操作指令；
(c)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构中的相应寄存器发送数据信息；
(d)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
在实际使用当中，与现有技术中的SPI Slave接口只有简单的接收和发送时序不同，本发明的方法中自定义了四种数据交互方式：主器件读寄存器、主器件写寄存器、主器件读数据、主器件写数据。下面对这四种数据交互方式进行详细说明：
(1)主器件读寄存器
具体时序请参阅图5所示。主器件将片选信号SS拉低，同时在SCLK上产生时钟信号，读寄存器操作开始。首先主器件通过MOSI向SPI Slave发送32bit command。bit31～28为指令类型；bit27～bit24为SPI Slave内部的寄存器ID；bit23～bit0为无用数据。当bit31～28＝1010时，说明是读寄存器操作。SPI Slave接收完command后，通过MISO向主器件发送相应寄存器的32bit数据。SPI Slave发送完毕后，主器件将SS拉高，SCLK时钟停止，读寄存器操作结束。
(2)主器件写寄存器
具体时序请参阅图6所示。主器件将片选信号SS拉低，同时在SCLK上产生时钟信号，写寄存器操作开始。首先主器件通过MOSI向SPI Slave发送32bit command。bit31～28为指令类型；bit27～bit24为SPI Slave内部的寄存器ID。bit23～bit0为无用数据。当bit31～28＝1011时，说明是写寄存器操作。主器件发送完写寄存器command后，继续发送32bit寄存器数据，发送完毕后，主器件将SS拉高，SCLK时钟停止，读寄存器操作结束。
(3)主器件读数据
具体时序如图7所示。主器件将片选信号SS拉低，同时在SCLK上产生时钟信号，读数据操作开始。首先主器件通过MOSI向SPI Slave发送32bit command。bit31～28为指令类型；bit27～bit0为无用数据。当bit31～28＝1100时，说明是读数据操作。SPI Slave接收完command后，通过MISO持续将RAM空间内的数据返回给主器件，直到SS拉高，SCLK时钟信停止，一次读数据操作停止。
(4)主器件写数据
具体时序如图8所示。主器件将片选信号SS拉低，同时在SCLK上产生时钟信号，写数据操作开始。首先主器件通过MOSI向SPI Slave发送32bit command。bit31～28为指令类型；bit27～bit0为无用数据。当bit31～28＝1101时，说明是写数据操作。主器件发送完写数据command后继续发送数据，SPI Slave持续接收数据，直到主器件将SS拉高，SCLK时钟停止，一次写数据操作结束。
以上四种数据交互方式实现了数据的连续读写。每次读写操作时，指令只消耗一个word周期，其余都是有效数据。交互方式简单明确，不容易出错，每次有效操作都在SS拉低时进行，只要SS拉高，相应操作马上结束。
基于上述交互方式，串行外设主器件可以方便快捷地与具有本发明的SPI Slave接口的芯片进行大数据量通信，具体通信方式如下：
(1)主器件读芯片内部数据
请参阅图9所示，具体操作步骤如下：
第一步——主器件写DMA_SRC寄存器，确定芯片内部源数据地址。
第一步——主器件写DMA_DST寄存器，将DMA目的地址写为SPI Slave的RAM起始地址，这样DMA就会将芯片内部数据搬运到该RAM空间内。
第三步——主器件写DMA_LENGTH寄存器，以确定DMA要搬运的数据长度。
第四步——主器件写SPI_SLAVE_CFG触发DMA搬运数据，此时中断信号TRIG_DMA会产生中断脉冲来触发DMA执行操作。DMA收到脉冲信号后，将芯片内部的数据，搬运到SPI Slave的RAM空间内，搬运数据长度为DMA_LENGTH定义的长度。
第五步——主器件读SPI_SLAVE_STATUS，查询DMA是否搬运结束。
第六步——主器件发出读数据请求，SPI Slave将其RAM空间内DMA刚搬运过来的数据发送给主器件。
(2)主器件往芯片内部写数据
请参阅图10所示，具体操作步骤如下：
第一步——主器件发出写数据请求，不断往SPI Slave发送数据，SPI Slave将接收到的数据存入RAM空间内。
第二步——主器件写DMA_SRC寄存器，将DMA要搬运的源数据地址写为RAM空间起始地址，这样DMA就会将SPI Slave收到的数据从RAM空间搬走。
第三步——主器件写DMA_DST寄存器，确定DMA要将数据搬运到芯片内部的具体目的地址。
第四步——主器件写DMA_LENGTH寄存器，确定DMA要搬运的数据长度。
第五步——主器件写SPI_SLAVE_CFG触发DMA搬运数据，此时中断信号TRIG_DMA会产生中断脉冲来触发DMA执行操作。DMA收到脉冲信号后，将SPI Slave刚收到的RAM空间内数据，搬运到DMA_DST定义的芯片内部目的地址，搬运数据长度为DMA_LENGTH定义的长度。
第六步——主器件读SPI_SLAVE_STATUS，查询DMA是否搬运结束。
本发明的SPI Slave接口还对发送和接收逻辑部分对时序进行了特殊处理。下面详细说明：
(1)当SPI Slave接收时，主器件在SS、SCLK、MOSI上产生有效信号。由于SS、SCLK、MOSI相对SPI Slave的芯片内部系统时钟是异步信号，不能直接输入SPI Slave作为同步信号使用，所以必须将其转化为同步信号。因此在接收逻辑控制模块对接收时序进行了以下特殊处理：
将该三根异步信号输入D触发器，延时3个系统时钟后再使用。
请参阅图3所示，其中SPI Slave使用的是将MOSI延时3个系统时钟后的信号MOSI_D。这种做法解决了将异步时序转化为同步时序的问题，避免由于触发器直接采样异步信号而可能产生的亚稳态现象，增强了系统的稳定性。
(2)当SPI Slave发送时，主器件发送SS和SCLK信号，Slave根据主器件产生的SS和SCLK信号，通过MISO将数据发送给主器件。根据SPI时序规范，MISO上的数据信号应严格与SCLK时钟信号对齐。当传输速率比较快时，如果采用和接收时相同的时序处理方法，采用延时2个系统时钟后的SCLK信号，MISO上的数据信号就不能与SCLK信号同步对齐。因此在发送逻辑控制模块对发送时序进行了以下特殊处理：
请参阅图8所示，将SCLK和SS信号经过一些组合逻辑处理，生成一个新的时钟信号TX_CLK，该时钟信号与SCLK完全同步对齐，然后使用TX_CLK作为发送时钟，将数据发送给主器件。
这一处理使得SPI Slave的数据信号与SPI Master的时钟信号完全同步，解决了SPI接口高速传输时的难题。
采用了上述的集成电路芯片中串行外设从器件接口结构及数据读写方法，由于其中采用了四种数据交互方式：串行外设主器件读寄存器、串行外设主器件写寄存器、串行外设主器件读数据、串行外设主器件写数据，从而基于上述交互方式，外部串行外设主器件可以方便快捷地与具有串行外设从器件(SPI Slave)接口结构的芯片进行大数据量通信，同时SPI Slave接口结构还对发送和接收逻辑部分对时序进行了特殊处理，从而保证了SPI Slave接口的数据传输速率远远高于普通SPI接口，根据实际测试经验，本发明的SPI Slave接口传输速率可以稳定达到20Mbps，而且该SPI Slave接口结构简单，操作方式方便快捷，开发成本低廉，工作性能稳定可靠，适用范围较为广泛，拓宽了现有集成电路领域高速串行数据传输接口的选择方案，在串行高速数据传输应用领域有着广阔的应用前景。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (12)
1.一种集成电路芯片中串行外设从器件接口结构，其特征在于，所述的接口结构包括：
寄存器模块，进行数据传输控制；
存储模块，存储外部串行外设主器件发送来的数据和需要发送给外部串行外设主器件的数据；
状态机逻辑控制模块，分别与所述的寄存器模块、存储模块相连接，控制串行外设从器件的状态机逻辑跳转；
所述的串行外设从器件接口结构通过芯片内部总线与芯片的中央处理器相连接，且该串行外设从器件接口结构还通过数据传输线与外部串行外设主器件相连接。
2.根据权利要求1所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的寄存器模块包括：
控制寄存器，控制串行外设从器件的传输功能信息；
状态寄存器，显示串行外设从器件的内部状态信息；
起始地址寄存器，控制DMA操作所搬运数据的起始地址；
目的地址寄存器，控制DMA操作所搬运数据的目的地址；
长度寄存器，控制DMA操作所搬运数据的长度；
所述的控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器均与所述的状态机逻辑控制模块相连接。
3.根据权利要求1所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的存储模块为RAM存储器。
4.根据权利要求1至3中任一项所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的接口结构还包括发送逻辑控制模块，该发送逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据发送时序进行控制，将数据转化成串行格式。
5.根据权利要求4所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的发送逻辑控制模块中包括时钟组合逻辑单元和D触发器单元，所述的时钟组合逻辑单元的输出端与所述的D触发器的时钟输入端相连接。
6.根据权利要求1至3中任一项所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的接口结构还包括接收逻辑控制模块，该接收逻辑控制模块与所述的状态机逻辑控制模块相连接，对数据接收时序进行控制，将串行数据依次接收并排列组合后存入所述的存储模块中。
7.根据权利要求1至3中任一项所述的集成电路芯片中串行外设从器件接口结构，其特征在于，所述的接收逻辑控制模块包括依次级联的三个D触发器。
8.一种利用权利要求1所述的接口结构实现集成电路芯片中串行外设接口数据高速读写的方法，其特征在于，所述的寄存器模块包括控制寄存器、状态寄存器、起始地址寄存器、目的地址寄存器和长度寄存器，所述的方法包括串行外设主器件读取数据处理和串行外设主器件写入数据处理，所述的串行外设主器件读取数据处理，包括以下步骤：
(11)所述的外部串行外设主器件对起始地址寄存器进行写操作，设置芯片内部读取的源数据地址；
(12)所述的外部串行外设主器件对目的地址寄存器进行写操作，将DMA操作的目的地址设置为所述的串行外设从器件接口结构中的存储模块的起始地址；
(13)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(14)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将芯片内部的数据搬运到所述的存储模块中；
(15)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成；
(16)所述的外部串行外设主器件从所述的串行外设从器件接口结构读取存储于存储模块中的数据；
所述的串行外设主器件写入数据处理，包括以下步骤：
(21)所述的外部串行外设主器件向所述的串行外设从器件接口结构发送数据，所述的串行外设从器件接口结构将接收到的数据存入所述的存储模块中；
(22)所述的外部串行外设主器件对起始地址寄存器进行写操作，将DMA操作的源数据地址设置为存储模块的起始地址；
(23)所述的外部串行外设主器件对目的地址寄存器进行，设置DMA操作将数据搬运到芯片内部的目的地址；
(24)所述的外部串行外设主器件对长度寄存器进行写操作，设置DMA操作所搬运的数据长度；
(25)所述的外部串行外设主器件对控制寄存器进行写操作，触发DMA操作，将所述的存储模块中的数据搬运到芯片内部；
(26)所述的外部串行外设主器件对状态寄存器进行读操作，查询DMA操作是否完成。
9.根据权利要求8所述的实现集成电路芯片中串行外设接口数据高速读写的方法，其特征在于，所述的外部串行外设主器件对起始地址寄存器进行写操作、对目的地址寄存器进行写操作、对长度寄存器进行写操作、对控制寄存器进行写操作均为外部串行外设主器件对寄存器进行写操作，包括以下步骤：
(31)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(32)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读寄存器操作指令；
(33)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构中的相应寄存器发送数据信息；
(34)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
10.根据权利要求8所述的实现集成电路芯片中串行外设接口数据高速读写的方法，其特征在于，所述的对状态寄存器进行读操作，包括以下步骤：
(41)所述的外部串行外设主器件将串行外设接口的片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(42)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送读状态寄存器操作指令；
(43)所述的串行外设从器件接口结构接收到该读状态寄存器操作指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送该状态寄存器的数据信息；
(44)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
11.根据权利要求8所述的实现集成电路芯片中串行外设接口数据高速读写的方法，其特征在于，所述的外部串行外设主器件从串行外设从器件接口结构读取存储于存储模块中的数据，包括以下步骤：
(51)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(52)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据读取指令；
(53)所述的串行外设从器件接口结构接收到该数据读取指令，并通过主器件数据输入从器件数据输出线向所述的外部串行外设主器件发送存储与存储模块中的数据信息；
(54)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
12.根据权利要求8所述的实现集成电路芯片中串行外设接口数据高速读写的方法，其特征在于，所述的外部串行外设主器件向串行外设从器件接口结构发送数据，包括以下步骤：
(61)所述的外部串行外设主器件将片选信号线的信号电平设置为低，并在时钟线上产生时钟信号；
(62)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向串行外设从器件接口结构发送数据写入指令；
(63)所述的外部串行外设主器件通过主器件数据输出从器件数据输入线向所述的串行外设从器件接口结构发送数据信息；
(64)数据信息发送完毕后，所述的外部串行外设主器件将片选信号线的信号电平设置为高，并使得时钟线上的时钟信号停止。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196260XA CN102023956B (zh) | 2009-09-23 | 2009-09-23 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910196260XA CN102023956B (zh) | 2009-09-23 | 2009-09-23 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102023956A true CN102023956A (zh) | 2011-04-20 |
| CN102023956B CN102023956B (zh) | 2012-07-25 |
Family
ID=43865268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910196260XA Active CN102023956B (zh) | 2009-09-23 | 2009-09-23 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102023956B (zh) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102662383A (zh) * | 2012-05-29 | 2012-09-12 | 张二浩 | 可以级联扩展的控制链条系统、控制链条模块及实现方法 |
| CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN104239247A (zh) * | 2014-09-04 | 2014-12-24 | 成都锐成芯微科技有限责任公司 | 一种基于spi接口的寄存器快捷读写方法 |
| CN105205025A (zh) * | 2014-06-30 | 2015-12-30 | 深圳市中兴微电子技术有限公司 | 一种芯片互连的方法、芯片及装置 |
| CN105550151A (zh) * | 2015-12-02 | 2016-05-04 | 中国电子科技集团公司第四十一研究所 | 一种高效串行总线控制电路 |
| CN106874224A (zh) * | 2017-02-17 | 2017-06-20 | 杭州朔天科技有限公司 | 自动搬运且适应器件的多线SPI‑Flash控制器 |
| CN107436851A (zh) * | 2016-05-26 | 2017-12-05 | 北京联合大学 | 串行外设接口四线隔离系统及其控制方法 |
| CN108732955A (zh) * | 2017-04-13 | 2018-11-02 | 佛山市拓拓网络科技有限公司 | 微信远程控制芯片 |
| CN108932210A (zh) * | 2017-05-22 | 2018-12-04 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
| CN108959136A (zh) * | 2018-06-26 | 2018-12-07 | 豪威科技(上海)有限公司 | 基于spi的数据传输加速装置、系统及数据传输方法 |
| CN109490844A (zh) * | 2017-09-10 | 2019-03-19 | 北京遥感设备研究所 | 一种线性调频基带同相正交数据同步传输方法 |
| CN109669900A (zh) * | 2018-11-26 | 2019-04-23 | 中国科学院长春光学精密机械与物理研究所 | Arduino Due与FPGA的数据通信方法及系统 |
| CN109857688A (zh) * | 2019-01-21 | 2019-06-07 | 飞依诺科技(苏州)有限公司 | 应用于医疗设备的i2c总线接口的数据传输方法及系统 |
| CN110164394A (zh) * | 2019-06-04 | 2019-08-23 | 深圳市华星光电技术有限公司 | 时序控制器及时序控制板 |
| CN108009107B (zh) * | 2017-07-20 | 2019-11-05 | 北京车和家信息技术有限责任公司 | 数据传输的方法、装置、存储介质及系统 |
| CN110865954A (zh) * | 2019-11-25 | 2020-03-06 | 南京科远智慧科技集团股份有限公司 | 基于dma的spi设备间通信自动界定可变长帧结束的方法 |
| CN111193970A (zh) * | 2019-12-12 | 2020-05-22 | 广州芯德通信科技股份有限公司 | 提高pon模块i2c读取速率的方法 |
| CN111309665A (zh) * | 2020-02-19 | 2020-06-19 | 苏州华兴源创科技股份有限公司 | 并行写操作、读操作控制系统及方法 |
| CN111858436A (zh) * | 2020-07-30 | 2020-10-30 | 南京英锐创电子科技有限公司 | 高速总线读写低速总线的转接电路及数据读写设备 |
| CN112445741A (zh) * | 2019-09-03 | 2021-03-05 | 舜宇光学（浙江）研究院有限公司 | 基于spi协议的数据传输方法及其系统 |
| CN112486887A (zh) * | 2020-12-07 | 2021-03-12 | 天津津航计算技术研究所 | 一种利用spi总线传输异步信号的方法及装置 |
| CN112527721A (zh) * | 2020-12-04 | 2021-03-19 | 苏州华兴源创科技股份有限公司 | 一种集成电路总线接口控制装置、方法以及系统 |
| CN112559426A (zh) * | 2020-12-15 | 2021-03-26 | 广州智慧城市发展研究院 | 数据传输方法、接口电路以及装置 |
| CN113886296A (zh) * | 2021-09-29 | 2022-01-04 | 上海庆科信息技术有限公司 | 数据传输方法、装置、设备和存储介质 |
| CN115080494A (zh) * | 2022-07-26 | 2022-09-20 | 深圳时识科技有限公司 | Spi从机电路、spi通信方法、接口和芯片 |
| CN116450555A (zh) * | 2023-06-16 | 2023-07-18 | 瀚博创芯半导体(上海)有限公司 | 通过串行外设接口通信的方法及装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103092806A (zh) * | 2013-01-18 | 2013-05-08 | 青岛海信宽带多媒体技术有限公司 | 基于spi数据传输时序的数据传输方法和系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964302A (zh) * | 2005-11-11 | 2007-05-16 | 贵州以太科技信息产业有限责任公司 | 有spi接口的串行接口总线通信控制器 |
| CN101140552A (zh) * | 2007-10-30 | 2008-03-12 | 江松 | 一种通过通用串行总线进行数据传输的控制系统和方法 |
| CN101499046A (zh) * | 2008-01-30 | 2009-08-05 | 鸿富锦精密工业（深圳）有限公司 | Spi设备通信电路 |
-
2009
- 2009-09-23 CN CN200910196260XA patent/CN102023956B/zh active Active
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102662383A (zh) * | 2012-05-29 | 2012-09-12 | 张二浩 | 可以级联扩展的控制链条系统、控制链条模块及实现方法 |
| CN103064805A (zh) * | 2012-12-25 | 2013-04-24 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN103064805B (zh) * | 2012-12-25 | 2015-12-09 | 深圳先进技术研究院 | Spi控制器及通信方法 |
| CN105205025A (zh) * | 2014-06-30 | 2015-12-30 | 深圳市中兴微电子技术有限公司 | 一种芯片互连的方法、芯片及装置 |
| CN104239247A (zh) * | 2014-09-04 | 2014-12-24 | 成都锐成芯微科技有限责任公司 | 一种基于spi接口的寄存器快捷读写方法 |
| CN104239247B (zh) * | 2014-09-04 | 2017-04-19 | 成都锐成芯微科技有限责任公司 | 一种基于spi接口的寄存器快捷读写方法 |
| CN105550151B (zh) * | 2015-12-02 | 2018-07-24 | 中国电子科技集团公司第四十一研究所 | 一种高效串行总线控制电路 |
| CN105550151A (zh) * | 2015-12-02 | 2016-05-04 | 中国电子科技集团公司第四十一研究所 | 一种高效串行总线控制电路 |
| CN107436851A (zh) * | 2016-05-26 | 2017-12-05 | 北京联合大学 | 串行外设接口四线隔离系统及其控制方法 |
| CN107436851B (zh) * | 2016-05-26 | 2020-05-12 | 北京联合大学 | 串行外设接口四线隔离系统及其控制方法 |
| CN106874224A (zh) * | 2017-02-17 | 2017-06-20 | 杭州朔天科技有限公司 | 自动搬运且适应器件的多线SPI‑Flash控制器 |
| CN108732955A (zh) * | 2017-04-13 | 2018-11-02 | 佛山市拓拓网络科技有限公司 | 微信远程控制芯片 |
| CN108932210A (zh) * | 2017-05-22 | 2018-12-04 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
| CN108932210B (zh) * | 2017-05-22 | 2021-10-08 | 义隆电子股份有限公司 | 串行周边接口的数据传送装置与数据接收装置 |
| CN108009107B (zh) * | 2017-07-20 | 2019-11-05 | 北京车和家信息技术有限责任公司 | 数据传输的方法、装置、存储介质及系统 |
| CN109490844A (zh) * | 2017-09-10 | 2019-03-19 | 北京遥感设备研究所 | 一种线性调频基带同相正交数据同步传输方法 |
| CN108959136A (zh) * | 2018-06-26 | 2018-12-07 | 豪威科技(上海)有限公司 | 基于spi的数据传输加速装置、系统及数据传输方法 |
| CN108959136B (zh) * | 2018-06-26 | 2020-12-25 | 豪威科技(上海)有限公司 | 基于spi的数据传输加速装置、系统及数据传输方法 |
| CN109669900A (zh) * | 2018-11-26 | 2019-04-23 | 中国科学院长春光学精密机械与物理研究所 | Arduino Due与FPGA的数据通信方法及系统 |
| CN109857688A (zh) * | 2019-01-21 | 2019-06-07 | 飞依诺科技(苏州)有限公司 | 应用于医疗设备的i2c总线接口的数据传输方法及系统 |
| CN110164394A (zh) * | 2019-06-04 | 2019-08-23 | 深圳市华星光电技术有限公司 | 时序控制器及时序控制板 |
| CN112445741B (zh) * | 2019-09-03 | 2022-04-26 | 舜宇光学（浙江）研究院有限公司 | 基于spi协议的数据传输方法及其系统 |
| CN112445741A (zh) * | 2019-09-03 | 2021-03-05 | 舜宇光学（浙江）研究院有限公司 | 基于spi协议的数据传输方法及其系统 |
| CN110865954A (zh) * | 2019-11-25 | 2020-03-06 | 南京科远智慧科技集团股份有限公司 | 基于dma的spi设备间通信自动界定可变长帧结束的方法 |
| CN111193970A (zh) * | 2019-12-12 | 2020-05-22 | 广州芯德通信科技股份有限公司 | 提高pon模块i2c读取速率的方法 |
| CN111193970B (zh) * | 2019-12-12 | 2022-02-08 | 广州芯德通信科技股份有限公司 | 提高pon模块i2c读取速率的方法 |
| CN111309665B (zh) * | 2020-02-19 | 2024-01-02 | 苏州华兴源创科技股份有限公司 | 并行写操作、读操作控制系统及方法 |
| CN111309665A (zh) * | 2020-02-19 | 2020-06-19 | 苏州华兴源创科技股份有限公司 | 并行写操作、读操作控制系统及方法 |
| CN111858436A (zh) * | 2020-07-30 | 2020-10-30 | 南京英锐创电子科技有限公司 | 高速总线读写低速总线的转接电路及数据读写设备 |
| CN111858436B (zh) * | 2020-07-30 | 2021-10-26 | 南京英锐创电子科技有限公司 | 高速总线读写低速总线的转接电路及数据读写设备 |
| CN112527721A (zh) * | 2020-12-04 | 2021-03-19 | 苏州华兴源创科技股份有限公司 | 一种集成电路总线接口控制装置、方法以及系统 |
| CN112486887A (zh) * | 2020-12-07 | 2021-03-12 | 天津津航计算技术研究所 | 一种利用spi总线传输异步信号的方法及装置 |
| CN112486887B (zh) * | 2020-12-07 | 2023-06-30 | 天津津航计算技术研究所 | 一种利用spi总线传输异步信号的方法及装置 |
| CN112559426A (zh) * | 2020-12-15 | 2021-03-26 | 广州智慧城市发展研究院 | 数据传输方法、接口电路以及装置 |
| CN113886296A (zh) * | 2021-09-29 | 2022-01-04 | 上海庆科信息技术有限公司 | 数据传输方法、装置、设备和存储介质 |
| CN113886296B (zh) * | 2021-09-29 | 2023-10-20 | 上海庆科信息技术有限公司 | 数据传输方法、装置、设备和存储介质 |
| CN115080494A (zh) * | 2022-07-26 | 2022-09-20 | 深圳时识科技有限公司 | Spi从机电路、spi通信方法、接口和芯片 |
| CN115080494B (zh) * | 2022-07-26 | 2022-12-27 | 深圳时识科技有限公司 | Spi从机电路、spi通信方法、接口和芯片 |
| CN116450555A (zh) * | 2023-06-16 | 2023-07-18 | 瀚博创芯半导体(上海)有限公司 | 通过串行外设接口通信的方法及装置 |
| CN116450555B (zh) * | 2023-06-16 | 2023-08-22 | 瀚博创芯半导体(上海)有限公司 | 通过串行外设接口通信的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102023956B (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102023956B (zh) | 集成电路芯片中串行外设从器件接口结构及数据读写方法 | |
| CN103064805B (zh) | Spi控制器及通信方法 | |
| CN104915303B (zh) | 基于PXIe总线的高速数字I/O系统 | |
| CN102621974B (zh) | 基于通信总线的工业自动化实时控制装置及控制方法 | |
| CN101901202B (zh) | 一种ahb总线设备跨时钟域访问apb总线设备的电路 | |
| CN105224482A (zh) | 一种fpga加速卡高速存储系统 | |
| CN103914424A (zh) | 基于gpio接口的lpc外设扩展方法及装置 | |
| JP2005228311A (ja) | 開放形コアプロトコルを基盤とするバスシステム | |
| CN102243619A (zh) | 一种基于fpga实现多路i2c总线端口扩展的方法 | |
| CN101587462A (zh) | 高速数据通信链路中的usb数据传输装置及其数据传输方法 | |
| CN104156333A (zh) | 一种基于fpga的uart多接口扩展系统和方法 | |
| CN102567272B (zh) | 一种提高spi接口电路工作频率的方法 | |
| CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
| CN101183347A (zh) | 一种自适应速率匹配总线的桥接电路 | |
| CN103488600A (zh) | 通用从机同步串行接口电路 | |
| CN105786741A (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN103092800B (zh) | 一种数据转换实验平台 | |
| CN109522251A (zh) | 一种基于PXIe总线的高速同步串口卡及其工作方法 | |
| CN101344875B (zh) | 一种片上集成系统SoC的APB总线桥 | |
| CN112256615A (zh) | Usb转换接口装置 | |
| CN111948971A (zh) | 一种智能卡管理装置及其数据转接方法 | |
| CN110008162B (zh) | 一种缓冲接口电路及基于该电路传输数据的方法和应用 | |
| CN103226531A (zh) | 一种双端口外设配置接口电路 | |
| CN102541788A (zh) | Apb桥以及利用apb桥执行读取或写入的方法 | |
| CN116192624A (zh) | 通信接口的配置方法和通信接口 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170623 Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 201204, building 1, building 180, Zhang Heng Road, Pudong New Area, Shanghai, 4F Patentee before: Shanghai Mobilepeak Semiconductor Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Chunxiao Road No. 439 Building No. 2 Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180408 Address after: The 300456 Tianjin Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia Patentee after: Xinji Lease (Tianjin) Co.,Ltd. Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee before: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20110420 Assignee: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Assignor: Xinji Lease (Tianjin) Co.,Ltd. Contract record no.: 2018990000196 Denomination of invention: Serial peripheral slave device interface structure in integrated circuit chip and data reading and writing method Granted publication date: 20120725 License type: Exclusive License Record date: 20180801 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221024 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech park, Spreadtrum Center Building 1, Lane 2288 Patentee after: SPREADTRUM COMMUNICATIONS (SHANGHAI) Co.,Ltd. Address before: 300456 1-1-1802-7, north area of financial and Trade Center, 6865 Asia Road, Tianjin pilot free trade zone (Dongjiang Bonded Port Area), Tianjin Patentee before: Xinji Lease (Tianjin) Co.,Ltd. |