CN107436851B - 串行外设接口四线隔离系统及其控制方法 - Google Patents
串行外设接口四线隔离系统及其控制方法 Download PDFInfo
- Publication number
- CN107436851B CN107436851B CN201610363284.XA CN201610363284A CN107436851B CN 107436851 B CN107436851 B CN 107436851B CN 201610363284 A CN201610363284 A CN 201610363284A CN 107436851 B CN107436851 B CN 107436851B
- Authority
- CN
- China
- Prior art keywords
- data
- wire
- spi interface
- address
- serial peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Abstract
本发明涉及一种串行外设接口四线隔离系统及其控制方法，包括主控设备和至少两个从设备；所述主控设备和从设备之间设置有SPI接口模块；所述SPI接口模块为四线SPI接口模块；所述主控设备通过一条时钟线、两条数据线和一条片选信号线与四线SPI接口模块相连接；四线SPI接口模块通过时钟线和片选信号线与相应的从设备相连接；主控设备和SPI接口模块之间设置有隔离模块。本发明串行外设接口四线隔离系统及其控制方法，可以灵活地适应不同应用场合下从设备片选需求，因为地址的位数与从设备的数量呈正比关系。在满足需要的前提下可以尽可能地压缩地址位，这样可以提高通信的效率。
Description
技术领域
本发明涉及通讯领域，具体的说，是涉及一种串行外设接口四线隔离系统及其控制方法。
背景技术
串行外设接口SPI（Serial Peripheral Interface）是一种使用广泛的通讯接口，它使用一根时钟线，两根数据线和若干片选线与其他芯片或设备进行通信。其最大的特点是连接和使用都非常简单，从而获得了广大芯片厂商的支持。特别是在数据采集领域，可以非常容易地找到满足特定目标的外围芯片，从而可以较快地组成满足需要的数据采取系统。该协议采用主从式通讯模式，即系统中只包含一个主控设备，一般是一个CPU，从设备可以有多个。主控设备负责发起通信，而从设备响应。
每次通讯主控设备通过片选线选择一个从设备与之通信。系统中有多少个从设备就需要有多少条片选线，因为数据线被所有从设备所共享，每时刻只能有一个从设备通过数据线与主控设备交换数据。
在一些工业应用中由于数据采集和控制现场的工作环境比较恶劣，为了提高系统整体的抗干扰性，就需要把主控设备与从设备隔离起来，如果这时系统的外围设备较多就需要较多的隔离模块。隔离模块体积较大并且成本较高，为降低所使用的隔离模块的数量就必须减少主从设备之间的控制线的数量。
发明内容
针对上述现有技术中的不足，本发明提供了一种从设备地址信息通过串行数据线进行传输并最终被译码的方案，使得系统可以通过四条通讯线路就可完成一台主控设备与多台从设备之间的通信，并且保证四条线路都是单向的，从而可以方便地通过添加常规隔离模块的方法对四条线路进行隔离。
本发明所采取的技术方案是：
一种串行外设接口四线隔离系统，包括主控设备和至少两个从设备；所述主控设备和从设备之间设置有SPI接口模块。
所述SPI接口模块为四线SPI接口模块。
所述主控设备通过一条时钟线、两条数据线和一条片选信号线与四线SPI接口模块相连接；四线SPI接口模块通过时钟线和片选信号线与相应的从设备相连接。
主控设备和SPI接口模块之间设置有隔离模块。
主控设备和SPI接口模块之间设置有远程驱动模块。
串行外设接口四线隔离系统的控制方法，包括如下步骤：
步骤1，设置主控设备发送/接收数据的长度SIZE；
步骤2，主控设备时钟SCLK与片选CS端被初始化为1；发送的数据被写入DataOutReg寄存器，接收的数据将放入接收寄存器DataInReg；
步骤3，将输出地址的最高送到MDO，如果用A(i)表示从设备地址编码，那么这时就需要将A(i)的最高位送到MDO端；
步骤4，主控设备CS端为0；
步骤5，将位宽为N的地址信息传送给四线SPI接口控制模块；即将A(i)写入四线SPI接口控制模块；
步骤6，将位宽为SIZE的数据写入四线SPI接口控制模块或从四线SPI接口控制模块读取同样位宽的数据；
步骤7，数据传输时首先要判断地址A(i)是否被传输完，如果未传输完则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的A(i)最高位写入四线SPI接口控制模块；
然后左移A(i)一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤8，SCLK置1并返回到判断语句，该过程不断重复直到所有的地址位在第N个周期后全部被写到四线SPI接口控制模块；
步骤9，将DataOutReg中的最高位送到MDO端，然后判断读写数据是否完成，即判断读写数据的位数是否为SIZE；
如果没有读写完所有的数据，则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的DataOutReg最高位写入四线SPI接口控制模块；
步骤10，左移DataOutReg一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤11，SCLK端置1，时钟产生一个上升沿，于是从设备的数据被输入到MDI端口；
步骤12，将当前读入数据的位数加1后DataInReg寄存器左移一位，再将MDI端的数据放入DataInReg寄存器最低位，最后返回判断语句；该过程不断重复直到所有的数据在第N+SIZE个周期后全部被写到四线SPI接口控制模块或从四线SPI接口控制模块读取全部的数据；
主控设备在输出数据时首先会发送从设备地址，片选地址被直接添加在所发送的数据前面，四线SPI接口模块在接收完地址数据后经地址译码器对地址进行译码，从而选中相应的从设备。
系统从设备的数量决定了片选地址的位数。
四线SPI接口模块将起止命令线作为输入信号，输入信号由主控设备按照标准SPI接口协议产生。
片选信号与起止命令线之间设置有一段延时。
地址数据接收完成并被有效译码后，片选信号立即有效，同时配合时钟线和数据线完成数据读写操作。
设备读入和输出数据的位数，即数据的大小完全由起止命令线控制。
D11-D0为主控设备的写入数据。
d11-d0为主控设备的读取数据。
地址A(i)和读写数据之间时钟为连续时钟，省去了起隔离作用的时钟。
本发明相对现有技术的有益效果：
1、通过对片选地址线适当的编码，能够有效地减少主控设备用于选择从设备的片选线，从而使主从设备之间物理连接被大大简化。
2、由于主从之间的控制线和数据线的数量的减少使得主从设备之间的隔离成本大为降低。如果从设备距离主控设备的距离较远，由于两者之间连线的减少，还可以降低整个系统的远程驱动成本。
3、四线SPI接口控制模块的输出符合SPI接口的协议，因此对从设备模块没有特殊要求，第三方满足SPI接口的芯片或模块均可以接入本系统，使其成为系统的从设备。
4、被压缩的地址直接加在被传输数据的前面，且在传输的过程中无需在地址与数据之间添加隔离间隔时钟，从而提高了通信效率。
5、地址的长度不受限制，在设计系统时，可以灵活地设置，从而在保证通讯效率的前提下，可以满足不同外设规模的系统需要。
6、主控设备的控制方式基本没有变化，只需将地址信息加到数据信息的前面，如果是向从设备写则可以认为是发送加长的数据，如果是读则需要先向从设备写地址信息，然后从从设备读数据信息。
本发明串行外设接口四线隔离系统，本发明可以灵活地适应不同应用场合下从设备片选需求，因为地址的位数与从设备的数量呈正比关系。在满足需要的前提下可以尽可能地压缩地址位，这样可以提高通信的效率。
附图说明
图1本发明串行外设接口四线隔离系统的组成模块图；
图2本发明串行外设接口四线隔离系统通信时的主要控制线的时序图；
图3 本发明串行外设接口四线隔离系统主控设备的通信控制流程图；
图4本发明串行外设接口四线隔离系统的四线SPI模块硬件描述语言的程序框图。
具体实施方式
以下参照附图及实施例对本发明进行详细的说明：
附图1-4可知，本发明包括四部分：主控设备，隔离模块，四线SPI接口控制模块和若干从设备。系统的组成如图1所示。主控设备通过SCLK,MDO, MDI, CS四条线与四线SPI接口控制模块相连接，两者之间可以添加隔离模块或远程驱动模块。SCLK是通信时钟，由主控设备提供。MDO是主控设备串行数据输出信号，从设备读取该信号作为串行输入信号SDI。MDI是主控设备串行读入信号，在从设备端从设备通过该数据线输出自己的串行数据，从设备端将此信号标记为SDO。所以MDO和SDI是同一条数据线的不同两端，其方向为主控设备到从设备。同样MDI和SDO是同一条数据线的不同两端，其方向为从设备到主控设备。时钟信号线SCLK和片选信号线CS的方向均是由主控设备到从设备。这四条线在图1中统一地被画在四线SPI接口控制模块中的左侧，经过该模块译码后其逻辑输出画在了模块的右侧，包括数据线，时钟线和若干片选线CS1~CSn。n=2N 表示可以选择的最大从设备数，N表示加在数据信息前面的地址位数。从上述表示式可以看出N越大可选择的从设备的数量越多。在实际应用中N一般选取3或4，即可以选择8或16个从设备，分别表示为CS1~CS8或CS1~CS16。虽然CS在物理上是一条控制线，但在逻辑上是一个矢量，该矢量加上数字表示某个具体的从设备，例如CS1表示第1个从设备，CS8表示第8个从设备。CSi+1所对应的编码用A(i)表示。四线SPI接口控制模块主要功能是利用MDO端传送过来的前N位信息将A(i)译码成CSi+1，而其他信号线的时序逻辑无需改变。A(i)和CSi+1形成了编码/译码的关系，例如A(6)=101,即用二进制表示为A2=1,A1=0,A0=1，这3个数通过MDO传输到四线SPI接口控制模块并将其译码，最终使CS7有效。
总是由主控设备发起设备之间的通信，主控设备用于实现SPI接口协议的通信功能硬件基础即可以是硬件SPI接口，也可以通过GPIO 接口实现。后一种方法不需要特定的硬件，一般处理器借助软件均可实现，所以有很强的通用性，但会消耗部分处理器的运行时间，但考虑到SPI通信一般应用于非高速数据通信的场合，所以上述不足可以忽略。下面借助流程图3，介绍主控设备通过四线SPI进行通信的过程。
主控设备使用4个GPIO端口，分别是SCLK， MDO，MDI， CS。通信开始时，首选要设置主控设备发送/接收数据的长度SIZE，即主控设备通过MDI/MDO端口读/写数据的长度。一般数据采集和D/A输出的位数是8，12，16位等。例如，当我们决定选择12位且带有SPI接口的A/D进行数据采集时，可把SIZE设置成12。系统规模确定后从设备的数量也随之确定，也即从设备的地址位数N也被确定。例如，系统的从设备数量不多于8个，可以将N设置为3。因此一次通信的总位数为N+SIZE位。首先，时钟SCLK与片选CS端被初始化为1。发送的数据被写入DataOutReg寄存器，接收的数据将放入接收寄存器DataInReg。为了便于测试接收的数据，一般需要将DataInReg初始化为一个固定的值，例如可将每一位全部置成1. 在CS和SCLK有效之前，需要把输出地址的最高送到MDO，如果用A(i)表示从设备地址编码，那么这时就需要将A(i)的最高位送到MDO端。接下来使CS端变成0，这样就启动了整个数据传输过程。
一种串行外设接口四线隔离系统，包括主控设备和至少两个从设备；所述主控设备和从设备之间设置有SPI接口模块。
所述SPI接口模块为四线SPI接口模块。
所述主控设备通过一条时钟线、两条数据线和一条片选信号线与四线SPI接口模块相连接；四线SPI接口模块通过时钟线和片选信号线与相应的从设备相连接。
主控设备和SPI接口模块之间设置有隔离模块。
主控设备和SPI接口模块之间设置有远程驱动模块。
串行外设接口四线隔离系统的控制方法，包括如下步骤：
步骤1，设置主控设备发送/接收数据的长度SIZE；即主控设备通过MDI/MDO端口读/写数据的长度。一般数据采集和D/A输出的位数是8，12，16位等。例如，当我们决定选择12位且带有SPI接口的A/D进行数据采集时，可把SIZE设置成12。系统规模确定后从设备的数量也随之确定，也即从设备的地址位数N也被确定。例如，系统的从设备数量不多于8个，可以将N设置为3。因此一次通信的总位数为N+SIZE位。
步骤2，主控设备时钟SCLK与片选CS端被初始化为1；发送的数据被写入DataOutReg寄存器，接收的数据将放入接收寄存器DataInReg；为了便于测试接收的数据，一般需要将DataInReg初始化为一个固定的值，例如可将每一位全部置成1；
步骤3，在CS和SCLK有效之前，将输出地址的最高送到MDO，如果用A(i)表示从设备地址编码，那么这时就需要将A(i)的最高位送到MDO端；
步骤4，主控设备CS端为0；
步骤5，将位宽为N的地址信息传送给四线SPI接口控制模块；即将A(i)写入四线SPI接口控制模块；
步骤6，将位宽为SIZE的数据写入四线SPI接口控制模块或从四线SPI接口控制模块读取同样位宽的数据；图3所描述的通信过程采用下降沿写上升沿读的模式。其他模式的通信过程和该过程类似；
步骤7，数据传输时首先要判断地址A(i)是否被传输完，如果未传输完则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的A(i)最高位写入四线SPI接口控制模块；
然后左移A(i)一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤8，SCLK置1并返回到判断语句，该过程不断重复直到所有的地址位在第N个周期后全部被写到四线SPI接口控制模块；
步骤9，将DataOutReg中的最高位送到MDO端，然后判断读写数据是否完成，即判断读写数据的位数是否为SIZE；
如果没有读写完所有的数据，则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的DataOutReg最高位写入四线SPI接口控制模块；
步骤10，左移DataOutReg一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤11，SCLK端置1，时钟产生一个上升沿，于是从设备的数据被输入到MDI端口；
步骤12，将当前读入数据的位数加1后DataInReg寄存器左移一位，再将MDI端的数据放入DataInReg寄存器最低位，最后返回判断语句；该过程不断重复直到所有的数据在第N+SIZE个周期后全部被写到四线SPI接口控制模块或从四线SPI接口控制模块读取全部的数据；
主控设备在输出数据时首先会发送从设备地址，片选地址被直接添加在所发送的数据前面，四线SPI接口模块在接收完地址数据后经地址译码器对地址进行译码，从而选中相应的从设备。
主控设备读入数据的过程与上述过程一样，在读入数据前先发送提供数据的从设备的地址。
系统从设备的数量决定了片选地址的位数。
在从设备的数量确定之后四线SPI接口模块中的译码的类型与结构随之确定。
四线SPI接口模块将起止命令线作为输入信号，输入信号由主控设备按照标准SPI接口协议产生。
即在读入和输出数据时该信号自动有效。由于从设备的片选信号也遵循标准SPI接口协议，所以起止命令线与从设备的片选不能同步有效，必须在地址数据接收完成后才有效。
片选信号与起止命令线之间设置有一段延时。
以便从设备在四线SPI接口模块接收地址数据时处于高阻状态。
地址数据接收完成并被有效译码后，片选信号立即有效，同时配合时钟线和数据线完成数据读写操作。
设备读入和输出数据的位数，即数据的大小完全由起止命令线控制。
该信号由主控设备发出，因此完全可以由主控设备决定通信数据的长短，从而增加了系统的适应度。
该过程的时序如图2所示，其中D11-D0为主控设备的写入数据。
d11-d0为主控设备的读取数据。
地址A(i)和读写数据之间时钟为连续时钟，省去了起隔离作用的时钟，因此提高了通信时的时钟利用率。
本发明相对现有技术的有益效果：
1、通过对片选地址线适当的编码，能够有效地减少主控设备用于选择从设备的片选线，从而使主从设备之间物理连接被大大简化。
2、由于主从之间的控制线和数据线的数量的减少使得主从设备之间的隔离成本大为降低。如果从设备距离主控设备的距离较远，由于两者之间连线的减少，还可以降低整个系统的远程驱动成本。
3、四线SPI接口控制模块的输出符合SPI接口的协议，因此对从设备模块没有特殊要求，第三方满足SPI接口的芯片或模块均可以接入本系统，使其成为系统的从设备。
4、被压缩的地址直接加在被传输数据的前面，且在传输的过程中无需在地址与数据之间添加隔离间隔时钟，从而提高了通信效率。
5、地址的长度不受限制，在设计系统时，可以灵活地设置，从而在保证通讯效率的前提下，可以满足不同外设规模的系统需要。
6、主控设备的控制方式基本没有变化，只需将地址信息加到数据信息的前面，如果是向从设备写则可以认为是发送加长的数据，如果是读则需要先向从设备写地址信息，然后从从设备读数据信息。
本发明串行外设接口四线隔离系统，可以灵活地适应不同应用场合下从设备片选需求，因为地址的位数与从设备的数量呈正比关系。在满足需要的前提下可以尽可能地压缩地址位，这样可以提高通信的效率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明的结构作任何形式上的限制。凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均属于本发明的技术方案范围内。
Claims (15)
1.串行外设接口四线隔离系统的控制方法，包括如下步骤：
步骤1，设置主控设备发送/接收数据的长度SIZE；
步骤2，主控设备时钟SCLK与片选CS端被初始化为1；发送的数据被写入DataOutReg寄存器，接收的数据将放入接收寄存器DataInReg；
步骤3，将输出地址的最高送到MDO，如果用A(i)表示从设备地址编码，那么这时就需要将A(i)的最高位送到MDO端，其中，i表示当前所传递的地址位；
步骤4，主控设备CS端为0；
步骤5，将位宽为N的地址信息传送给四线SPI接口控制模块；即将A(i)写入四线SPI接口控制模块；
步骤6，将位宽为SIZE的数据写入四线SPI接口控制模块或从四线SPI接口控制模块读取同样位宽的数据；
步骤7，数据传输时首先要判断地址A(i)是否被传输完，如果未传输完则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的A(i)最高位写入四线SPI接口控制模块；
然后左移A(i)一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤8，SCLK置1并返回到判断语句，不断重复本步骤直到所有的地址位在第N个周期后全部被写到四线SPI接口控制模块；
步骤9，将DataOutReg中的最高位送到MDO端，然后判断读写数据是否完成，即判断读写数据的位数是否为SIZE；
如果没有读写完所有的数据，则SCLK端置0，时钟产生一个下降沿，使已经在MDO端准备好的DataOutReg最高位写入四线SPI接口控制模块；
步骤10，左移DataOutReg一位并将其最高位输出到MDO端，以准备好在SCLK下一个下降沿到来时写入四线SPI接口控制模块；
步骤11，SCLK端置1，时钟产生一个上升沿，于是从设备的数据被输入到MDI端口；
步骤12，将当前读入数据的位数加1后DataInReg寄存器左移一位，再将MDI端的数据放入DataInReg寄存器最低位，最后返回判断语句；不断重复本步骤直到所有的数据在第N+SIZE个周期后全部被写到四线SPI接口控制模块或从四线SPI接口控制模块读取全部的数据。
2.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：主控设备在输出数据时首先会发送从设备地址，片选地址被直接添加在所发送的数据前面，四线SPI接口模块在接收完地址数据后经地址译码器对地址进行译码，从而选中相应的从设备。
3.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：系统从设备的数量决定了片选地址的位数。
4.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：四线SPI接口模块将起止命令线作为输入信号，输入信号由主控设备按照标准SPI接口协议产生。
5.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：片选信号与起止命令线之间设置有一段延时。
6.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：地址数据接收完成并被有效译码后，片选信号立即有效，同时配合时钟线和数据线完成数据读写操作。
7.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：设备读入和输出数据的位数，即数据的大小完全由起止命令线控制。
8.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于： D11-D0为主控设备的写入数据。
9.根据权利要求1所述串行外设接口四线隔离系统的控制方法，其特征在于：d11-d0为主控设备的读取数据。
10.一种串行外设接口四线隔离系统，包括主控设备和至少两个从设备；其特征在：所述主控设备和从设备之间设置有SPI接口模块；所述系统使用如权利要求1所述的控制方法。
11.根据权利要求10所述串行外设接口四线隔离系统，其特征在于：所述SPI接口模块为四线SPI接口模块。
12.根据权利要求11所述串行外设接口四线隔离系统，其特征在于：所述主控设备通过一条时钟线、两条数据线和一条片选信号线与四线SPI接口模块相连接；四线SPI接口模块通过时钟线和片选信号线与相应的从设备相连接。
13.根据权利要求10所述串行外设接口四线隔离系统，其特征在于：主控设备和SPI接口模块之间设置有隔离模块。
14.根据权利要求10所述串行外设接口四线隔离系统，其特征在于：主控设备和SPI接口模块之间设置有远程驱动模块。
15.根据权利要求10所述串行外设接口四线隔离系统，其特征在于：
地址A(i)和读写数据之间时钟为连续时钟，省去了起隔离作用的时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610363284.XA CN107436851B (zh) | 2016-05-26 | 2016-05-26 | 串行外设接口四线隔离系统及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610363284.XA CN107436851B (zh) | 2016-05-26 | 2016-05-26 | 串行外设接口四线隔离系统及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107436851A CN107436851A (zh) | 2017-12-05 |
| CN107436851B true CN107436851B (zh) | 2020-05-12 |
Family
ID=60453655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610363284.XA Expired - Fee Related CN107436851B (zh) | 2016-05-26 | 2016-05-26 | 串行外设接口四线隔离系统及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107436851B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110554974B (zh) * | 2019-08-07 | 2022-06-24 | 上海航天控制技术研究所 | 一种提升全数字卫星姿轨控软件运行平台运行倍数的方法 |
| CN111309665B (zh) * | 2020-02-19 | 2024-01-02 | 苏州华兴源创科技股份有限公司 | 并行写操作、读操作控制系统及方法 |
| CN112214945B (zh) * | 2020-10-13 | 2023-11-14 | 安徽芯纪元科技有限公司 | 一种axi总线隔离保护结构及其保护方法 |
| CN113722261A (zh) * | 2021-09-13 | 2021-11-30 | 东南大学 | Spi扩展片选数目和增强读写响应时间灵活性的方法 |
| CN115328845B (zh) * | 2022-08-26 | 2023-05-12 | 润芯微科技(江苏)有限公司 | 一种四线串行外设接口通信协议设计的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665757B1 (en) * | 1999-04-08 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal |
| CN102023956A (zh) * | 2009-09-23 | 2011-04-20 | 上海摩波彼克半导体有限公司 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
| CN102129417A (zh) * | 2011-03-10 | 2011-07-20 | 西北工业大学 | 一种计算机与数字信号控制器高速通信的方法与装置 |
| CN102262604A (zh) * | 2011-07-25 | 2011-11-30 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
-
2016
- 2016-05-26 CN CN201610363284.XA patent/CN107436851B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665757B1 (en) * | 1999-04-08 | 2003-12-16 | Matsushita Electric Industrial Co., Ltd. | Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal |
| CN102023956A (zh) * | 2009-09-23 | 2011-04-20 | 上海摩波彼克半导体有限公司 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
| CN102129417A (zh) * | 2011-03-10 | 2011-07-20 | 西北工业大学 | 一种计算机与数字信号控制器高速通信的方法与装置 |
| CN102262604A (zh) * | 2011-07-25 | 2011-11-30 | 中兴通讯股份有限公司 | 一种并发访问方法、系统及接口装置 |
| CN104809094A (zh) * | 2015-05-25 | 2015-07-29 | 中国电子科技集团公司第四十七研究所 | Spi控制器及其通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107436851A (zh) | 2017-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107436851B (zh) | 串行外设接口四线隔离系统及其控制方法 | |
| CN102760111B (zh) | 一种基于fpga的扩展多串口装置及其数据收发方法 | |
| US20110225339A1 (en) | Data transmission system and a programmable spi controller | |
| CN105468563A (zh) | Spi从设备、spi通信系统及spi通信方法 | |
| US20200142854A1 (en) | Multilane heterogeneous serial bus | |
| CN107703815B (zh) | 循环地址式三线spi通讯系统 | |
| CN105119907A (zh) | 一种基于FPGA的BiSS-C通信协议方法 | |
| KR20170137735A (ko) | 펄스 기반 멀티-와이어 링크를 위한 클록 및 데이터 복원 | |
| CN106201973B (zh) | 一种单线串行通信接口的方法与系统 | |
| CN101221550A (zh) | 一种串行通讯的方法及芯片 | |
| CN205375458U (zh) | 一种四通道的多协议通信接口卡 | |
| CN105786741B (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN201336032Y (zh) | 一种软件模拟串行数据传输装置 | |
| CN108415874B (zh) | 一种基于eim总线的接口扩展设备和方法 | |
| US6378011B1 (en) | Parallel to serial asynchronous hardware assisted DSP interface | |
| CN101415027B (zh) | 基于hdlc协议的通讯模块及数据实时转发存储控制方法 | |
| CN209627391U (zh) | 双冗余式rs485-can通信板 | |
| CN107506318A (zh) | 一种软件模拟串行数据传输装置 | |
| CN101201805A (zh) | 串行传输控制器与串行传输解码器及其串行传输方法 | |
| CN114244909B (zh) | 协议转换电路和相关设备 | |
| CN114328326B (zh) | 总线矩阵端口可配置的微控制器及其内部数据传输方法 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN102541797B (zh) | 一种支持多种主机接口的实现方法及其系统 | |
| CN101488119B (zh) | 地址译码方法、装置及单板 | |
| CN201918981U (zh) | 双相哈佛码总线信号编解码电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200512 |