CN107506318A - 一种软件模拟串行数据传输装置 - Google Patents
一种软件模拟串行数据传输装置 Download PDFInfo
- Publication number
- CN107506318A CN107506318A CN201710876117.XA CN201710876117A CN107506318A CN 107506318 A CN107506318 A CN 107506318A CN 201710876117 A CN201710876117 A CN 201710876117A CN 107506318 A CN107506318 A CN 107506318A
- Authority
- CN
- China
- Prior art keywords
- software
- serial
- data
- spi
- soft core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/105—Program control for peripheral devices where the programme performs an input/output emulation function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Abstract
本发明公开了一种软件模拟串行数据传输装置，包括：软件串行接口模块，用于与SPI设备之间进行SPI数据的传输，且与软核RS232接口模块进行SPI数据的传输；软核RS232接口模块，用于与RS232设备之间进行RS232信号的数据传输，并与软件串行接口模块进行SPI数据的传输，且对所接收到的RS232信号和SPI数据进行速率的相互转换。本发明将串行转换与软件模块控制传输技术融合一体，适用于一些特殊的两线制和三线制串行数据传输场合，且同时具有数据传输速度快、可靠性高的优点，软件模块的载体是FPGA芯片，有效满足串行数据传输、不同时钟域串行数据缓冲的要求。
Description
技术领域
本发明涉及数据传输技术领域，特别是涉及一种软件模拟串行数据 传输装置。
背景技术
串行外围接口(Serial Peripheral Interface，SPI)总线系统包括SPI总线、 内部集成电路(Inter Integrated Circuit，I2C)总线等，它是一种同步串行外 设接口，可以使微控制器(Micro Controller Unit，MCU)与各种外围设备以 串行方式进行通信以交换信息，其外围设置有FLASHRAM(闪速存储器)、 网络控制器、LCD显示驱动器、A/D转换器和MCU等设备。
使用软件模拟的串行外围接口SPI总线系统可直接与各个厂家生产的多 种标准外围器件的接口相兼容，该接口可以是三线或是四线制接口：但四线 制接口必须包括串行时钟线(SCK)、主机输入/从机输出数据线MISO、主机 输出/从机输入数据线MOST和低电平有效的从机选择线SS，三线制接口必须 包括时钟线、数据线和状态线。硬件串行接口是很多处理器上的一个模块， 但硬件上的串行接口兼容性差，对于一些特殊的外围器件如：三线制闪存 FLASH，实时时钟，模数(AD)转换器，数字信号解码器等无法实现串行数 据通讯，这时软件模拟三线制串行接口就显示出其灵活的优势了。
而RS-232是个人计算机上的通讯接口之一，由电子工业协会(ElectronicIndustries Association，EIA)所制定的异步传输标准接口。通常RS-232接口 以9个接脚(DB-9)或是25个接脚(DB-25)的型态出现，一般个人计算机 上会有两组RS-232接口，分别称为COM1和COM2。
RS-232-C是美国电子工业协会EIA(Electronic Industry Association)制定 的一种串行物理接口标准。RS是英文“推荐标准”的缩写，232为标识号，C表 示修改次数。RS-232-C 总线标准共设有25条信号线，包括一个主通道和一个 辅助通道。在多数情况下主要使用主通道，对于一般双工通信，仅需几条信 号线就可实现，如一条发送线、一条接收线及一条地线。
RS-232-C标准规定的数据传输速率为每秒50、75、100、150、300、600、 1200、2400、4800、9600、19200波特。
RS-232-C标准规定，驱动器允许有2500pF的电容负载，通信距离将受此 电容限制，例如，采用150pF/m的通信电缆时，最大通信距离为15m；若每 米电缆的电容量减小，通信距离可以增加。传输距离短的另一原因是RS-232 属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于 20m以内的通信。
串行通信接口标准经过使用和发展，目前已经有几种标准，但都是在 RS-232标准的基础上经过改进而形成的。所以，以RS-232C为主来描述串行 通信接口标准。RS-323C标准是美国EIA(电子工业联合会)与BELL等公司 一起开发的1969年公布的通信协议。它适合于数据传输速率在0～20000b/s范 围内的通信。这个标准对串行通信接口的有关问题，如信号线功能、电器特 性都作了明确规定。由于通行设备厂商都生产与RS-232C制式兼容的通信设 备，因此，它作为一种标准，目前已在微机通信接口中广泛采用。
但是，目前串行数据通讯大部分都由单片机的硬件串行数据通讯接口所 实现的，其自身的优点主要体现为：控制比较简单，能够满足绝大多数的数 据传输的要求及需要，但也有其自身的局限性和缺点。其对传输对象有一定 的要求，很多外围器件并不能和单片机上的硬件串行接口相兼容，由于很多外 围器件的串行SPI通讯接口，是双线制的即数据的输出和输入线是同一根线 SDATA，时钟线为SCLK。而单片机上的标准SPI接口都是三线制的，即输入 和输出数据线各占一根线，时钟线为SCLK。这就造成了外围串行SPI模块和 单片机的SPI接口不能相互兼容，这样也就无法进行串行数据的传输。
因此，当前迫切需要开发出一种软件模拟串行数据传输装置，可以适用 于多种特殊串行接口外围器件的情况，且同时具有数据传输速度快、可靠性 高的优点。
发明内容
有鉴于此，本发明的目的是提供一种软件模拟串行数据传输装置， 可以实现软件二线制或三线制的串行数据接口与软核RS232数据传输融合一 体，可以适用于多种特殊串行接口外围器件的情况，且同时具有数据传输速 度快、可靠性高的优点，具有重大的生产实践意义。
为此，本发明提供了一种软件模拟串行数据传输装置，包括有软件 串行接口模块和软核RS232接口模块，其中，
软件串行接口模块，与串行外围接口SPI设备相连接，用于与SPI设备 之间进行SPI数据的传输，且与软核RS232接口模块进行SPI数据的传输；
软核RS232接口模块，与RS232设备相连接，用于与RS232设备之间进 行RS232信号的数据传输，并与软件串行接口模块进行SPI数据的传输，且 对所接收到的RS232信号和SPI数据进行速率的相互转换。
优选地，SPI设备为具有SPI接口的多种设备，RS232设备为具有RS232 接口的多种设备。
优选地，所述软件串行接口模块包括有软件串行数据传输单元和软件发 射和接收单元，其中：
软件串行数据传输单元，与SPI设备、软件发射和接收单元相连接，用 于分别与串行外围接口SPI设备、软件发射和接收单元之间进行SPI数据的 传输；
软件发射和接收单元，与软件串行数据传输单元、软核RS232接口模块 相连接，用于发射SPI数据给软核RS232模块，并接收软核RS232模块所传 来的SPI数据。
优选地，所述软件串行数据传输单元为基于NOIS的软核嵌入式单片机， 软件发射和接收单元为基于FPGA芯片的标准通用可编程输入输出口GPIO。
优选地，所述GPIO为两线制或三线制接口。
优选地，所述软核RS232接口模块包括：
数据缓冲暂存单元，用于接收软核RS232数据传输单元传输过来的SPI 数据，并将该SPI数据传输的速率转换为软核RS232接口模块相兼容的信号 传输速率后发送给RS232设备，以及接收RS232设备传输的RS232信号并将 该RS232信号传输的速率转换为与软件串行接口模块中的软件串行数据传输 单元相兼容的数据帧速率后传输给软核RS232数据传输单元；
软核RS232数据传输单元，用于分别与数据缓冲暂存单元、软核RS232 发射和接收单元进行SPI数据传输；
软核RS232发射和接收单元，用于发射SPI数据给软件串行接口模块， 并接收软件串行接口模块所传来的SPI数据。
优选地，所述数据缓冲暂存单元为FPGA芯片的内部RAM模块，所述 软核RS232数据传输单元为NOIS软核单片机的RS232传输模块，所述软核 RS232发射和接收单元为嵌入到FPGA的NOIS单片机的串口接收发射单元。
优选地，所述数据缓冲暂存单元、软核RS232数据传输单元和软核RS232 发射和接收单元是分立的器件；或者集成在一起。
由以上本发明提供的技术方案可见，本发明可以实现软件二线 制或三线制的串行数据接口与软核RS232数据传输融合一体，可以适用于多 种特殊串行接口外围器件的情况，且同时具有数据传输速度快、可靠性高的 优点，具有重大的生产实践意义。
附图说明
图1是本发明提供的一种软件模拟串行数据传输装置的结构示意 图；
图2是本发明提供的一种软件模拟串行数据传输装置的数据发送单 元的软件结构示意图；
图3是本发明提供的一种软件模拟串行数据传输装置的数据接收单 元的软件结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和 实施方式对本发明作进一步的详细说明。
图1是本发明提供的一种软件模拟串行数据传输装置的结构示意 图，参见1，本发明提供了一种软件模拟串行数据传输装置，包括软件 串行接口模块101和软核RS232接口模块102，其中：
软件串行接口模块101，与串行外围接口SPI设备相连接，用于与SPI 设备之间进行SPI数据的传输，且与软核RS232接口模块102进行SPI数据 的传输；
软核RS232接口模块102，与RS232设备相连接，用于与RS232设备之 间进行RS232信号的数据传输，并与软件串行接口模块101进行SPI数据的 传输，且对所接收到的RS232信号和SPI数据进行速率的相互转换。
其中，SPI设备为：EEPROM，FLASH，实时时钟，AD转换器，还有数 字信号处理器和数字信号解码器等具有SPI接口的设备。RS232设备为：计 算机、终端、串口打印机等具有RS232接口的设备，也就是说，串行外围接 口SPI设备为具有串行接口的多种设备，RS232设备为具有RS232接口的多 种设备。
在本发明中，软件串行接口模块101包括有软件串行数据传输单元 1011和软件发射和接收单元1012，其中：
软件串行数据传输单元1011，与SPI设备、软件发射和接收单元1012 相连接，用于分别与串行外围接口SPI设备、软件发射和接收单元1012之间 进行SPI数据的传输；
软件发射和接收单元1012，与软件串行数据传输单元1011、软核RS232 接口模块102相连接，用于发射SPI数据给软核RS232模块102，并接收软 核RS232模块102所传来的SPI数据。
在本发明中，所述软件串行数据传输单元1011为基于NOIS的软核 嵌入式单片机，软件发射和接收单元1012为基于FPGA芯片的标准通用可编 程输入输出口(GeneralProgramable Input Output，GPIO)。
在具体实现上，所述通用可编程输入输出口GPIO优选为两线制或三线 制接口，软核RS232接口模块102优选为基于FPGA(Field Programmable Gate Array，即现场可编程门阵列)芯片的嵌入式软核RS232接口模块，即本实用 新型最好为通过两线制或三线制接口来发射SPI数据给软核RS232模块102。 并接收软核RS232模块102所传来的SPI数据。
在本发明中，软核RS232接口模块102包括有：数据缓冲暂存单元 1021、软核RS232数据传输单元1022和软核RS232发射和接收单元1023， 其中：
数据缓冲暂存单元1021，与RS232设备、软核RS232数据传输单元1022 相连接，用于接收软核RS232数据传输单元1022传输过来的SPI数据，并将 该SPI数据传输的速率转换为软核RS232接口模块相兼容的信号传输速率后 发送给RS232设备，以及接收RS232设备传输的RS232信号并将该RS232 信号传输的速率转换为与软件串行接口模块101中的软件串行数据传输单元 1011相兼容的数据帧速率后传输给软核RS232数据传输单元1022；
(1)内部缓冲暂存单元为一个RAM单元，可以设置其深度和读写控制 时序，即要求在读写速度不同时，可以将读数据的地址指针与写数据的地址 指针进行比较，他们的差值决定着RAM数据存储的深度，这样来不及发送 到RS232串口的数据就可以在RAM中进行暂时保存。
(2)软件串行接口模块101和软核RS232接口模块102这两模块相互 之间的数据传输是通过软核单片机的累加器和数据转发数组进行数据传输 的，累加器通过代标志位的左移循环，将数据线SDATA上的数据按位移入或 移出累加器。并将移入或移出的一个字节的数据存放到RAM单元中，由软 件控制数据地址指针将RAM单元中的数据读出并且将数据放入数据转发数 组中，利用串口收发程序将数组中的数据发送到232串口单元。
软核RS232数据传输单元1022，与数据缓冲暂存单元1021、软核RS232 发射和接收单元1023相连接，用于分别与数据缓冲暂存单元1021、软核 RS232发射和接收单元1023进行SPI数据传输(即输入和/或输出)；
软核RS232发射和接收单元1023，与软核RS232数据传输单元1022相 连接，用于发射SPI数据给软件串行接口模块101，并接收软件串行接口模块 101所传来的SPI数据。
具体实现上，所述数据缓冲暂存单元1021为FPGA芯片的内部随机存取 存储器(Random Access Memory，RAM)模块，所述软核RS232数据传输单 元1022为NOIS软核单片机的RS232传输模块，所述软核RS232发射和接 收单元1023为嵌入到FPGA的NOIS单片机的串口接收发射单元。NOIS为 Altera公司开发的基于在线可编程芯片的软核系统。
RS232单元由软件模拟SPI接口单元传输进来的数据转发给其他具有 RS232接口的外围设备，而软件模拟SPI接口单元对两线制SPI接口外围单 元传输的数据进行软件控制和时序控制，软核单片机和RAM单元介于上面 的两个模块之间，利用内部累加器和数据转发数组实现传输数据的中转和缓 存。
需要说明的是：数据缓冲暂存单元1021、软核RS232数据传输单元1022 和软核RS232发射和接收单元1023可以是分立的器件；或者集成在一起。
在本发明中，所述软件发射和接收单元1012包括软件串行数据发送 子单元和软件串行数据接收子单元，具体软件结构原理如下：
关于软件发射和接收单元1012中的软件串行数据发送子单元，参见图2， 在软核单片机中，调用spi_send()函数，这个函数的功能为将整个数据帧 从串行总线发出，首先打开软核单片机的定时/计数器0中断允许，ET0是定 时/计数器0的中断允许位，为1时，软核单片机会响应定时/计数器0的溢出 中断。这样就为串行传输看门狗定时器做好了准备，启动定时器0，执行后 串行传输看门狗定时器就开始运行了。软件设置SDATA＝1，即P1.1为高电平，SCLK＝0，即P1.1为低电平，用代码来判断外部串行传输模块的数据总 线是否空闲。因为外部串行传输模块的总线空闲时，要求SDATA线为低电平， 而当SDATA为高电平时，软核单片机的PC程序指针指向本地代码所在的地 址，而当SDATA为低电平时，软核单片机的PC程序指针将指向下一地址。 这样可以保证串行数据总线空闲时传输数据。而由程序控制SS状态线请求数 据传输开始，在程序中循环等待外部串行模块对软核单片机所发出的数据传 输请求的响应。在外部串行模块进行响应后，就应该进行数据帧的传输了， 先将要传输的数据帧数组的第一个数组元素的值赋给单片机的累加器A，将 一个数组元素的字节数8传给R3寄存器，用于每个字节的传输计数。
然后将第一个数组元素的值的第一位移动到位寄存器C中，程序再将第 一个数组元素的值的第一位移动到串行总线接口的SDATA线上，然后在同步 时钟线SCLK上产生一个方波脉冲，作为数据帧传输所需要的同步时钟信号， 这样就将一位数据发送给外部串行总线模块。软件利用程序循环将将第一个 数组元素的8位数据发到串行总线接口的SDATA线上，这样就完成了一个字 节的数据传输。最后将数组中所有的元素通过串行总线接口发送到串行数据 总线上。
关于软件发射和接收单元1012中的软件串行数据接收子单元，参见图3， 在软核单片机的串行数据帧接收程序中，当外部串行总线模块在SS脚对软核 单片机产生中断时，单片机会进入中断响应函数子程序中。在中断响应函数 中调用spi_rcv(spi_buffer)函数来实现对串行数据帧的接收，这个函数是由 将SDATA线上的数据位通过单片机的P1.1脚移到C标志位寄存器中，在由 C标志位寄存器将数据移入累加器A中来实现数据位的接收的。当SDATA 线上的8位数据都移入累加器A中时，就完成了一个字节数据帧数据的接收， 然后重复上述过程来完成所有数据字节的接收。数据帧传输的结束是由判断 SS线上是否为高电平来决定的，如果SS线上为高电平，说明由模块发给软 核单片机的数据帧已经结束了，在数据帧传输结束后单片机还要将SDATA线 置为低电平，为SPI总线上下一次数据的传输作好准备。
综上所述，本发明的独特方式就是将串行转换与软件模块控制传输 技术融合一体，适用于一些特殊的两线制和三线制串行数据传输场合，且同 时具有数据传输兼容、可靠性高的优点，软件模块的载体是FPGA芯片，有 效满足串行数据传输、不同时钟域串行数据缓冲的要求。
(1)软件二线和三线制串行数据接口在硬件表现上是物理分开的可以由 使用者选择使用那一种线制，软件串行数据接口与RS232单元之间通过软核 单片机进行数据接收和发送控制以及时序信号的产生。
(2)由于一些外围设备模块是两线制SPI串行数据接口的，与单片机上 的三线制SPI串行数据接口不兼容，不能进行数据通讯，所以表现出其特殊 性。
(3)由于数据传输控制是由软核单片机控制的，其能够实现传输数据在 RAM暂存，防止数据由于时钟域不同被覆盖，提高了数据传输的可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域 的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干 改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (8)
1.一种软件模拟串行数据传输装置，其特征在于，包括有软件串行接口 模块和软核RS232接口模块，其中，
软件串行接口模块，与串行外围接口SPI设备相连接，用于与SPI设备 之间进行SPI数据的传输，且与软核RS232接口模块进行SPI数据的传输；
软核RS232接口模块，与RS232设备相连接，用于与RS232设备之间进 行RS232信号的数据传输，并与软件串行接口模块进行SPI数据的传输，且 对所接收到的RS232信号和SPI数据进行速率的相互转换。
2.如权利要求1所述的软件模拟串行数据传输装置，其特征在于，SPI 设备为具有SPI接口的多种设备，RS232设备为具有RS232接口的多种设备。
3.如权利要求1所述的软件模拟串行数据传输装置，其特征在于，所述 软件串行接口模块包括有软件串行数据传输单元和软件发射和接收单元，其 中：
软件串行数据传输单元，与SPI设备、软件发射和接收单元相连接，用 于分别与串行外围接口SPI设备、软件发射和接收单元之间进行SPI数据的 传输；
软件发射和接收单元，与软件串行数据传输单元、软核RS232接口模块 相连接，用于发射SPI数据给软核RS232模块，并接收软核RS232模块所传 来的SPI数据。
4.如权利要求3所述的软件模拟串行数据传输装置，其特征在于，所述 软件串行数据传输单元为基于NOIS的软核嵌入式单片机，软件发射和接收 单元为基于FPGA芯片的标准通用可编程输入输出口GPIO。
5.如权利要求4所述的软件模拟串行数据传输装置，其特征在于，所述 GPIO为两线制或三线制接口。
6.如权利要求1所述的软件模拟串行数据传输装置，其特征在于，所述 软核RS232接口模块包括：
数据缓冲暂存单元，用于接收软核RS232数据传输单元传输过来的SPI 数据，并将该SPI数据传输的速率转换为软核RS232接口模块相兼容的信号 传输速率后发送给RS232设备，以及接收RS232设备传输的RS232信号并将 该RS232信号传输的速率转换为与软件串行接口模块中的软件串行数据传输 单元相兼容的数据帧速率后传输给软核RS232数据传输单元；
软核RS232数据传输单元，用于分别与数据缓冲暂存单元、软核RS232 发射和接收单元进行SPI数据传输；
软核RS232发射和接收单元，用于发射SPI数据给软件串行接口模块， 并接收软件串行接口模块所传来的SPI数据。
7.如权利要求6所述的软件模拟串行数据传输装置，其特征在于，所述 数据缓冲暂存单元为FPGA芯片的内部RAM模块，所述软核RS232数据传 输单元为NOIS软核单片机的RS232传输模块，所述软核RS232发射和接收 单元为嵌入到FPGA的NOIS单片机的串口接收发射单元。
8.如权利要求6所述的软件模拟串行数据传输装置，其特征在于，所述 数据缓冲暂存单元、软核RS232数据传输单元和软核RS232发射和接收单元 是分立的器件；或者集成在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710876117.XA CN107506318A (zh) | 2017-09-25 | 2017-09-25 | 一种软件模拟串行数据传输装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710876117.XA CN107506318A (zh) | 2017-09-25 | 2017-09-25 | 一种软件模拟串行数据传输装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107506318A true CN107506318A (zh) | 2017-12-22 |
Family
ID=60698836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710876117.XA Pending CN107506318A (zh) | 2017-09-25 | 2017-09-25 | 一种软件模拟串行数据传输装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107506318A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110134622A (zh) * | 2019-05-07 | 2019-08-16 | 电子科技大学 | 数据采集模块与数据传输模块的数据交互系统 |
| CN110417347A (zh) * | 2019-08-15 | 2019-11-05 | 海宁昱能电子有限公司 | 一种用于控制光伏组件关断的控制器及控制方法 |
| CN111367494A (zh) * | 2018-12-26 | 2020-07-03 | 中国科学院长春光学精密机械与物理研究所 | 一种串行数据帧接收方法及装置 |
-
2017
- 2017-09-25 CN CN201710876117.XA patent/CN107506318A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111367494A (zh) * | 2018-12-26 | 2020-07-03 | 中国科学院长春光学精密机械与物理研究所 | 一种串行数据帧接收方法及装置 |
| CN111367494B (zh) * | 2018-12-26 | 2022-12-20 | 中国科学院长春光学精密机械与物理研究所 | 一种串行数据帧接收方法及装置 |
| CN110134622A (zh) * | 2019-05-07 | 2019-08-16 | 电子科技大学 | 数据采集模块与数据传输模块的数据交互系统 |
| CN110134622B (zh) * | 2019-05-07 | 2022-11-11 | 电子科技大学 | 数据采集模块与数据传输模块的数据交互系统 |
| CN110417347A (zh) * | 2019-08-15 | 2019-11-05 | 海宁昱能电子有限公司 | 一种用于控制光伏组件关断的控制器及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974486A (en) | Universal serial bus device controller comprising a FIFO associated with a plurality of endpoints and a memory for storing an identifier of a current endpoint | |
| US7979597B2 (en) | Programming parallel I2C slave devices from a single I2C data stream | |
| EP1877911B1 (en) | I2c slave/master interface enhancement using state machines | |
| CA1095604A (en) | Computer interface | |
| CN201063161Y (zh) | 串行外围接口主设备 | |
| EP1764703A1 (en) | A system for providing access to multiple data buffers of a data retaining and processing device | |
| US5958024A (en) | System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver | |
| CN101911000A (zh) | 用于连接电子装置的控制总线 | |
| GB2128000A (en) | Direct memory access interface arrangement | |
| CN103677671A (zh) | 一种电口模块的数据读写方法和系统 | |
| CN107506318A (zh) | 一种软件模拟串行数据传输装置 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| CN201336032Y (zh) | 一种软件模拟串行数据传输装置 | |
| CN109901469A (zh) | 一种基于fpga技术实现profibus-pa总线通信的方法 | |
| KR20210075878A (ko) | I2c와의 하위 호환성을 촉진하는 i3c 허브 | |
| CN201336031Y (zh) | 一种无线spi-rs232转换装置 | |
| CN201820120U (zh) | 自适应多总线执行机构控制器 | |
| JP2024508592A (ja) | Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
| CN100462952C (zh) | 接口可配置的通用串行总线控制器 | |
| CN107704407A (zh) | 一种用于spi和uart之间数据处理的系统和方法 | |
| CN203251321U (zh) | 一种can总线与1553b总线通讯转换装置 | |
| CN112416837A (zh) | 将数据从spi模块转发至uart模块的方法、电路和电子装置 | |
| EP0193305A2 (en) | System interface for coupling standard microprocessor to a communications adapter | |
| CN1321382C (zh) | 串行/并行数据转换模块及相关计算机系统 | |
| US6105081A (en) | UART character matching used for address matching on a register-by-register basis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171222 |