CN111309665B - 并行写操作、读操作控制系统及方法 - Google Patents
并行写操作、读操作控制系统及方法 Download PDFInfo
- Publication number
- CN111309665B CN111309665B CN202010102222.XA CN202010102222A CN111309665B CN 111309665 B CN111309665 B CN 111309665B CN 202010102222 A CN202010102222 A CN 202010102222A CN 111309665 B CN111309665 B CN 111309665B
- Authority
- CN
- China
- Prior art keywords
- serial peripheral
- data
- register
- peripheral interface
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 277
- 238000004891 communication Methods 0.000 claims abstract description 52
- 238000010586 diagram Methods 0.000 description 10
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例公开了一种并行写操作、读操作控制系统及方法,该并行写操作控制系统包括:现场可编辑逻辑门阵列包括控制寄存器以及串行外设接口模块,其中,串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道;控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;串行外设接口模块与控制寄存器通信连接,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据。本发明实施例提供的技术方案可以并行完成多通道串行外设接口模块快速读写操作。
Description
技术领域
本发明实施例涉及控制技术领域,尤其涉及一种并行写操作、读操作控制系统及方法。
背景技术
串行外设接口(Serial Peripheral Interface,SPI)总线技术一种同步串行接口。由于其通信协议简单,只占用四线等优点,常用于微处理器与外设之间的通信,其中四线分别是主设备数据输入(MISO)、主设备数据输出(MOSI)、时钟(SCLK)、片选(CS)。
参见图1,现行多路SPI的控制方法主要有两种,参见图1中的10是主(master)对多从(slave),图1中的20是并行主(master)从(slave)一一对应。主对多从方式通过控制独立的使能线来依次控制各SPI外设,虽可以减少连线,但也增加了控制的复杂度和时间,读写效率比较低;并行主从一一对应方式一般通过现场可编辑逻辑门阵列(FieldProgrammable Gate Array,FPGA)扩展SPI接口实现多路并行通信,虽提高SPI接口的效率,但工控机到FPGA的控制还是按SPI通道操作,由于工控机到FPGA之间的通信速率比较高,当SPI通道数比较少时,可以不考虑工控机到FPGA的控制效率,当SPI通道数量上百后,工控机到FPGA的控制效率直接影响设备的效率。
因此,亟需一种可以实现多路SPI快速读写的控制系统。
发明内容
有鉴于此,本发明实施例提供了一种并行写操作、读操作控制系统及方法,解决了现有技术中多路SPI读写速度较慢的技术问题。
第一方面,本发明实施例提供了一种并行写操作控制系统,包括:现场可编辑逻辑门阵列,所述现场可编辑逻辑门阵列包括控制寄存器以及串行外设接口模块,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于,且小于或等于41;所述控制寄存器通过高速串行计算机扩展总线接口与工控机通信连接,用于从所述工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;所述串行外设接口模块与所述控制寄存器通信连接,基于所述第一通道使能信号、所述写操作控制信号以及所述第一目标地址位,读取与每一所述串行外设接口通信连接的外设设备,将所述第一通道使能信号对应通道的所述第一目标地址位的第一数据,更新为第二数据写入所述外设设备,所述第二数据包括所述写操作目标数据。
第二方面,本发明实施例提供了一种并行写操作控制方法,包括:现场可编辑逻辑门阵列的控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第一通道使能信号、所述写操作控制信号以及所述第一目标地址位,读取与每一所述串行外设接口通信连接的外设设备,将所述第一通道使能信号对应通道的所述第一目标地址位的第一数据,更新为第二数据写入所述外设设备,所述第二数据包括所述写操作目标数据,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4。
第三方面,本发明提供了一种并行读操作控制系统,包括:现场可编辑逻辑门阵列,所述现场可编辑逻辑门阵列包括控制寄存器、数据存储器以及串行外设接口模块,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;所述控制寄存器通过高速串行计算机扩展总线接口与工控机通信连接,用于从所述工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位;所述串行外设接口模块与所述控制寄存器通信连接,基于所述第二通道使能信号、所述读操作控制信号以及所述第二目标地址位,读取所述串行外设接口通信连接的外设设备,所述第二通道使能信号对应通道的第二目标地址位的第三数据;所述数据存储器与所述串行外设接口模块通信连接,用于获取所述第三数据;工控机通过高速串行计算机扩展总线接口与所述数据存储器通信连接,用于获取所述第三数据。
第四方面,本发明实施例提供了一种并行读操作控制方法,包括:现场可编辑逻辑门阵列的控制寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位;所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第二通道使能信号、所述读操作控制信号以及所述第二目标地址位,读取所述串行外设接口通信连接的外设设备,所述第二通道使能信号对应通道的第二目标地址位的第三数据,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;所述现场可编辑逻辑门阵列的数据存储器从所述串行外设接口模块获取所述第三数据;工控机通过高速串行计算机扩展总线接口从所述数据存储器获取所述第三数据。
在本实施例中,即串行外设接口模块包括M×N个通道,控制寄存器通过高速串行计算机扩展总线接口与工控机通信连接,从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块包括的M个串行外设接口便可以基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据。上述过程并行完成多通道串行外设接口模块快速写操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题。
附图说明
图1为现有技术中的一种并行串行外设接口的控制系统的结构示意图;
图2为本发明实施例提供的一种并行串行外设接口写操作控制系统的结构示意图;
图3为本发明实施例提供的另一种并行串行外设接口写操作控制系统的结构示意图;
图4为本发明实施例提供的又一种并行串行外设接口写操作控制系统的结构示意图;
图5本发明实施例提供的又一种并行串行外设接口写操作控制系统的结构示意图;
图6本发明实施例提供的又一种并行串行外设接口写操作控制系统的结构示意图;
图7为本发明实施例提供的一种并行串行外设接口写操作控制方法流程图;
图8为本发明实施例提供的另一种并行串行外设接口写操作控制方法流程图;
图9为本发明实施例提供的又一种并行串行外设接口写操作控制方法流程图;
图10为本发明实施例提供的一种并行串行外设接口读操作系统的结构示意图;
图11为本发明实施例提供的又一种并行串行外设接口读操作系统的结构示意图;
图12为本发明实施例提供的一种并行串行外设接口读操作控制方法流程图;
图13为本发明实施例提供的另一种并行串行外设接口写操作控制方法流程图;
图14为本发明实施例提供的又一种并行串行外设接口读操作控制方法流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种并行串行外设接口写操作控制系统的结构示意图,参见图2,该并行串行外设接口写操作控制系统包括:现场可编辑逻辑门阵列100,现场可编辑逻辑门阵列100包括控制寄存器101以及串行外设接口模块102,其中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,用于从工控机200获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;串行外设接口模块102与控制寄存器101通信连接,基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口1020通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据。具体的,在本实施例中,现场可编辑逻辑门阵列(Field Programmable Gate Array,FPGA),FPGA器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。在本实施例中,通过FPGA可以搭建出控制寄存器101以及串行外设接口模块102。在本实施例中,与每一串行外设接口1020通信连接的外设设备可以是芯片,那么本实施例的技术方案工控机200便可以对M个芯片,M×N个通道完成并行写操作。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,从工控机200获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块102包括的M个串行外设接口1020便可以基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口1020通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据。上述过程并行完成多通道串行外设接口模块快速写操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速写操作的控制系统。
可选地,在上述技术方案的基础上,参见图3,控制寄存器101包括通道使能寄存器1010、数据掩码寄存器1011以及写寄存器1012;通道使能寄存器1010通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取第一通道使能信号;串行外设接口模块102与通道使能寄存器1010通信连接,用于获取第一通道使能信号;数据掩码寄存器1011通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取写操作目标数据;写寄存器1012通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取写操作控制信号以及第一目标地址位;写寄存器1012与数据掩码寄存器通信连接,用于获取写操作目标数据;串行外设接口模块与写寄存器通信连接,用于获取写操作控制信号、第一目标地址位以及写操作目标数据。示例性的,当M等于90,N等于4时,串行外设接口模块102包括360个通道。参见图4、图5和图6,通道使能寄存器1010包含360个比特(bit),即第一通道使能信号,每个bit对应1个通道;写寄存器1012,包含29个bit,其中,高13个bit是控制和地址bit,即写操作控制信号以及第一目标地址位,低16个bit是数据bit,即写操作目标数据;数据掩码寄存器1011包含16个bit,对应写寄存器1012的数据bit。
本实施例的技术方案,工控机200发送第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,通道使能寄存器1010通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取第一通道使能信号;串行外设接口模块102与通道使能寄存器1010通信连接,用于获取第一通道使能信号;数据掩码寄存器1011通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取写操作目标数据;写寄存器1012通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取写操作控制信号以及第一目标地址位;写寄存器1012与数据掩码寄存器通信连接,用于获取写操作目标数据;串行外设接口模块与写寄存器通信连接,用于获取写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据,以实现多通道串行外设接口模块并行快速写操作的控制系统,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速写操作的控制系统。
基于同一发明构思,本发明实施例还提供了一种并行串行外设接口写操作控制方法流程图,参见图7,该方法包括如下步骤:步骤110、现场可编辑逻辑门阵列的控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据。步骤120、现场可编辑逻辑门阵列的串行外设接口模块,基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据,其中,串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,从工控机200获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块102包括的M个串行外设接口1020便可以基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口1020通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据,上述过程并行完成多通道串行外设接口模块快速写操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速写操作的控制系统。
可选地,在上述技术方案的基础上,参见图8,步骤110、现场可编辑逻辑门阵列的控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据包括:
步骤1101、控制寄存器的通道使能寄存器从工控机,获取第一通道使能信号。步骤1102、控制寄存器的数据掩码寄存器从工控机,获取写操作目标数据。步骤1103、写寄存器从工控机,获取写操作控制信号以及第一目标地址位。步骤1104、写寄存器与数据掩码寄存器,获取写操作目标数据。
本实施例的技术方案,本实施例的技术方案,工控机200发送第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据,通道使能寄存器1010通过高速串行计算机扩展总线接口103从工控机200获取第一通道使能信号;串行外设接口模块102从通道使能寄存器1010获取第一通道使能信号;数据掩码寄存器1011通过高速串行计算机扩展总线接口103从工控机200获取写操作目标数据;写寄存器1012通过高速串行计算机扩展总线接口103从工控机200通信连接,获取写操作控制信号以及第一目标地址位;写寄存器1012从数据掩码寄存器1011获取写操作目标数据;串行外设接口模块从写寄存器获取写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据,以实现多通道串行外设接口模块并行快速写操作的控制系统,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速写操作的控制系统。
可选地,在上述技术方案的基础上,参见图9,步骤120现场可编辑逻辑门阵列的串行外设接口模块,基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据之前还包括:步骤1105、串行外设接口模块从通道使能寄存器,获取第一通道使能信号。步骤1106、串行外设接口模块从写寄存器,获取写操作控制信号、第一目标地址位以及写操作目标数据。
本实施例中的技术方案,串行外设接口模块102从通道使能寄存器1010获取第一通道使能信号;串行外设接口模块102从写寄存器1012获取写操作控制信号、第一目标地址位以及写操作目标数据,串行外设接口模块102基于第一通道使能信号、写操作控制信号以及第一目标地址位,读取与每一串行外设接口通信连接的外设设备,将第一通道使能信号对应通道的第一目标地址位的第一数据,更新为第二数据写入外设设备,第二数据包括写操作目标数据,以实现多通道串行外设接口模块并行快速写操作的控制系统,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的写操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速写操作的控制系统。
基于同一发明构思,本发明实施例还提供了并行串行外设接口读操作控制系统的结构示意图,参见图10,该系统包括:现场可编辑逻辑门阵列100,现场可编辑逻辑门阵列100包括控制寄存器101、数据存储器104以及串行外设接口模块102,其中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,用于从工控机200获取第二通道使能信号、读操作控制信号以及第二目标地址位;串行外设接口模块102与控制寄存器101通信连接,基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。
在本实施例中,与每一串行外设接口1020通信连接的外设设备可以是芯片,那么本实施例的技术方案工控机200便可以对M个芯片,M×N个通道完成并行读操作。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第二通道使能信号、读操作控制信号以及第二目标地址位,控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,从工控机200获取第二通道使能信号、读操作控制信号以及第二目标地址位,串行外设接口模块102包括的M个串行外设接口1020便可以基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。上述过程并行完成多通道串行外设接口模块快速读操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的读操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速读操作的控制系统。
可选地,在上述技术方案的基础上,参见图11,控制寄存器101包括通道使能寄存器1010以及读寄存器1013;通道使能寄存器1010通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取第二通道使能信号;串行外设接口模块102与通道使能寄存器1010用于获取第二通道使能信号;读寄存器1013通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取读操作控制信号以及第二目标地址位;串行外设接口模块102与读寄存器1013通信连接,用于获取读操作控制信号以及第二目标地址位。
示例性的,当M等于90,N等于4时,串行外设接口模块102包括360个通道。参见图4、图5和图6,通道使能寄存器1010包含360个比特(bit),即第二通道使能信号,每个bit对应1个通道;读寄存器1013,包含29个bit,其中,高13个bit是控制和地址bit,即读操作控制信号以及第二目标地址位,低16个bit是数据bit。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第二通道使能信号、读操作控制信号以及第二目标地址位,通道使能寄存器1010通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取第二通道使能信号;串行外设接口模块102与通道使能寄存器1010用于获取第二通道使能信号;读寄存器1013通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取读操作控制信号以及第二目标地址位;串行外设接口模块102与读寄存器1013通信连接,用于获取读操作控制信号以及第二目标地址位。串行外设接口模块102包括的M个串行外设接口1020便可以基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。上述过程并行完成多通道串行外设接口模块快速读操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的读操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速读操作的控制系统。
基于同一发明构思,本发明实施例还提供了一种并行读操作控制方法的流程图,参见图12,该方法包括:步骤210、现场可编辑逻辑门阵列的控制寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位。步骤220、现场可编辑逻辑门阵列的串行外设接口模块,基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据,其中,串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4。步骤230、现场可编辑逻辑门阵列的数据存储器从串行外设接口模块获取第三数据。步骤240、工控机通过高速串行计算机扩展总线接口从数据存储器获取第三数据。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第二通道使能信号、读操作控制信号以及第二目标地址位,控制寄存器101通过高速串行计算机扩展总线接口103与工控机200通信连接,从工控机200获取第二通道使能信号、读操作控制信号以及第二目标地址位,串行外设接口模块102包括的M个串行外设接口1020便可以基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。上述过程并行完成多通道串行外设接口模块快速读操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的读操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速读操作的控制系统。
可选地,在上述技术方案的基础上,参见图13,步骤210现场可编辑逻辑门阵列的控制寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位包括:步骤2101、控制寄存器的通道使能寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号。步骤2102、控制寄存器的读寄存器通过高速串行计算机扩展总线接口从工控机获取读操作控制信号以及第二目标地址位。
在本实施例中,串行外设接口模块102包括M个串行外设接口1020,每一串行外设接口1020包括N个通道,即串行外设接口模块102包括M×N个通道,工控机200发送第二通道使能信号、读操作控制信号以及第二目标地址位,通道使能寄存器1010通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取第二通道使能信号;串行外设接口模块102与通道使能寄存器1010用于获取第二通道使能信号;读寄存器1013通过高速串行计算机扩展总线接口103与工控机200通信连接,用于获取读操作控制信号以及第二目标地址位;串行外设接口模块102与读寄存器1013通信连接,用于获取读操作控制信号以及第二目标地址位。串行外设接口模块102包括的M个串行外设接口1020便可以基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。上述过程并行完成多通道串行外设接口模块快速读操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的读操作的效率的技术问题,实现了一种可以实现多路串行外设接口快速读操作的控制系统。
可选地,在上述技术方案的基础上,参见图14,步骤220现场可编辑逻辑门阵列的串行外设接口模块,基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据之前还包括:步骤2103、串行外设接口模块从控制寄存器的通道使能寄存器获取第二通道使能信号。步骤2104、串行外设接口模块从控制寄存器的读寄存器通信连接,获取读操作控制信号以及第二目标地址位。
本实施例中的技术方案,串行外设接口模块102从控制寄存器101的通道使能寄存器1010用于获取第二通道使能信号。串行外设接口模块102从控制寄存器101的读寄存器1013通信连接,获取读操作控制信号以及第二目标地址位。串行外设接口模块102包括的M个串行外设接口1020便可以基于第二通道使能信号、读操作控制信号以及第二目标地址位,读取串行外设接口通信连接的外设设备,第二通道使能信号对应通道的第二目标地址位的第三数据;数据存储器104与串行外设接口模块102通信连接,用于获取第三数据;工控机200通过高速串行计算机扩展总线接口103与数据存储器104通信连接,用于获取第三数据。上述过程并行完成多通道串行外设接口模块快速读操作,解决了现有技术中,主对多从中,当串行外设接口通道数量上百后,工控机到现场可编辑逻辑门阵列的控制效率直接影响整个系统的读操作的效率的技术问题。
基于同一发明构思,本发明实施例还提供了一种并行读写操作控制系统,包括上述技术方案中任意所述的并行串行外设接口读写操作控制系统和上述技术方案中任意的并行串行外设接口读写操作控制系统。上述技术方案实现了多路串行外设接口快速读写操作的控制系统。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种并行写操作控制系统,其特征在于,包括:
现场可编辑逻辑门阵列,所述现场可编辑逻辑门阵列包括控制寄存器以及串行外设接口模块,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;其中,所述控制寄存器以及串行外设接口模块是通过所述现场可编辑逻辑门阵列搭建出的;
所述控制寄存器通过高速串行计算机扩展总线接口与工控机通信连接,用于从所述工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;
所述串行外设接口模块与所述控制寄存器通信连接,基于所述第一通道使能信号、所述写操作控制信号以及所述第一目标地址位,读取与每一所述串行外设接口通信连接的外设设备,将所述第一通道使能信号对应通道的所述第一目标地址位的第一数据,更新为第二数据写入所述外设设备,所述第二数据包括所述写操作目标数据。
2.根据权利要求1所述的并行写操作控制系统,其特征在于,所述控制寄存器包括通道使能寄存器、数据掩码寄存器以及写寄存器;
所述通道使能寄存器通过所述高速串行计算机扩展总线接口与所述工控机通信连接,用于获取第一通道使能信号;
所述串行外设接口模块与所述通道使能寄存器通信连接,用于获取所述第一通道使能信号;
所述数据掩码寄存器通过所述高速串行计算机扩展总线接口与所述工控机通信连接,用于获取写操作目标数据;
所述写寄存器通过所述高速串行计算机扩展总线接口与所述工控机通信连接,用于获取写操作控制信号以及第一目标地址位;
所述写寄存器与所述数据掩码寄存器通信连接,用于获取所述写操作目标数据;
所述串行外设接口模块与所述写寄存器通信连接,用于获取所述写操作控制信号、所述第一目标地址位以及所述写操作目标数据。
3.一种并行写操作控制方法,其特征在于,包括:
现场可编辑逻辑门阵列的控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据;
所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第一通道使能信号、所述写操作控制信号以及所述第一目标地址位,读取与每一所述串行外设接口通信连接的外设设备,将所述第一通道使能信号对应通道的所述第一目标地址位的第一数据,更新为第二数据写入所述外设设备,所述第二数据包括所述写操作目标数据,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;
其中,所述控制寄存器以及串行外设接口模块是通过所述现场可编辑逻辑门阵列搭建出的。
4.根据权利要求3所述的并行写操作控制方法,其特征在于,现场可编辑逻辑门阵列的控制寄存器从工控机获取第一通道使能信号、写操作控制信号、第一目标地址位以及写操作目标数据包括:
所述控制寄存器的通道使能寄存器从所述工控机,获取第一通道使能信号;
所述控制寄存器的数据掩码寄存器从所述工控机,获取写操作目标数据;
所述控制寄存器的写寄存器从所述工控机,获取写操作控制信号以及第一目标地址位;
所述写寄存器与所述数据掩码寄存器,获取所述写操作目标数据。
5.根据权利要求4所述的并行写操作控制方法,其特征在于,所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第一通道使能信号、所述写操作控制信号以及所述第一目标地址位,读取与每一所述串行外设接口通信连接的外设设备,将所述第一通道使能信号对应通道的所述第一目标地址位的第一数据,更新为第二数据写入所述外设设备,所述第二数据包括所述写操作目标数据之前还包括:
所述串行外设接口模块从所述通道使能寄存器,获取所述第一通道使能信号;
所述串行外设接口模块从所述写寄存器,获取所述写操作控制信号、所述第一目标地址位以及所述写操作目标数据。
6.一种并行读操作控制系统,其特征在于,包括:
现场可编辑逻辑门阵列,所述现场可编辑逻辑门阵列包括控制寄存器、数据存储器以及串行外设接口模块,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;其中,所述控制寄存器以及串行外设接口模块是通过所述现场可编辑逻辑门阵列搭建出的;
所述控制寄存器通过高速串行计算机扩展总线接口与工控机通信连接,用于从所述工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位;
所述串行外设接口模块与所述控制寄存器通信连接,基于所述第二通道使能信号、所述读操作控制信号以及所述第二目标地址位,读取所述串行外设接口通信连接的外设设备,所述第二通道使能信号对应通道的第二目标地址位的第三数据;
所述数据存储器与所述串行外设接口模块通信连接,用于获取所述第三数据;
工控机通过高速串行计算机扩展总线接口与所述数据存储器通信连接,用于获取所述第三数据。
7.根据权利要求6所述的并行读操作控制系统,其特征在于,所述控制寄存器包括通道使能寄存器以及读寄存器;
所述通道使能寄存器通过所述高速串行计算机扩展总线接口与所述工控机通信连接,用于获取第二通道使能信号;
所述串行外设接口模块与所述通道使能寄存器通信连接,用于获取第二通道使能信号;
所述读寄存器通过所述高速串行计算机扩展总线接口与所述工控机通信连接,用于获取读操作控制信号以及第二目标地址位;
所述串行外设接口模块与所述读寄存器通信连接,用于获取所述读操作控制信号以及所述第二目标地址位。
8.一种并行读操作控制方法,其特征在于,包括:
现场可编辑逻辑门阵列的控制寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位;
所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第二通道使能信号、所述读操作控制信号以及所述第二目标地址位,读取所述串行外设接口通信连接的外设设备,所述第二通道使能信号对应通道的第二目标地址位的第三数据,其中,所述串行外设接口模块包括M个串行外设接口,每一串行外设接口包括N个通道,其中M大于或等于1,且小于或等于90,N大于或等于1,且小于或等于4;
所述现场可编辑逻辑门阵列的数据存储器从所述串行外设接口模块获取所述第三数据;
工控机通过高速串行计算机扩展总线接口从所述数据存储器获取所述第三数据;
其中,所述控制寄存器以及串行外设接口模块是通过所述现场可编辑逻辑门阵列搭建出的。
9.根据权利要求8所述的并行读操作控制方法,其特征在于,现场可编辑逻辑门阵列的控制寄存器通过高速串行计算机扩展总线接口从所述工控机获取第二通道使能信号、读操作控制信号以及第二目标地址位包括:
所述控制寄存器的通道使能寄存器通过高速串行计算机扩展总线接口从工控机获取第二通道使能信号;
所述控制寄存器的读寄存器通过所述高速串行计算机扩展总线接口从所述工控机获取读操作控制信号以及第二目标地址位。
10.根据权利要求9所述的并行读操作控制方法,其特征在于,所述现场可编辑逻辑门阵列的串行外设接口模块,基于所述第二通道使能信号、所述读操作控制信号以及所述第二目标地址位,读取所述串行外设接口通信连接的外设设备,所述第二通道使能信号对应通道的第二目标地址位的第三数据之前还包括:
所述串行外设接口模块从所述通道使能寄存器获取第二通道使能信号;
所述串行外设接口模块从所述读寄存器,获取所述读操作控制信号以及所述第二目标地址位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102222.XA CN111309665B (zh) | 2020-02-19 | 2020-02-19 | 并行写操作、读操作控制系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102222.XA CN111309665B (zh) | 2020-02-19 | 2020-02-19 | 并行写操作、读操作控制系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111309665A CN111309665A (zh) | 2020-06-19 |
CN111309665B true CN111309665B (zh) | 2024-01-02 |
Family
ID=71149214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010102222.XA Active CN111309665B (zh) | 2020-02-19 | 2020-02-19 | 并行写操作、读操作控制系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111309665B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111953333B (zh) * | 2020-07-30 | 2023-09-29 | 苏州大学 | 阵列式mems传感器spi并行数据采集电路及传感系统 |
CN114791892B (zh) * | 2021-01-25 | 2024-08-06 | 京东方科技集团股份有限公司 | 一种数据传输方法和装置 |
CN113703843B (zh) * | 2021-09-24 | 2024-04-12 | 中国人民解放军军事科学院军事医学研究院 | 一种寄存器数据处理方法、装置及存储器 |
CN116700795B (zh) * | 2023-08-01 | 2023-12-01 | 广州中基国威电子科技有限公司 | 一种位操作控制系统及控制方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558332A (zh) * | 2004-01-18 | 2004-12-29 | 中兴通讯股份有限公司 | 一种实现自动读写内部集成电路设备的装置和方法 |
CN102023956A (zh) * | 2009-09-23 | 2011-04-20 | 上海摩波彼克半导体有限公司 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
CN103714024A (zh) * | 2013-12-18 | 2014-04-09 | 国核自仪系统工程有限公司 | 一种基于SoC FPGA的多串口并行处理架构 |
CN107015927A (zh) * | 2017-05-24 | 2017-08-04 | 南京典格通信科技有限公司 | 一种基于SoC支持多个SPI接口标准组的装置 |
CN107436851A (zh) * | 2016-05-26 | 2017-12-05 | 北京联合大学 | 串行外设接口四线隔离系统及其控制方法 |
CN208128284U (zh) * | 2018-04-24 | 2018-11-20 | 珠海欧比特宇航科技股份有限公司 | 一种基于s698pm的以太网转多路同步串口接口通讯设备 |
CN110781117A (zh) * | 2019-09-12 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种基于fpga的spi扩展总线接口以及片上系统 |
-
2020
- 2020-02-19 CN CN202010102222.XA patent/CN111309665B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1558332A (zh) * | 2004-01-18 | 2004-12-29 | 中兴通讯股份有限公司 | 一种实现自动读写内部集成电路设备的装置和方法 |
CN102023956A (zh) * | 2009-09-23 | 2011-04-20 | 上海摩波彼克半导体有限公司 | 集成电路芯片中串行外设从器件接口结构及数据读写方法 |
CN103714024A (zh) * | 2013-12-18 | 2014-04-09 | 国核自仪系统工程有限公司 | 一种基于SoC FPGA的多串口并行处理架构 |
CN107436851A (zh) * | 2016-05-26 | 2017-12-05 | 北京联合大学 | 串行外设接口四线隔离系统及其控制方法 |
CN107015927A (zh) * | 2017-05-24 | 2017-08-04 | 南京典格通信科技有限公司 | 一种基于SoC支持多个SPI接口标准组的装置 |
CN208128284U (zh) * | 2018-04-24 | 2018-11-20 | 珠海欧比特宇航科技股份有限公司 | 一种基于s698pm的以太网转多路同步串口接口通讯设备 |
CN110781117A (zh) * | 2019-09-12 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种基于fpga的spi扩展总线接口以及片上系统 |
Also Published As
Publication number | Publication date |
---|---|
CN111309665A (zh) | 2020-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111309665B (zh) | 并行写操作、读操作控制系统及方法 | |
CN107015928B (zh) | 用以切换多个接口的系统及其方法及用以切换总线的系统 | |
CN100418079C (zh) | 具有平行加速模式的串行外围接口存储元件 | |
US10210914B2 (en) | Programmable logic accelerator in system on chip | |
CN112035381B (zh) | 一种存储系统及存储数据处理方法 | |
CN109359073B (zh) | 一种基于spi总线的设备间通信方法及装置 | |
JP2007011788A (ja) | メモリカード及びそのホスト機器 | |
CN114443529A (zh) | 内存直接访问架构、系统、方法、电子设备和介质 | |
JPH02154177A (ja) | 複数個の異なった機能ブロックを有する単一のチップにテストを行なうためのモジュールのテスト構造 | |
CN110597745A (zh) | 一种交换机系统多主多从i2c通信实现方法和装置 | |
WO2016095435A1 (zh) | 一种多芯片级联的方法、芯片和装置、存储介质 | |
CN111816627B (zh) | 一种存储封装芯片及其引脚复用方法 | |
CN106598886B (zh) | I/o总线共享存储器系统 | |
WO2017148221A1 (zh) | 串行外设接口的传输控制方法、装置及系统 | |
CN113722261A (zh) | Spi扩展片选数目和增强读写响应时间灵活性的方法 | |
CN110781130A (zh) | 一种片上系统 | |
CN103198854B (zh) | FPGA中具有多种写入模式的Block RAM | |
CN214540759U (zh) | Fpga芯片及电子系统 | |
US11093434B2 (en) | Communication system and operation method | |
JPH1174360A (ja) | 半導体論理回路装置 | |
CN102521180A (zh) | 一种多通道实时直读存储器结构 | |
CN112000602A (zh) | 一种扩展cpld器件io口的方法 | |
CN114747143A (zh) | 可编程设备配置存储器系统 | |
CN110928813A (zh) | 一种基于双spi输出低频同步信号的系统及其方法 | |
US20140229641A1 (en) | Method and apparatus for latency reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |