CN116700795B - 一种位操作控制系统及控制方法 - Google Patents

Abstract

本发明公开了一种位操作控制系统及控制方法，所述位操作控制系统包括：处理器、控制电路以及目标寄存器；所述处理器通过一根数据总线与所述控制电路连接，所述控制电路与所述目标寄存器连接，所述目标寄存器与所述控制电路连接。本发明通过将控制电路设置在支持位操作的设备中，并以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据，从而实现通过一条数据总线写入指令即可完成多位数据位操作处理，不浪费指令空间，且单周期即可完成位处理，实时性得到保证。

Description

一种位操作控制系统及控制方法

技术领域

本发明涉及电子信息技术领域，尤其涉及的是一种位操作控制系统及控制方法。

背景技术

现有技术中对于位操作的处理，可以从两方面进行操作，一方面采用进阶精简指令集机器（Advanced RISC Machines，ARM）位带技术，但是ARM位带技术每次只能对1位数据进行原子操作，且操作范围被限制在特定的地址区间，处理多位位操作效率低下且不够灵活。

另一方面采用软件位操作，但是软件位操作从读取，位处理到写回需要占用多条指令浪费指令空间，并需要多个时钟周期完成位操作，更有可能被系统中断程序阻塞，欠缺实时性。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种位操作控制系统及控制方法，以解决现有技术中位操作系统操作效率低，灵活性差以及欠缺实时性的问题。

本发明的技术方案如下：

一种位操作控制系统，包括：处理器、控制电路以及目标寄存器；

所述处理器通过一根数据总线与所述控制电路连接，用于输出数据信号以及控制信号；

所述控制电路与所述目标寄存器连接，用于根据控制信号以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据；

所述目标寄存器与所述控制电路连接，用于根据使能信号写入数据。

本发明的进一步设置，所述数据信号的位宽为所述目标寄存器的两倍。

本发明的进一步设置，所述目标寄存器的位数为八位、十六位、三十二位或六十四位。

本发明的进一步设置，所述数据总线为AHB总线。

本发明的进一步设置，所述控制电路包括字节控制单元，第一与门、第一或门、第二与门以及第一选择器；

所述控制信号包括地址信号以及传输控制信号；

所述字节控制单元接入地址信号以及传输控制信号，并根据地址信号以及传输控制信号输出字节位控制信号；

所述第一与门的输入端接入传输控制信号，其中，所述第一与门的第一输入端以及第三输入端为低电平有效；

所述第一或门的输入端接入高位数据位；

所述第二与门的输入端分别与所述第一与门的输出端以及所述第一或门的输出端连接；

所述第一选择器的置一输入端接入高位数据位，并与所述第二与门的输出端连接，所述第一选择器的置零输入端接入字节位控制信号，所述第一选择器的输出端输出使能信号。

本发明的进一步设置，所述第一选择器设为多个，多个所述第一选择器一一对应接入高位数据位。

本发明的进一步设置，所述数据总线为APB总线。

本发明的进一步设置，所述控制电路包括第三与门、第二或门、第四与门以及第二选择器；

所述第三与门的输入端接入控制信号；

所述或门的输入端接入高位数据位；

所述第四与门的输入端分别与所述第四与门的输出端以及所述第二或门的输出端连接；

所述第二选择器的置一端接入高位数据位，并与所述第四与门的输出端连接，所述选择器的置零端接入控制信号，所述第二选择器的输出端输出使能信号。

本发明的进一步设置，所述第二选择器设为多个，多个所述第二选择器一一对应接入高位数据位。

本发明还提供一种用于如上所述的位操作控制系统的位操作控制方法，包括：

通过处理器输出数据信号以及控制信号；

通过控制电路根据控制信号以数据信号的高位数据位作为目标寄存器的使能信号，以数据信号的低位数据位作为目标寄存器的写入数据；

通过目标寄存器根据使能信号写入数据。

本发明提供的一种位操作控制系统及控制方法，所述位操作控制系统包括：处理器、控制电路以及目标寄存器；所述处理器通过一根数据总线与所述控制电路连接，用于输出数据信号以及控制信号；所述控制电路与所述目标寄存器连接，用于根据控制信号以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据；所述目标寄存器与所述控制电路连接，用于根据使能信号写入数据。本发明通过将控制电路设置在支持位操作的设备中，并以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据，从而限制设备的最大数据位宽为数据总线位宽的一半，使数据总线上其他不支持位操作的设备并无数据位宽限制，且ARM总线规范定义的访问时序也不受任何限制，并且支持多位数据同时进行位操作处理，且不受地址空间限制，进而实现通过一条数据总线写入指令即可完成多位数据位操作处理，不浪费指令空间，且单周期即可完成位处理，实时性得到保证。

附图说明

为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是现有技术中ARM位带技术映射图。

图2是本发明中位操作系统的结构图。

图3是本发明中位操作系统中采用AHB总线的结构图。

图4是本发明中采用AHB总线的控制电路图。

图5是本发明中位操作系统中采用APB总线的结构图。

图6是本发明中用APB总线的控制电路图。

图7是本发明中位操作控制方法的流程图。

具体实施方式

本发明提供一种位操作控制系统及控制方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。 应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

经过发明人发现，对于目前所应用的技术方案，如ARM位带技术：在ARM内核处理器中实现了位带操作技术，并在两个区中支持了该功能。其中一个是静态随机存取存储器（Static Random-Access Memory，SRAM） 区的最低1MB 范围，第二个则是片内外设区的最低1MB 范围。这两个区中的地址除了可以像普通的RAM 一样使用外，它们还都有自己的“位带别名区”，位带别名区把每个比特膨胀成一个32 位的字。当通过位带别名区访问这些字时，就可以达到访问原始比特的目的。具体参照图1，通过位带别名区对位带区进行位操作控制，一个位带别名区地址对应一位位带区数据，位操作效率低，且有地址区域限制。

再如软件位操作：软件位操作是通过软件指令预先读取总线设备的数据，再通过按位“与”，按位“或”，按位“异或”等指令对读取的数据进行位处理，最后将处理完成的数据写回总线设备，从而实现对多位数据同时进行位操作处理。软件位操作需要占用多条指令周期完成，并根据位操作的数值，可能需要多种位操作协同处理。

请同时参阅图2至图6，本发明提供了一种位操作控制系统的较佳实施例。

如图2所示，本发明提供的一种位操作控制系统包括处理器100、控制电路200以及目标寄存器300；所述处理器100通过一根数据总线与所述控制电路200连接，用于输出数据信号以及控制信号；所述控制电路200与所述目标寄存器300连接，用于根据控制信号以数据信号的高位数据位作为所述目标寄存器300的使能信号，以数据信号的低位数据位作为所述目标寄存器300的写入数据；所述目标寄存器300与所述控制电路200连接，用于根据使能信号写入数据。

具体地，在嵌入式系统中，存在不支持位操作的设备以及支持位操作的设备，可以理解的是，在嵌入式系统不支持位操作的设备中，一方面有些设备或者寄存器仅有数据存储功能或只读，并无位操作需求；另一方面有些设备或者寄存器用于控制或驱动电路，需要通过位操作单独控制，如果对这类设备进行软件位操作，可能需要占用多条指令周期，实时性差。因此，通过将控制电路200设置在支持位操作的设备中，即可实现单次写入操作，对任意多位数据进行位操作，并且对不支持位操作的设备无需任何限制，依然能保留原有的访问功能。

同时所述控制电路200对所述数据总线传输过来的数据信号以及控制信号进行解析，将所述数据信号对半划分为高位数据位以及低位数据位，以高位数据位作为产生目标寄存器300的写入使能位，以低位数据位作为产生目标寄存器300的写入数据，以进行位操作控制，在高位数据位的数值为0时，禁止位操作功能，保持目标寄存器300的“字节”，“半字”和“字”普通访问类型。在高位数据位的数值不为0时，使能位操作功能，根据低位数据位对应向所述目标寄存器300写入数据。从而实现仅通过一条数据总线写入指令即可完成多位数据位操作处理，不浪费指令空间，且单周期即可完成位处理，实时性得到保证。

需要说明的是，低位数据位的位宽取决于所述目标寄存器300的位宽，所述低位数据位的位宽等于所述目标寄存器300的位宽，所述数据信号的位宽为所述目标寄存器300的两倍。例如，所述数据总线的位宽为N，所述数据信号的位宽为N，所述低位数据位的位宽为N/2,所述目标寄存器300的位宽为N/2。其中，N为正整数。

在一种实施例中，所述目标寄存器300的位数为8位、16位、32或64位。

在一种实施例中，所述数据总线为AHB总线，即高级高性能总线，是一种系统总线，主要用于高性能模块之间的连接。AHB 系统由主模块、从模块和基础结构三部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。

具体地，如图3所示，在AHB总线中控制信号分为传输控制信号以及地址信号，地址信号为字节地址，地址线每变化一条，就对应这一个字节的地址。即控制每一个字节的数据输出。传输控制信号用于控制传输字节的大小，即控制每一次地址递增的个数。

在一种实施例中，如图4所示，所述控制电路200包括字节控制单元210，第一与门Y1、第一或门H1、第二与门Y2以及第一选择器X1；所述控制信号包括地址信号以及传输控制信号；所述字节控制单元210接入地址信号以及传输控制信号，并根据地址信号以及传输控制信号输出字节位控制信号；所述第一与门Y1的输入端接入传输控制信号，其中，所述第一与门Y1的第一输入端以及第三输入端为低电平有效；所述第一或门H1的输入端接入高位数据位；所述第二与门Y2的输入端分别与所述第一与门Y1的输出端以及所述第一或门H1的输出端连接；所述第一选择器X1的置一输入端接入高位数据位，并与所述第二与门Y2的输出端连接，所述第一选择器X1的置零输入端接入字节位控制信号，所述第一选择器X1的输出端输出使能信号。其中，所述第一选择器X1设为多个，多个所述第一选择器X1一一对应接入高位数据位。

具体应用本方案时，请参阅图3以及图4，以32位位宽的AHB总线为例，目标寄存器300的最大数据位宽为16位。需要说明是，在AHB总线中，数据信号为HWDATA，控制信号为HSIZE，地址信号为HADDR。

在“字”写入操作且数据信号HWDATA的高16位数值非0时，即高位数据位数值非0时，使能位操作功能,利用高位数据位产生目标设备的写入使能位，低位数据位（数据信号HWDATA的低16位）作为产生目标设备的写入数据。

若数据信号HWDATA的第16位数据为1，即高位数据位[16]为1时，则写入使能目标寄存器300的第0位数据位；若数据信号HWDATA的第17位数据为1，即高位数据位[17]为1时，则写入使能目标寄存器300的第1位数据；以此类推，若数据信号HWDATA的第31位数据为1时，即高位数据位[31]为1时，则写入使能目标寄存器300的第15位数据。当传输控制信号HSIZE访问类型为“字节”、“半字”、或 “字”，但数据信号HWDATA的高16位数值为0时，即高位数据位的数值为0时，禁止位操作功能，保持目标寄存器300的“字节”，“半字”和“字”普通访问类型。

其中，AHB总线位操作控制真值表如下所示：

在一种实施例中，所述数据总线为APB总线，即高级外围总线，一种外围总线， APB总线主要用于低带宽的周边外设之间的连接。

具体地，如图5所示，所述处理器100为APB桥控制器110，所述APB桥控制器110通过APB总线将数据信号以及控制信号传输至控制电路200，以对所述目标寄存器300后续的使能信号进行控制。

在一种实施例中，如图6所示，所述控制电路200包括第三与门Y3、第二或门H2、第四与门Y4以及第二选择器X2；所述第三与门Y3的输入端接入控制信号；所述第二或门H2的输入端接入高位数据位；所述第四与门Y4的输入端分别与所述第四与门Y4的输出端以及所述第二或门H2的输出端连接；所述第二选择器X2的置一端接入高位数据位，并与所述第四与门Y4的输出端连接，所述第二选择器X2的置零端接入控制信号，所述第二选择器X2的输出端输出使能信号。其中，所述第二选择器X2设为多个，多个所述第二选择器X2一一对应接入高位数据位。

具体应用本方案时，请参照图5及图6，以32位位宽的APB总线为例，目标设备的最大数据位宽为16位。需要说明的是，在APB总线中，控制信号为PSTRB，数据信号为PWDATA，且此时的数据信号PSTRB同时也对第一字节位以及第二字节位进行控制，其中，第一字节位由PSTRB[0]控制，第二字节位由PSTRB[1]控制。

当控制信号PSTRB同时使能4个字节且数据信号PWDATA的高16位数值非0时，即高位数据位的数值非0时，使能位操作功能，利用高位数据位产生目标寄存器300的写入使能位，低位数据位（数据信号PWDATA的低16位）作为产生目标寄存器300的写入数据。

若数据信号PWDATA的第16位数据为1，即高位数据位[16]为1时，则写入使能目标寄存器300的第0位数据位；若数据信号PWDATA的第17位数据为1，即高位数据位[17]为1时，则写入使能目标寄存器300的第1位数据；以此类推，若数据信号PWDATA的第31位数据为1，即高位数据位[31]为1时，则写入使能目标寄存器300的第15位数据。

当控制信号PSTRB只使能1个字节或2个字节，或控制信号PSTRB使能4个字节但高位数据位（数据信号PWDATA的高16位）数值为0时，禁止位操作功能，保持目标设备的“字节”，“半字”和“字”普通访问类型，即输出低位数据位。

其中，APB总线位操作控制真值表如下所示：

基于同样的发明构思，如图7所示，本发明还提供了一种位操作控制方法，包括：

S100、通过处理器输出数据信号以及控制信号。

S200、通过控制电路根据控制信号以数据信号的高位数据位作为目标寄存器的使能信号，以数据信号的低位数据位作为目标寄存器的写入数据。

S300、通过目标寄存器根据使能信号写入数据。

综上所述，本发明所提供的一种位操作控制系统及控制方法，所述位操作控制系统包括：处理器、控制电路以及目标寄存器；所述处理器通过一根数据总线与所述控制电路连接，用于输出数据信号以及控制信号；所述控制电路与所述目标寄存器连接，用于根据控制信号以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据；所述目标寄存器与所述控制电路连接，用于根据使能信号写入数据。本发明通过将控制电路设置在支持位操作的设备中，并以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据，从而限制设备的最大数据位宽为数据总线位宽的一半，使数据总线上其他不支持位操作的设备并无数据位宽限制，且ARM总线规范定义的访问时序也不受任何限制，并且支持多位数据同时进行位操作处理，且不受地址空间限制，进而实现通过一条数据总线写入指令即可完成多位数据位操作处理，不浪费指令空间，且单周期即可完成位处理，实时性得到保证。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (9)

1.一种位操作控制系统，其特征在于，包括：处理器、控制电路以及目标寄存器；

所述处理器通过一根数据总线与所述控制电路连接，用于输出数据信号以及控制信号；

所述控制电路与所述目标寄存器连接，用于根据控制信号以数据信号的高位数据位作为所述目标寄存器的使能信号，以数据信号的低位数据位作为所述目标寄存器的写入数据；

所述目标寄存器与所述控制电路连接，用于根据使能信号写入数据；

所述控制电路包括第三与门、第二或门、第四与门以及第二选择器；

所述第三与门的输入端接入控制信号；

所述第二或门的输入端接入高位数据位；

所述第四与门的输入端分别与所述第三与门的输出端以及所述第二或门的输出端连接；

所述第二选择器的置一端接入高位数据位，并与所述第四与门的输出端连接，所述第二选择器的置零端接入控制信号，所述第二选择器的输出端输出使能信号。

2.根据权利要求 1 所述的位操作控制系统，其特征在于，所述数据信号的位宽为所述目标寄存器的两倍。

3.根据权利要求 1 所述的位操作控制系统，其特征在于，所述目标寄存器的位数为八位、十六位、三十二位或六十四位。

4.根据权利要求 1 所述的位操作控制系统，其特征在于，所述数据总线为 AHB 总线。

5.根据权利要求 4 所述的位操作控制系统，其特征在于，所述控制电路包括字节控制单元，第一与门、第一或门、第二与门以及第一选择器；

所述控制信号包括地址信号以及传输控制信号；

所述字节控制单元接入地址信号以及传输控制信号，并根据地址信号以及传输控制信号输出字节位控制信号；

所述第一与门的输入端接入传输控制信号，其中，所述第一与门的第一输入端以及第三输入端为低电平有效；

所述第一或门的输入端接入高位数据位；

所述第二与门的输入端分别与所述第一与门的输出端以及所述第一或门的输出端连接；

所述第一选择器的置一输入端接入高位数据位，并与所述第二与门的输出端连接，所述第一选择器的置零输入端接入字节位控制信号，所述第一选择器的输出端输出使能信号。

6.根据权利要求 5 所述的位操作控制系统，其特征在于，所述第一选择器设为多个，多个所述第一选择器一一对应接入高位数据位。

7.根据权利要求 1 所述的位操作控制系统，其特征在于，所述数据总线为 APB 总线。

8.根据权利要求 1 所述的位操作控制系统，其特征在于，所述第二选择器设为多个，多个所述第二选择器一一对应接入高位数据位。

9.一种用于权利要求 1-8 任一项所述的位操作控制系统的位操作控制方法，其特征在于，包括：

通过处理器输出数据信号以及控制信号；

通过控制电路根据控制信号以数据信号的高位数据位作为目标寄存器的使能信号，以数据信号的低位数据位作为目标寄存器的写入数据；

通过目标寄存器根据使能信号写入数据。