CN111193970B - 提高pon模块i2c读取速率的方法 - Google Patents

提高pon模块i2c读取速率的方法 Download PDF

Info

Publication number
CN111193970B
CN111193970B CN201911275085.3A CN201911275085A CN111193970B CN 111193970 B CN111193970 B CN 111193970B CN 201911275085 A CN201911275085 A CN 201911275085A CN 111193970 B CN111193970 B CN 111193970B
Authority
CN
China
Prior art keywords
cpld
data
register
spi
pon module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911275085.3A
Other languages
English (en)
Other versions
CN111193970A (zh
Inventor
秦文峰
徐培根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou V Solution Telecommunication Technology Co ltd
Original Assignee
Guangzhou V Solution Telecommunication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou V Solution Telecommunication Technology Co ltd filed Critical Guangzhou V Solution Telecommunication Technology Co ltd
Priority to CN201911275085.3A priority Critical patent/CN111193970B/zh
Publication of CN111193970A publication Critical patent/CN111193970A/zh
Application granted granted Critical
Publication of CN111193970B publication Critical patent/CN111193970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0067—Provisions for optical access or distribution networks, e.g. Gigabit Ethernet Passive Optical Network (GE-PON), ATM-based Passive Optical Network (A-PON), PON-Ring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0079—Operation or maintenance aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种提高PON模块I2C读取速率的方法，涉及网络传输技术领域，其特征在于，包括如下步骤：步骤S1：利用CPLD对多路PON块模进行数据读取并写入寄存器；步骤S2：通过SPI接口读取CPLD中的寄存器。本发明将PON模块按照100ms的间隔提前读到CPLD模块后，再用SPI速率读取，采用32M的SPI速率，且可以实现SPI并行读取多个模块参数大大提高读取速率，从而满足网页快速显示的要求。本发明与传统的方案相比具有更低廉的价格，更多路数，采购也更为方便；SPI的读取速率可以达到32Mbps，同CPLD切换通道通过I2C读取PON模块方案比，使用SPI读取速率更快速，更简便；而且CPLD可以对时钟进行整形，防止时钟边沿在长距离传输后上升沿有一定程度的变缓。

Description

提高PON模块I2C读取速率的方法
技术领域
本发明涉及网络传输技术领域，尤其是涉及一种提高PON模块I2C读取速率的方法。
背景技术
PON是一种典型的无源光纤网络，是指(光配线网中)不含有任何电子器件及电子电源，ODN全部由光分路器(Splitter)等无源器件组成，不需要贵重的有源电子设备。一个无源光网络包括一个安装于中心控制站的光线路终端(OLT)，以及一批配套的安装于用户场所的光网络单元(ONUs)。在OLT与ONU之间的光配线网(ODN)包含了光纤以及无源分光器或者耦合器。
PON系统结构主要由中心局的光线路终端(OLT:Optical Line Terminal)、包含无源光器件的光分配网(ODN:Optical Distribution Network)、用户端的光网络单元/光网络终端(ONU/ONT Optical Network Unit/Optical Network Terminal)组成，其区别为ONT直接位于用户端，而ONU与用户之间还有其它网络(如以太网)以及网元管理系统(EMS)组成，通常采用点到多点的树型拓扑结构。
当CPU需要通过I2C访问多个相同地址的从设备时，需要用到I2C切换芯片。通过先访问I2C切换芯片的地址，然后写寄存器选择选通哪一路I2C，然后和选通的I2C通信。
此类芯片因为选择较少，质量过关的都是国外知名品牌，而且由于用量不是特别巨大，导致其价格比较昂贵，交期不好。如果不使用切换芯片，则需要在CPU出多路的I2C，一般的CPU最多2-3路I2C，对现有的设备而言远远不够。此外，由于通常情况下PON模块I2C通信速率为100KHz，按照I2C切换的读取方式，需要每个模块串行读取，这就需要不断地重复切换通道来实现对某一路PON模块的读取操作，这大大限制了I2C切换读取方式的速率，使得其读取速率远远不能满足网页快速显示的要求。
发明内容
有鉴于此，有必要针对上述的问题，提供一种提高PON模块I2C读取速率的方法，将PON模块按照100ms的间隔提前读到CPLD模块后，再用SPI速率读取，采用32Mbps的SPI速率，大大提高读取速率，从而满足网页快速显示的要求。
为实现上述目的，本发明是根据以下技术方案实现的：
一种提高PON模块I2C读取速率的方法，包括以下步骤：
步骤S1：采用CPLD对多路PON模块进行数据读取并写入寄存器；
步骤S2：通过SPI接口读取CPLD中的寄存器。
进一步地，上述步骤S1具体包括以下步骤：
步骤S101：定义CPLD的逻辑地址，对每路PON模块读取的数据进行寄存器分配，默认PON模块的地址为A0(即10100000)，默认初始情况SDA为输入状态，SCL一直处于输出状态，SCL1，SCL2…SCL(N)由CPLD内部产生，电平检测为SCL的上升沿检测，管脚改为OD门类型；
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2C start，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第8个上升沿，检测SDA电平，此时电平为1时，表示CPLD对PON模块进行读取操作，将读取的数据写入到相应的寄存器中。
进一步地，上述步骤S2具体包括以下步骤：
步骤S201：根据SPI标准协议，CPU通过SPI接口，用片选(CS)信号选中CPLD，此时CPLD就是一个从SPI设备，CPU就会进行下一步操作；
步骤S202：CPU通过访问之前定义好的寄存器映射表相应地址，根据SPI通信原理主从设备移位寄存器数据互换，从而CPU就会得到PON模块的数据。
本发明的优点和积极效果是：
OLT设备下挂的PON模块通过I2C与CPLD连接再通过SPI连接到CPU，因为所有PON模块I2C地址一样，需要用到I2C开关切换芯片，以16端口PON设备为例，需要用到16路I2C，至少需要2颗8路的I2C切换芯片。每颗I2C切换芯片8元左右，4颗成本达到16元。而选用的1片逻辑包含108个GPIO，速率能够达到200M左右，可以做到超过50路I2C，而成本只要1.6美金，几乎只相当于一颗8路开关切换芯片的价格，同传统的方案相比，本方法具有更低廉的价格，更多路数，更快速，采购也更为方便；
通过SPI接口进行数据读取时速率能达到32Mbps，而I2C的速率通常只有100Kbps，相比而然SPI的读取速率要远超I2C读取速率；SPI读取方式不像I2C读取那样，需要不断的重复切换通道来实现某一路PON模块的读取操作，从而使得SPI的读取速率可以达到32Mbps，这是I2C远不能达到的，同CPLD切换通道通过I2C读取PON模块方案比，使用SPI读取速率更快速，更简便。
因为I2C是单端信号，OLT设备板较大，时钟边沿在长距离传输后上升沿有一定程度的变缓，在CPLD产生时钟分出去，这是I2C切换芯片不具备的。对于数据检测，因为从I2C的时钟是经过逻辑处理的，因此可以控制检测点的提前和延后。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的CPLD的信号连接示意图；
图2为本发明的SPI访问CPLD操作步骤图；
图3为本发明的PON模块数据读取操作步骤图；
图4为本发明的一个具体实施方式的原理示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合附图和具体的实施例对本发明的技术方案进行详细说明。需要指出的是，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件，然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下，主机负责产生定时时钟和终止数据传送。
SDA(串行数据线)和SCL(串行时钟线)都是双向I/O线，接口电路为开漏输出，当总线空闲时，两根线都是高电平。发送到SDA线上的每个字节必须为8位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位(MSB)，如果从机要完成一些其他功能后(例如一个内部中断服务程序)才能接收或发送下一个完整的数据字节，可以使时钟线SCL保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。
CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。CPLD主要是由可编程逻辑宏单元(MC，Macro Cell)围绕中心的可编程互连矩阵单元组成。其中MC结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。
SPI是串行外设接口(Serial Peripheral Interface)的缩写，是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议。SPI在发送接口和接收接口都有各自的数据通道和流控状态信息通道，其数据通道和流控状态信息通道是独立的并且是点对点通信，数据是以包的形式发送，根据数据包中的内嵌地址可支持高达256个端口。
SPI是一种高速、高效率的串行接口技术，通常由一个主模块和一个或多个从模块组成，主模块选择一个从模块进行同步通信，从而完成数据的交换。SPI是一个环形结构，通信时需要至少4根线(事实上在单向传输时3根线也可以)，也是所有基于SPI的设备共有的，它们是MISO(主设备数据输入)、MOSI(主设备数据输出)、SCLK(时钟)、CS(片选)。其中，CS是从芯片是否被主芯片选中的控制信号，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，主芯片对此从芯片的操作才有效。这就使在同一条总线上连接多个SPI设备成为可能。
本发明提供了一种提高PON模块I2C读取速率的方法，包括以下步骤：
步骤S1：采用CPLD对多路PON模块进行数据读取并写入寄存器；
步骤S2：通过SPI接口读取CPLD中的寄存器。
进一步地，上述步骤S1具体包括以下步骤：
步骤S101：定义CPLD的逻辑地址，对每路PON模块读取的数据进行寄存器分配，默认PON模块的地址为A0(即10100000)，默认初始情况SDA为输入状态，SCL一直处于输出状态，SCL1，SCL2…SCL(N)由CPLD内部产生，电平检测为SCL的上升沿检测，管脚改为OD门类型；
对每路PON模块读取的数据进行寄存器分配时的映射关系如下(以16路PON模块为例)：
1 2 3 N 16
温度 00 01 02 …… 0F
电压 10 11 12 …… 1F
功率 20 21 22 …… 2F
电流 30 31 32 …… 3F
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2Cstart，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第8个上升沿，检测SDA电平，此时电平为1时，表示CPLD对PON模块进行读取操作，将读取的数据写入到映射好的寄存器中，例如：读取第n路PON模块的温度、电压、功率、电流并分别写入寄存器的(n-1)0、(n-1)1、(n-1)2、(n-1)3；当start信号开始后的第8个上升沿，检测SDA电平，此时电平为0时，表示CPLD对PON模块进行写入操作，将CPLD寄存器的数值写入到PON模块，例如：将CPLD寄存器中的(n-1)0、(n-1)1、(n-1)2、(n-1)3的数值写入到第n路PON模块的温度、电压、功率、电流的地址中，此时，等待下一个start信号，重新恢复初始态并执行。
进一步地，上述步骤S2具体包括以下步骤：
步骤S201：根据SPI标准协议，CPU通过SPI接口，用片选(CS)信号选中CPLD，此时CPLD就是一个从SPI设备，CPU就会进行下一步操作；
步骤S202：CPU通过访问之前定义好的寄存器映射表相应地址，根据SPI通信原理主从设备移位寄存器数据互换，从而CPU就会得到PON模块的数据。
图2为本发明的SPI访问CPLD操作步骤图。第一个上升沿来的时候，sdo将寄存器中的最高位发送出去，寄存器中的数据左移一位，后面补入送来的一位未知数，此时数据将会是sdo＝1、寄存器＝0101010x；下降沿到来的时候，sdi上的电平将锁存到寄存器中的最后一位，那么这时寄存器＝0101010sdi，这样8个时钟脉冲以后，两个寄存器的内容相互交换一次，这样就完成一个spi时序。这里举个例子说明通信过程，例：假如主机和从机初始化就绪，主机的buffer＝0xaa，从机的buffer＝0x55，下面将分步把spi的8个时钟周期的数据情况演示一遍，设上升沿为发送数据：
Figure BDA0002315346640000061
Figure BDA0002315346640000071
这样就完成了两个寄存器8位的交换，上面的上表示上升沿，下表示下降沿，sdi、sdo相对于主机而言。其中cs引脚作为主机的时候，从机可以把它拉低被动选为从机，作为从机的时候，可以作为片选的引脚。根据以上的分析，一个而完成一次完整的传送周期需要2个8位时钟周期，因为首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才能把数据读回来。此处只做读操作，所以忽略写操作。
图3为本发明的PON模块数据读取操作步骤图。“S”表示I2C访问的开始信号，SCL为高电平，SDA由高变低；“PON模块I2C地址”，表示需要访问的PON模块的I2C地址，1010000；“0”表示写的意思，低电平，即主I2C写PON模块操作；“A”表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；“PON模块物理地址”是PON模块存储信息的物理地址，从00000000至11111111；“A”表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；“S”表示I2C访问的重复开始信号，SCL为高电平，SDA由高变低；“PON模块I2C地址”，表示需要访问的PON模块的I2C地址，1010000；“1”表示读的意思，高电平，即主I2C写读模块操作；“A”表示应答，低电平，表示PON模块收到有效的指令对主I2C的应答；“PON模块数据”表示PON模块将PON模块物理地址里面的数据发送给主I2C；“/A”表示一个读操作结束，高电平，表示主I2C不对PON模块应答；“P”表示结束，SCL为高，SDA由低变高。
图4为本发明的一个具体实施例，根据附图4，首先对CPLD进行初始化，定义寄存器，对每路PON模块读取的数据进行寄存器分配；然后CPLD通过I2C对每路PON模块进行数据读取参照图3；然后CPLD将读取的每路数据存储在定义好的寄存器中(这里可以根据需要设定多长时间或者当SPI访问时触发CPLD读取PON模块数据)；最后CPU通过SPI接口访问之前定义好的寄存器映射表相应地址，读取CPLD存储PON模块数据的寄存器，从而获取数据。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明的保护范围应以所附权利要求为准。

Claims (2)

1.一种提高PON模块I2C读取速率的方法，其特征在于，包括以下步骤：
步骤S1：采用CPLD对多路PON模块进行数据读取并写入寄存器；
步骤S2：通过SPI接口读取CPLD中的寄存器；
步骤S2具体包括以下步骤：
步骤S201：根据SPI标准协议，CPU通过SPI接口，用片选(CS)信号选中CPLD，此时CPLD就是一个从SPI设备，CPU就会进行下一步操作；
步骤S202：CPU通过访问之前定义好的寄存器映射表相应地址，根据SPI通信原理主从设备移位寄存器数据互换，从而CPU就会得到PON模块的数据；
所述根据SPI通信原理主从设备移位寄存器数据互换，具体为：第一个上升沿来的时候，sdo将寄存器中的最高位发送出去，寄存器中的数据左移一位，后面补入送来的一位未知数；下降沿到来的时候，sdi上的电平将锁存到寄存器中的最后一位；这样8个时钟脉冲以后，两个寄存器的内容相互交换一次，这样就完成一个spi时序。
2.根据权利要求1所述的提高PON模块I2C读取速率的方法，其特征在于，步骤S1具体包括以下步骤：
步骤S101：定义CPLD的逻辑地址，对每路PON模块读取的数据进行寄存器分配，默认PON模块的地址为A0(即10100000)，默认初始情况SDA为输入状态，SCL一直处于输出状态，SCL1，SCL2…SCL(N)由CPLD内部产生，电平检测为SCL的上升沿检测，管脚改为OD门类型；
步骤S102：按照I2C标准协议，当SCL为高时，SDA由高变低时表示I2C start，逻辑开始在SCL的上升沿检测数据并暂存在定义好的寄存器，当start信号开始后的第8个上升沿，检测SDA电平，此时电平为1时，表示CPLD对PON模块进行读取操作，将读取的数据写入到映射好的寄存器中。
CN201911275085.3A 2019-12-12 2019-12-12 提高pon模块i2c读取速率的方法 Active CN111193970B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911275085.3A CN111193970B (zh) 2019-12-12 2019-12-12 提高pon模块i2c读取速率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911275085.3A CN111193970B (zh) 2019-12-12 2019-12-12 提高pon模块i2c读取速率的方法

Publications (2)

Publication Number Publication Date
CN111193970A CN111193970A (zh) 2020-05-22
CN111193970B true CN111193970B (zh) 2022-02-08

Family

ID=70709191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911275085.3A Active CN111193970B (zh) 2019-12-12 2019-12-12 提高pon模块i2c读取速率的方法

Country Status (1)

Country Link
CN (1) CN111193970B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023956A (zh) * 2009-09-23 2011-04-20 上海摩波彼克半导体有限公司 集成电路芯片中串行外设从器件接口结构及数据读写方法
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法
CN105740190A (zh) * 2016-01-25 2016-07-06 上海斐讯数据通信技术有限公司 一种通过spi接口扩展mdio接口的方法和系统
CN108399137A (zh) * 2018-03-07 2018-08-14 广州芯德通信科技股份有限公司 Pon模块基于cpld的i2c切换方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023956A (zh) * 2009-09-23 2011-04-20 上海摩波彼克半导体有限公司 集成电路芯片中串行外设从器件接口结构及数据读写方法
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法
CN105740190A (zh) * 2016-01-25 2016-07-06 上海斐讯数据通信技术有限公司 一种通过spi接口扩展mdio接口的方法和系统
CN108399137A (zh) * 2018-03-07 2018-08-14 广州芯德通信科技股份有限公司 Pon模块基于cpld的i2c切换方法

Also Published As

Publication number Publication date
CN111193970A (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN101477504B (zh) 数据传输系统及数据传输方法
US6345310B1 (en) Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port
CN102170430A (zh) 一种多端口多网络协议转换器
CN103530245B (zh) 一种基于fpga的srio互联交换装置
US20160196232A1 (en) Commissioning Method, Master Control Board, and Service Board
CN103744811A (zh) 一种串行数据传输系统及方法
CN108399137B (zh) Pon模块基于cpld的i2c切换方法
CN202077061U (zh) 一种多端口多网络协议转换器
CN101242284A (zh) 基于spi总线的通信方法和网络设备
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN105306324B (zh) 一种以太网复用通信系统及其应用的以太网接口设置方法
CN103997448A (zh) 基于物理层芯片进行传输模式的自动配置方法和系统
CN111510363A (zh) 基于modbus协议的从站转换装置及其控制方法
CN105373511A (zh) 一种与多个光模块可同时通信的装置和方法
CN111193970B (zh) 提高pon模块i2c读取速率的方法
CN110377540A (zh) 一种基于usb_otg模式下的主从设备切换装置及终端设备
CN108132898A (zh) 多路通讯控制方法及通讯盒
CN104346310B (zh) 一种高性能i2c从机数据交换电路及方法
US8510485B2 (en) Low power digital interface
US7774526B2 (en) Method for deterministic timed transfer of data with memory using a serial interface
CN104133792A (zh) 精简串行总线通信方法及系统
CN101902436A (zh) 板间通信方法、装置及系统
US7054958B2 (en) Apparatus and method for responding to a interruption of a packet flow to a high level data link controller in a signal processing system
CN110825684A (zh) 串行端口接口整合输出系统
US20030093594A1 (en) Apparatus and method for controlling block signal flow in a multi digital signal processor configuration from a shared peripheral direct memory controller to high level data link controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant