CN105740190A - 一种通过spi接口扩展mdio接口的方法和系统 - Google Patents

一种通过spi接口扩展mdio接口的方法和系统 Download PDF

Info

Publication number
CN105740190A
CN105740190A CN201610048649.XA CN201610048649A CN105740190A CN 105740190 A CN105740190 A CN 105740190A CN 201610048649 A CN201610048649 A CN 201610048649A CN 105740190 A CN105740190 A CN 105740190A
Authority
CN
China
Prior art keywords
data
interface
address
register
mdio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610048649.XA
Other languages
English (en)
Inventor
王振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201610048649.XA priority Critical patent/CN105740190A/zh
Publication of CN105740190A publication Critical patent/CN105740190A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种通过SPI接口扩展MDIO接口的方法及系统，包括：步骤S30从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；步骤S40根据获取的所述连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；步骤S70等待下一组所述待传输数据信息。该系统可执行的指令的模块，以执行上述方法。地址选通模块，用于从多组MIDO接口中获取待传输数据信息的连通地址，并将待传输数据信息的连通地址写入至地址寄存器；数据传输模块，根据获取的连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输。

Description

一种通过SPI接口扩展MDIO接口的方法和系统
技术领域
本发明涉及网络通讯领域，特别是涉及一种通过SPI接口扩展MDIO接口的方法和系统。
背景技术
SPI是串行外设接口(SerialPeripheralInterface)的缩写。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。
SMI全称是串行管理接口(SerialManagementInterface)。SMI接口包括两根信号线：MDC和MDIO，通过它，MAC(MediaAccessControl，介质访问控制)层芯片(或其它控制芯片)可以访问物理层芯片(PHY，physicallayer指物理层)的寄存器，并通过这些寄存器来对物理层芯片进行控制和管理。MDIO是一根双向的数据线。用来传送MAC层的控制信息和物理层的状态信息。
所以，在以太网通讯中，带有以太网MAC接口的微处理器一般通过MDIO接口来管理外置的PHY芯片，这种微处理器有的内置了MDIO管理接口，可以直接和PHY芯片的MDIO管理接口对接。
对于本身不带MDIO接口的微处理器来说，就没有办法管理和监控带有MDIO接口的PHY芯片，但是在某些应用中，这种微处理器是需要监控PHY芯片的状态的，此时，就无法使用现有技术解决没有MDIO接口的微处理器来监控PHY芯片。
发明内容
为了克服上述缺陷本发明提供的技术方案如下：
本发明公开了一种通过SPI接口扩展MDIO接口的方法，包括：步骤S30从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；步骤S40根据获取的所述连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；步骤S70等待下一组所述待传输数据信息。
进一步优选的，还包括：步骤S41：读取数据包括将所述连通地址写入到地址寄存器，根据所述连通地址从数据寄存器读取所述待传输的数据信息；步骤S42：从数据寄存器读取所述待传输数据信息到SPI接口。
进一步优选的，还包括：步骤S43：将SPI接口的所述待传输数据写入至数据寄存器；步骤S44：写数据包括将所述待传输的数据信息写入到地址寄存器所述连通的地址中。
进一步优选的，还包括：步骤S51当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，将数据寄存器和地址寄存器清零。
进一步优选的，所述步骤S30之前还包括：步骤S20判断数据寄存器和地址寄存器的状态；步骤S21当数据寄存器和地址寄存器的值不等于0时，则寄存器有所述待传输数据信息，则继续等待；步骤S22数据寄存器和地址寄存器的值等于0时，则无所述待传输数据信息寄存器为空闲状态，则执行步骤S30。
进一步优选的，还包括：步骤S52：当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，发送中断标志信号。
进一步优选的，还包括：步骤S23获取中断控制器的中断标志信号。
进一步优选的，还包括：步骤S60释放中断标志信号。
进一步优选的，还包括：步骤S10获取SPI串口的使能信息号。
本发明实施例还提供了一种通过SPI接口扩展MDIO接口的系统，包括：地址选通模块，用于从多组MIDO接口中获取待传输数据信息的连通地址，并将待传输数据信息的连通地址写入至地址寄存器；数据传输模块，根据获取的连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；控制模块，分别与所述地址选通模块，所述数据传输模块电连接，控制所述地址选通模块将所述待传输数据信息的地址选通，控制将所述数据传输模块的待传输数据信息通过SPI接口与MDIO接口之间传输至相应的地址中。
与现有技术相比，对于本身不带MDIO接口的微处理器来说，就没有办法管理和监控带有MDIO接口的PHY芯片，但是在某些应用中，这种微处理器是需要监控PHY芯片的状态的，此时，就无法使用现有技术使用没有MDIO接口的微处理器来监控PHY芯片。
有鉴于此：
1.本发明SPI总线，提供一种通过串行总线扩展MDIO接口的方法，使得没有MDIO接口的微处理器，也可以实现对外部PHY芯片的管理和状态的监控。
2.本发明可以解决不带MDIO接口的微处理器通过SPI接口总线总线外加CPLD管理和监控带有MDIO接口的PHY芯片。
3.给专业的工人员带来极大的便利；优化了资源配置；提高了工作效率；避免了资源的浪费；同时外接的MDIO通道的数量可以由实际需求来决定，具有较大的灵活性。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，一种通过SPI接口扩展MDIO接口的方法及系统的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一种通过SPI接口扩展MDIO接口的方法基本流程图；
图2是本发明一种通过SPI接口扩展MDIO接口的方法实施例示意图；
图3是本发明一种通过SPI接口扩展MDIO接口的方法又一实施例示意图；
图4是本发明一种通过SPI接口扩展MDIO接口的系统组成结构示意图；
图5是本发明一种通过SPI接口扩展MDIO接口的硬件结构图；
图6本发明的一种通过SPI接口扩展MDIO接口硬件图。
附图标号说明：
1.控制模块，2.状态判断模块，3.地址选通模块，4.数据传输模块，41.数据写入子模块，42.数据读取子模块。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
本发明公开了一种通过SPI接口扩展MDIO接口的方法；通过SPI和CPLD(ComplexProgrammableLogicDevice，可编程逻辑器件)来扩展多个MDIO通道；MDIO接口的可操作的地址范围是0-31，理论上最多可以扩展32个MDIO，但是，扩展的MDIO通道的数量由实际需求来决定，最多不超过32个；在CPLD内部开辟地址和数据以及中断寄存器，用于数据缓存。
第一实施例：
图1是本发明一种通过SPI接口扩展MDIO接口的方法基本流程图；本发明公开了一种通过SPI接口扩展MDIO接口的方法，包括：步骤S30从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；步骤S40根据获取的所述连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；步骤S70等待下一组所述待传输数据信息。
第二实施例：
结合图2，本发明还提供一种通过SPI接口扩展MDIO接口的方法，包括：步骤S10获取SPI串口的使能信息号；步骤S20判断CPLD的数据寄存器和地址寄存器的状态；步骤S21当数据寄存器和地址寄存器的值不等于0时，则寄存器有所述待传输数据信息，则继续等待；步骤S22数据寄存器和地址寄存器的值等于0时，则无所述待传输数据信息寄存器为空闲状态，则执行步骤S30。步骤S30从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；步骤S41：读取数据包括将所述连通地址写入到地址寄存器，根据所述连通地址从CPLD的数据寄存器读取所述待传输的数据信息；步骤S42：从数据寄存器读取所述待传输数据信息到SPI接口。步骤S51当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，将数据寄存器和地址寄存器清零；步骤S70等待下一组待传输数据信息。
第三实施例：
结合图3，本发明还提供一种通过SPI接口扩展MDIO接口的方法，包括：步骤S10获取SPI串口的使能信息号；步骤S23获取中断控制器的中断标志信号。步骤S30从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；步骤S43：将SPI接口的所述待传输数据写入至数据寄存器；步骤S44：写数据包括将所述待传输的数据信息写入到CPLD地址寄存器所述连通的地址中；步骤S52：当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，发送中断标志信号；步骤S60释放中断标志信号；步骤S70等待下一组待传输数据信息。
结合图1、图2、图3；具体的，当需要微处理器通过某个MDIO向外部即物理链路的寄存器写入数据时，微处理器首先启动SPI总线，读取数据寄存器和地址寄存器，判断其值是否为0，如果不为0，说明寄存器中有待向物理链路的寄存器中传输的数据，然后等待，直至其值为0。反之说明寄存器空，可以继续进行操作，把数据写入到数据寄存器中，再把寄存器的地址写入到地址寄存器中。接下来CPLD启动MDC/MDIO，将数据寄存器中的数据写入到CPLD地址寄存器指定的地址中，最后数据寄存器和数据寄存器全部清零。
当微处理器需要读取某个物理链路即PHY芯片寄存器的数据时，微处理器首先启动SPI总线，读取数据寄存器和地址寄存器，判断其值是否为0，如果不为0，说明寄存器中有待向PHY芯片中传输的数据，然后等待，直至其值为0。反之说明寄存器空，可以继续进行操作，将地址写入到地址寄存器，接下来CPLD启动MDC/MDIO，将指定PHY芯片寄存器中的内容读到数据寄存器。通知微处理器可以通过SPI总线从CPLD的数据寄存器中读取所需的PHY芯片寄存器的值，并将数据和地址寄存器值清零。
第四实施例：
结合图2和图3和图5；本发明一种通过SPI接口扩展MDIO接口的方法，本发明方案由微处理器、CPLD和物理链路即PHY芯片组成，如图5所示。微处理器的SPI总线接口与CPLD的IO口相连。同时，CPLD可以根据需要扩展出多个MDIO。CPLD的一个IO口与微处理器的一个中断输入引脚相连。在CPLD内部为每个MDIO开辟三个寄存器，分别是数据寄存器、地址寄存器和中断寄存器。在数据信息的收发过程中提供两终端，一是直接读取寄存器的状态，判断此时是否可以进行数据的转发；另一种是指通过终端寄存器发送的终端标志进行识别，查看缓存器也可以利用中断触发，当数据缓冲器有数据要传输时那么终端寄存器的发中断标志1，请求CPU接收数据，当CPU响应后则中断标志为0。此方法是无需等待，CPU可以执行其他工作，只要中断到来既可以工作；这样节约的CPU的工作时间。
第五实施例：
图4是本发明一种通过SPI接口扩展MDIO接口的系统组成结构示意图，一种通过SPI接口扩展MDIO接口的系统，其特征在于，包括：状态判断模块2，查看数据寄存器是否处于忙和/或空闲状态；地址选通模块3，用于从多组MIDO接口中获取待传输数据信息的连通地址，并将待传输数据信息的连通地址写入至地址寄存器；数据传输模块4，根据获取的连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；数据传输模4块还包括数据读取子模块42和数据写入子模块41，数据读取子模块42包括CPU从PHY芯片读取数据信息；数据写入子模块41包括将数据信息写入到PHY芯片中即发布信息；控制模块1，分别与所述状态判断模块2、所述地址选通模块3，所述数据传输模块4电连接，控制模块1，控制所述地址选通模块将所述待传输数据信息的地址选通，控制将所述数据传输模块4的待传输数据信息通过SPI接口与MDIO接口之间传输至相应的地址中，控制判断所述状态判断模块2的当前空间状态，处于忙状态时则继续等待，如果当前状态为空闲时，执行数据信息发送/接收命令；控制将执行发送/接收的数据存入相应的地址/从相应的地址寄存器中读取想用的数据信息；控制当数据发送/接收结束时对响应的寄存器清零和/或由中段寄存器发送中断标志，控制等待下一组带传输的数据到来。
第6实施例：
图6本发明的一种通过SPI接口扩展MDIO接口硬件图，如图6所示，U1是交换机等数通领域常用的CPUP1014，U2是常用的CPLDEPM240。3.3V电压经C1滤波后进入J1的第四脚，R1、R2、R3和J1组成JTAG电路，用以芯片的测试。另一组3.3V电压经C2滤波后进入OSC1的第一和第四脚，分别给晶振供电和使能晶振，U2的时钟信号由OSC1提供。U2的电源和地引脚分别接3.3V电源和地。U2的IO1-IO34分别是扩展的MDIO以及相应的MDC。U2的IO48与CPU的中断引脚输入端IRQ_1相连。R4、R5、R6和R7是连接在U1和U2之间的SPI总线的上拉电阻。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式。
以上实施例中数据寄存器、地址寄存器、中段寄存器都是通过CPLD实现的。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种通过SPI接口扩展MDIO接口的方法，其特征在于，包括：
步骤S30：从多组MIDO接口中获取待传输数据信息的连通地址，并将所述待传输数据信息的所述连通地址写入至地址寄存器；
步骤S40：根据获取的所述连通地址，读取数据，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；
步骤S70：等待下一组所述待传输数据信息。
2.如权利要求1所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S41：读取数据包括将所述连通地址写入到地址寄存器，根据所述连通地址从数据寄存器读取所述待传输的数据信息；
步骤S42：从数据寄存器读取所述待传输数据信息到SPI接口。
3.如权利要求1所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S43：将SPI接口的所述待传输数据写入至数据寄存器；
步骤S44：写数据包括将所述待传输的数据信息写入到地址寄存器所述连通的地址中。
4.如权利要求1所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S51：当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，将数据寄存器和地址寄存器清零。
5.如权利要求1所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，所述步骤S30之前还包括：
步骤S20判断数据寄存器和地址寄存器的状态；
步骤S21当数据寄存器和地址寄存器的值不等于0时，则寄存器有所述待传输数据信息，则继续等待；
步骤S22数据寄存器和地址寄存器的值等于0时，则无所述待传输数据信息，寄存器为空闲状态，则执行步骤S30。
6.如权利要求1所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S52：当所述待传输数据信息在SPI接口与MDIO接口之间传输结束后，发送中断标志信号。
7.如权利要求6所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S23：获取中断控制器的中断标志信号。
8.如权利要求7所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S60：释放中断标志信号。
9.如权利要求1-8任一所述一种通过SPI接口扩展MDIO接口的方法，其特征在于，还包括：
步骤S10：获取SPI串口的使能信息号。
10.一种可执行1-9任一种通过SPI接口扩展MDIO接口的系统，其特征在于，包括：
地址选通模块，用于从多组MIDO接口中获取待传输数据信息的连通地址，并将待传输数据信息的连通地址写入至地址寄存器；
数据传输模块，根据获取的连通地址，通过数据寄存器将所述待传输数据信息在SPI接口与MDIO接口之间传输；
控制模块，分别与所述地址选通模块，所述数据传输模块电连接，控制所述地址选通模块将所述待传输数据信息的连通地址选通，控制将所述数据传输模块的待传输数据信息通过SPI接口与MDIO接口之间传输至相应的地址中。
CN201610048649.XA 2016-01-25 2016-01-25 一种通过spi接口扩展mdio接口的方法和系统 Pending CN105740190A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610048649.XA CN105740190A (zh) 2016-01-25 2016-01-25 一种通过spi接口扩展mdio接口的方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610048649.XA CN105740190A (zh) 2016-01-25 2016-01-25 一种通过spi接口扩展mdio接口的方法和系统

Publications (1)

Publication Number Publication Date
CN105740190A true CN105740190A (zh) 2016-07-06

Family

ID=56247568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610048649.XA Pending CN105740190A (zh) 2016-01-25 2016-01-25 一种通过spi接口扩展mdio接口的方法和系统

Country Status (1)

Country Link
CN (1) CN105740190A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061673A (zh) * 2019-11-15 2020-04-24 深圳震有科技股份有限公司 一种通信方法、通信系统及存储介质
CN111193970A (zh) * 2019-12-12 2020-05-22 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050216624A1 (en) * 2002-09-26 2005-09-29 Guoshun Deng Device and method for providing data exchange and storage
CN101246462A (zh) * 2008-03-26 2008-08-20 中兴通讯股份有限公司 外围通讯接口的扩展装置及方法
CN202049512U (zh) * 2011-05-10 2011-11-23 国民技术股份有限公司 一种电子认证主控芯片
CN102436207A (zh) * 2011-10-09 2012-05-02 淮阴师范学院 Spi总线扩展嵌入式plc的i/o模块
CN103226533A (zh) * 2013-03-29 2013-07-31 福建星网锐捷通讯股份有限公司 一种通过并行总线扩展mdio接口的装置及其实现方法
CN104317756A (zh) * 2014-10-27 2015-01-28 北京元隆雅图文化传播股份有限公司 一种多功能便携数据卡和数据传输方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050216624A1 (en) * 2002-09-26 2005-09-29 Guoshun Deng Device and method for providing data exchange and storage
CN101246462A (zh) * 2008-03-26 2008-08-20 中兴通讯股份有限公司 外围通讯接口的扩展装置及方法
CN202049512U (zh) * 2011-05-10 2011-11-23 国民技术股份有限公司 一种电子认证主控芯片
CN102436207A (zh) * 2011-10-09 2012-05-02 淮阴师范学院 Spi总线扩展嵌入式plc的i/o模块
CN103226533A (zh) * 2013-03-29 2013-07-31 福建星网锐捷通讯股份有限公司 一种通过并行总线扩展mdio接口的装置及其实现方法
CN104317756A (zh) * 2014-10-27 2015-01-28 北京元隆雅图文化传播股份有限公司 一种多功能便携数据卡和数据传输方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111061673A (zh) * 2019-11-15 2020-04-24 深圳震有科技股份有限公司 一种通信方法、通信系统及存储介质
CN111061673B (zh) * 2019-11-15 2023-08-11 深圳震有科技股份有限公司 一种通信方法、通信系统及存储介质
CN111193970A (zh) * 2019-12-12 2020-05-22 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法
CN111193970B (zh) * 2019-12-12 2022-02-08 广州芯德通信科技股份有限公司 提高pon模块i2c读取速率的方法

Similar Documents

Publication Publication Date Title
CN105721357B (zh) 交换设备、外围部件互连高速系统及其初始化方法
CN103218337B (zh) 基于wishbone总线实现主与主、从与从通信的片上系统和方法
US7653738B2 (en) Network management method, program, and system
CN101488878B (zh) 一种智能平台接口管理装置及服务器
CN102495920B (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN107111572B (zh) 用于避免死锁的方法和电路
CN105335327A (zh) 基于Soc的可重构/双冗余VPX3U信号处理载板
CN103248526A (zh) 实现带外监控管理的通信设备、方法及主从切换方法
CN104348673B (zh) 一种调测的方法、主控板和业务板
JP2004529581A5 (zh)
CN100383544C (zh) 一种电平信号的实时监测方法及装置
US7779194B2 (en) Data modification module
CN114168520A (zh) 光纤通信总线装置、设备和系统
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN110245101A (zh) 一种多通信接口数据交换板卡及其实现系统
CN103220040A (zh) 一种内置式光口bypass的状态切换方法和系统
CN203590251U (zh) 基于串行RapidIO总线的FlexRay控制系统
CN107645457A (zh) 一种PCIe交换机系统和方法
US20160011994A1 (en) Multi-processor with efficient search key processing
CN107643993A (zh) 总线转换接口、总线转换接口的工作方法和通信设备
CN105740190A (zh) 一种通过spi接口扩展mdio接口的方法和系统
CN104657297A (zh) 计算设备扩展系统及扩展方法
CN107181702B (zh) 一种实现RapidIO和以太网融合交换的装置
US9594706B2 (en) Island-based network flow processor with efficient search key processing
CN103226533A (zh) 一种通过并行总线扩展mdio接口的装置及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160706