CN110245101A - 一种多通信接口数据交换板卡及其实现系统 - Google Patents
一种多通信接口数据交换板卡及其实现系统 Download PDFInfo
- Publication number
- CN110245101A CN110245101A CN201910508703.8A CN201910508703A CN110245101A CN 110245101 A CN110245101 A CN 110245101A CN 201910508703 A CN201910508703 A CN 201910508703A CN 110245101 A CN110245101 A CN 110245101A
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- communication interface
- fifo
- scheduler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 194
- 241001269238 Data Species 0.000 title claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 47
- 238000012545 processing Methods 0.000 claims abstract description 45
- 238000003860 storage Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000003993 interaction Effects 0.000 claims description 10
- 238000013500 data storage Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 19
- 230000008901 benefit Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
本发明涉及自动化测试系统集成领域，为一种多通信接口数据交换板卡及其实现系统，该交换卡包括：包括ARM9处理系统与FPGA处理系统，所述ARM9处理系统与FPGA处理系统使用高带宽总线进行数据传输，ARM9处理系统具有以太网接口、USB接口、两路UART接口以及CAN接口，FPGA处理系统具有两路UART接口、RS‑232接口、RS‑485接口、SPI接口、I2C接口以及并行数据接口，实现了以太网接口/USB接口/CAN接口/UART接口/RS‑232接口/RS‑485接口/SPI接口/I2C接口/并行数据接口之间的数据交换。
Description
技术领域
本发明涉及自动化测试系统集成领域，具体地来讲为一种多通信接口数据 交换板卡及其实现系统。
背景技术
在自动化测试系统集成领域，通常需要使用程控交直流电源、电子负载、 示波记录仪、数据采集仪等仪器设备以及热敏元件、光敏元件、气敏元件、力 敏元件、磁敏元件、湿敏元件、声敏元件等传感器。工控机协调控制这些仪器 设备和传感器完成被测品的功能指标测试。
工控机一般仅具有有限数量的USB、以太网、UART端口，而不同的仪器 设备、传感器通信接口不统一，常见的通信接口包括以太网接口/USB接口/CAN 接口/UART接口/RS-232接口/RS-485接口/SPI接口/I2C接口/并行数据接口 等。现市面上常见的通信接口转换一般为单一通信接口的转换扩展，如USB转 4路UART接口，以太网转2路RS-485通信等，无法满足主机与多种不同通信 接口的仪器设备和传感器之间的数据交换。
发明内容
本发明所要解决的技术问题在于提供一种多通信接口数据交换板卡及其实 现系统，解决自动化测试系统集成中主机端口不足以及不同通信接口的仪器设 备、传感器与主机之间的信息交换、硬件平台整合问题。
本发明是这样实现的，
一种多通信接口数据交换板卡，该交换卡包括：包括ARM9处理系统与FPGA处理系统，所述ARM9处理系统与FPGA处理系统使用高带宽总线进行 数据传输，ARM9处理系统具有以太网接口、USB接口、两路UART接口以及 CAN接口，FPGA处理系统具有两路UART接口、RS-232接口、RS-485接口、 SPI接口、I2C接口以及并行数据接口，
所述USB接口、以太网接口、以及UART接口作为系统主通信接口或作为 从通信接口，CAN接口、RS-232接口、RS-485接口、SPI接口、I2C接口以及 并行数据接口为从通信接口，通过所述主通信接口与PC连接，通过所述从通 信接口与仪器设备以及传感器连接，板卡完成主从通信接口数据交换，实现PC 主机与不同接口的仪器设备及传感器的通信功能。
一种多通信接口转换板卡的系统，包括多路通信接口，数据解析单元、主 从通信接口数据交换调度器、外部数据存储单元以及系统配置单元，
所述多路通信接口包括主通信接口与从通信接口，其中每个通信接口设有 独立的数据接收和数据发送FIFO以及实现该接口通信的功能代码模块，将接 收到的数据存入数据接收FIFO以及将数据发送FIFO中的数据从接口发出；
通过所述数据解析单元，完成对接收数据的解析分派功能，告知主从通信 接口数据交换调度器有数据需要传输；
通过所述主从通信接口数据交换调度器，完成主通信接口与从通信接口之 间的数据交互、优先级调度功能；
通过所述系统配置单元配置各通信接口是否启用、是否进行数据解析、数 据解析格式、是否作为主通信接口、数据是否记录存储到外部数据存储单元。
进一步地，系统配置单元包括INI文件配置、发送AT指令配置、人机交 互方式配置以及上位机软件配置4种配置方式，其中，INI文件由节、键、值 组成，各个通信接口有唯一的ID标识，对应INI文件中的节；通信接口的接 口属性对应为INI文件中的键，接口属性的值对应为INI文件中的值，系统启 动后加载外部存储介质中INI文件，并以此配置各个通信接口，若INI文件配 置不存在，则按照系统程序中默认的配置配置各接口，并生成默认配置文件。
进一步地，数据解析单元，对接收数据的解析分派，包括：
从接收数据中解析目标地址和数据类型，目标地址单一目标地址或多目标 地址，数据类型有控制命令、短帧数据、连续数据块三种类型；
对接收数据进行格式解析，按照用户配置的数据帧起始符、数据长度、数 据帧结束符任意两者组合方式解析数据；
按照目标地址分派解析后的数据。
进一步地，主通信接口与从通信接口之间的数据交换包括：一对一、一对 多、多对一以及多对多，主从通信接口数据交换调度器具有所有通信接口数据 接收FIFO和数据发送FIFO的读写接口，主通信接口与从通信接口数据交换步 骤如下：
S1、接口收到外部收据，存入数据接收FIFO中；
S2、数据解析单元解析接收到的数据，解析目标地址、数据类型信息以及 按用户配置格式解析数据；
S3、数据解析单元产生触发信号，告知主从通信接口数据交换调度器有数 据需要传输；
S4、主从通信接口数据交换调度器先将解析得到的数据读入调度器缓存中， 然后依据目标地址和数据类型信息将缓存数据传至目标地址接口的数据接收 FIFO中；
S5、目标接口数据发送FIFO中数据不为空时将数据发送FIFO中的数据通 过通信接口发送。
进一步地，在一对一、多对多数据传输中，调度器缓冲区数据向多目标地 址接口数据发送FIFO的写入同时执行，各目标地址接口数据发送FIFO同时收 到数据。
进一步地，所述主从通信接口数据交换调度器设置有事件结构体，用于记 录被中断或者暂时不能执行的待完成事件。
进一步地，在多对一、多对多的数据传输中，若目标地址通信接口数据发 送FIFO被占用，有其他接口的同优先级或者低优先级的数据正在通过主从通 信接口数据交换调度器向该接口数据发送FIFO中写入，此时，主从通信接口 数据交换调度器暂缓向该数据接口的数据写入，挂起该事件，向事件结构体添 加该事件记录，包括数据源、目标地址信息，待接口数据发送FIFO解除占用 后，主从通信接口数据交换调度器从事件结构体重提取数据源、目标地址信息， 重新执行挂起事件。
进一步地，在多对一、多对多的数据传输中，若目标地址通信接口数据发 送FIFO被占用，有其他接口的高优先级数据正在通过调度器向该接口数据发 送FIFO中写入，此时，主从通信接口数据交换调度器向事件结构体添加中断 事件记录，包括数据源以及目标地址信息，优先进行高优先级的数据传输，待 高优先级数据传输完成后，主从通信接口数据交换调度器从事件结构体提取数 据源、目标地址信息，恢复之前被中断的数据传输。
进一步地，所述主从通信接口数据交换调度器设置有优先级调度机制，控 制命令优先级最高，短帧数据优先级次之，连续数据块优先级最低，高优先级 的数据传输可中断低优先级数据的传输，待高优先级数据传输完成后继续低优 先级数据传输，连续数据块传输以512字节为一个完整的数据块，连续数据块 传输被高优先级传输中断时系统完成当前512字节的数据块传输后响应中断， 待高优先级数据传输完成后继续传输剩余数据块。
本发明与现有技术相比，有益效果在于：
多通信接口数据交换板卡，实现了以太网接口/USB接口/CAN接口/UART 接口/RS-232接口/RS-485接口/SPI接口/I2C接口/并行数据接口之间的数据交 换。现有的通信接口转换一般为单一通信接口的转换扩展，如USB转4路UART 接口，以太网转2路RS-485通信等，无法满足主机与多种不同通信接口的仪器 设备和传感器之间的数据交换。
提供了多路不同的通信接口，USB接口、以太网接口、UART接口既可作 为系统主通信接口也可以作为从通信接口，板卡支持主通信接口与从通信接口 之间多对对的数据交换。解决自动化测试系统集成中主机端口不足以及不同通 信接口的仪器设备、传感器与主机之间的信息交换、硬件平台整合问题。
同时，系统存储单元可实现接口数据的备份记录；系统配置单元提供了多 种用户对通信接口与的配置方法；ARM9和FPGA核心处理系统支持全部通信 接口同时工作；从通信接口数据交换调度器解决数据交换过程中优先级以及冲 突问题。
附图说明
图1为本发明实施例提供的多通信接口转换板卡硬件框图；
图2为本发明实施例提供的数据交换示意图；
图3为本发明实施例提供的主从接口数据交换流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例， 对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以 解释本发明，并不用于限定本发明。
一种多通信接口转换板卡如附图1所示，包括ARM9处理系统与FPGA处 理系统、以太网接口、USB接口、CAN接口、UART接口、RS-232接口、RS-485 接口、SPI接口、I2C接口、并行数据接口、SD卡接口、系统内存单元、人机 交互单元、系统供电单元、JTAG下载调试单元、时钟晶振单元。
所述ARM9处理系统和FPGA处理系统，采用Xilinx ZYNQ-7010SoC，包 括双核CortexTM-A9处理器和Artix-7系列FPGA，ARM9处理系统与 FPGA处理系统可编程逻辑部分使用高带宽-AXI总线连接进行数据传 输。ZYNQ-7000系列SoC支持带DMA的2xUSB2.0(OTG)、2xTri-mode千兆位 以太网、2xSD/SDIO，支持2xUART、2xCAN2.0B和32BitGPIO。ZYNQ-7000 系列SoC ARM内核运行速率可高达1GHz，集成存储控制器支持DDR3内存。
其中ARM9处理系统具有以太网接口、USB接口、两路UART接口以及 CAN接口，FPGA处理系统具有两路UART接口、RS-232接口、RS-485接口、 SPI接口、I2C接口以及并行数据接口，所述USB总线接口、以太网接口、UART 接口，由ARM处理系统部分实现。ZYNQ-7000系列SoC支持带DMA的 2xUSB2.0(OTG)和2xTri-mode千兆位以太网，通过外扩以太网PHY芯片实现 10/100/1000Mbps自适应网络传输速率以及外扩USB PHY实现高速USB2.0 Host模式和Slave模式的数据通信。ZYNQ-7000系列SoC支持两路UART通信， 板卡使用USB转UART芯片，在板卡上留Micro USB接口，用户可直接使用 USB连接线板卡和电脑进行串口通信。USB接口、以太网接口、UART接口既 可作为系统主通信接口与PC连接也可以作为从通信接口与仪器设备连接。
所述多路RS-485/SPI/I2C/RS-232/CAN通信接口，包括2路RS-485接 口，两路CAN接口，4路SPI接口和I2C接口。其中CAN接口由ARM部分实 现，ZYNQ-7000系列SoC支持2路CAN通信，外扩TI公司SN65HVD230(3.3V) CAN总线收发器实现CAN通信功能。RS-485接口由FPGA处理系统实现，外 接Exar公司制造生产的SP3485芯片实现通信速率最高可到10Mbps的RS-485 通信。SPI接口和I2C接口由FPGA处理系统直接实现。充分利用FPGA处理系 统并行运算的优势，使用硬件描述语言Verilog实现各个通信接口功能模块，多 个通信接口可同时独立工作。
具体的：
以太网接口，ZYNQ-7010SoC ARM9处理系统支持2xTri-mode千兆位以太 网，带DMA。外扩以太网PHY芯片，实现2路10/100/1000Mbps自适应RJ-45 以太网接口。
USB接口，ZYNQ-7010SoC ARM9处理系统支持2xUSB2.0(OTG)，带DMA。 外扩USB PHY芯片，实现2路高速USB2.0接口。
CAN接口，ZYNQ-7010SoC ARM9处理系统支持2xCAN2.0B，外扩TI公 司SN65HVD230(3.3V)CAN总线收发器实现2路CAN接口。
UART接口，板卡具有4路UART接口。其中两路由ARM9处理系统实现， ZYNQ-7010SoCARM9处理系统支持2xUART，板卡使用USB转UART芯片， 在板卡上留Micro USB接口，用户可直接使用普通USB连接线连接电脑USB端 口到板卡，实现UART通信。另外两路由FPGA处理系统实现，通过Verilog 硬件描述语言编写UART通信功能模块，并实例化2路UART端口，通过两组 3P插针引出，为CMOS电平接口，3P插针定义分别为TX，RX，GND。
RS-232接口，板卡具有4路RS-232接口，均有FPGA处理系统实现。实例 化4路Verilog硬件描述语言编写UART通信功能模块，使用RS-232芯片将FPGA I/O管脚CMOS电平转化为RS-232标准，并通过DB-9标准连接器留出。
RS-485接口，RS-485为半双工通信，采用两线制总线拓扑结构接线，在同 一总线上可挂接32个节点，板卡具有2路RS-485接口，由FPGA处理系统实 现。通过Verilog硬件描述语言编写RS-485通信功能模块，并实例化2路RS-485 端口，使用RS-232芯片将FPGA I/O管脚CMOS电平转化为RS-485标准。通 过2组2P的接线端子留出，2P接线端子分别为RS-485接口“A”、“B”端。
SPI接口，板卡具有4路SPI接口，由FPGA处理系统实现。通过Verilog 硬件描述语言编写SPI通信功能模块，并实例化4路SPI端口，通过4组4P的 插针留出，4P插针定义分别为MISO(主设备数据输入)、MOSI(主设备数据 输出)、SCLK(时钟)、CS(片选)。
I2C接口，板卡具有2路I2C接口，由FPGA处理系统实现。通过Verilog 硬件描述语言编写I2C通信功能模块，并实例化2路I2C端口，通过2组2P的 接插针留出，2P插针定义分别为SDA(串行数据线)和SCL(串行时钟线)。
并行数据接口，在FPGA处理系统引出32位数据总线和一条时钟信号线， 使用高速驱动隔离芯片与外部输入输出隔离，并提升接口的驱动能力。
所述SD卡接口，ZYNQ-7010SoC ARM9处理系统支持SDIO接口，SDIO 信号传输模式有SPI、1-bit、4-bit三种，设计使用4-bit模式，数据线等长走线， 读写速率较高。板卡上留出9脚自弹式micro SD卡卡座，支持64GB TF卡。
所述系统内存单元，包括QSPI Flash和DDR3 DRAM。板卡配有256MB大 小QSPIFlash，具有非易失特性，用于作为系统的启动设备存储系统启动镜像， 包括FPGA的bit文件、ARM应用程序代码和其他用户数据等。板卡配有4Gbit 的DDR3 DRAM芯片，总线宽度为32bit，最高运行速率可达533MHz，由ARM 处理系统存储器接口控制，用户存储用户数据以及程序运行数据。
所述系统供电单元，用于为板上全部器件供电。系统电源输入为5V2A，输 入电源经过低压差线性稳压器LDO芯片产生3.3V，同时通过3路DC-DC芯片 转化成1.8V、1.5V、1.0V三路电源。3.3V电源为ZYNQ核心处理器IO、以太 网、USB转串口芯片、并行数据总线驱动隔离芯片、CAN芯片、RS-485芯片、 串口、SD卡等供电；1.8V为ZYNQ核心处理器辅助电压，为处理器PLL部分、 USB2.0、以太网PHY、USB PHY等供电；1.5V通过终端稳压器TITPS51200为DDR3供电。
所述JTAG下载调试单元用于下载调试ZYNQ程序。
所述时钟晶振单元，板卡配有33.333MHz有源晶振为ZYNQ核心处理器 ARM部分提供时钟输入，经过内部PLL单元生成ARM系统运行所需的时钟。 ZYNQ核心处理器FPGA部分时钟由以太网PHY芯片125MHz提供时钟源， 驱动FPGA内的用户逻辑电路。
所述人机交互单元，包括按键、LED指示灯、LCD显示器。用户可以通过 按键结合LCD显示器显示信息配置系统以及各通信接口的启用与否、工作模式 等。每个通信接口配有一个LED指示灯，指示各通信接口的工作状态，指示灯 亮灭指示通信接口是否启用，闪烁标识该端口有数据正在传输。
本发明还提供了一种基于ARM9和FPGA的多通信接口转换板卡的实现系 统，包括多路通信接口，数据解析单元、主从通信接口数据交换调度器、外部 数据存储单元以及系统配置单元，
所述多路通信接口包括主通信接口与从通信接口，多路通信接口指的是板 卡上的接口，其中每个通信接口设有独立的数据接收和数据发送FIFO以及实 现该接口通信的功能代码模块，将接收到的数据存入数据接收FIFO以及将数 据发送FIFO中的数据从接口发出；
通过所述数据解析单元，完成对接收数据的解析分派功能，告知主从通信 接口数据交换调度器有数据需要传输；
通过所述主从通信接口数据交换调度器，完成主通信接口与从通信接口之 间的数据交互、优先级调度功能；
通过所述系统配置单元配置各通信接口是否启用、是否进行数据解析、数 据解析格式、是否作为主通信接口、数据是否记录存储到外部数据存储单元。
所述多路通信接口，USB接口、以太网接口、UART接口既可作为系统主 通信接口也可以作为从通信接口，RS-485/SPI/I2C/RS-232/CAN通信接口 为从通信接口，主通信接口可与PC连接，从通信接口与仪器设备、传感器连 接，板卡完成主从通信接口数据交换，实现PC主机与不同接口的仪器设备及 传感器的通信功能。每路通信接口设有独立的数据接收和数据发送FIFO以及 实现该接口通信的功能代码模块，将接收到的数据存入数据接收FIFO以及将 数据发送FIFO中的数据从接口发出。
所述数据解析单元，主要完成对接收数据的解析分派功能。数据解析，首 先，从接收数据中解析目标地址和数据类型，目标地址可为单一目标地址也可 为多目标地址，数据类型有控制命令、短帧数据、连续数据块三种类型；其次， 对接收数据进行格式解析，按照用户配置的数据帧起始符、数据长度、数据帧 结束符任意两者组合方式解析数据；最后，按照目标地址分派数据。
所述主从通信接口数据交换调度器，完成主通信接口与从通信接口之间的 数据交互、优先级调度功能。
参见图2结合图3所示所示，一种基于ARM9和FPGA的多通信接口转换 板卡主通信接口与从通信接口之间的数据交换有一对一、一对多、多对一、多 对多四种情况。主从通信接口数据交换调度器拥有所有通信接口数据接收FIFO 和数据发送的读写接口。主从接口数据交换步骤如下：
S1、接口收到外部收据，存入数据接收FIFO中；
S2、数据解析单元解析接收到的数据，解析目标地址、数据类型等信息以 及按用户配置格式解析数据；
S3、数据解析单元产生触发信号，告知主从通信接口数据交换调度器有数 据需要传输；
S4、主从通信接口数据交换调度器先将解析得到的数据读入主从通信接口 数据交换调度器缓存中，然后依据目标地址和数据类型信息将缓存数据传至目 标地址接口的FIFO中；
S5、目标接口数据发送FIFO中数据不为空时将FIFO中的数据通过通信接 口发送。
利用FPGA并行执行的优势，数据由接口数据接收FIFO—>主从通信接 口数据交换调度器缓冲区—>接口数据发送FIFO数据流执行流水线操作，不 占用额外的时间开销，保证了数据传输的效率以及实时性。
利用FPGA并行执行的优势，在一对一、多对多数据传输中，调度器缓冲 区数据向多目标地址接口数据发送FIFO的写入是同时执行的，各目标地址接 口数据发送FIFO同时收到数据，不存在接口间收到数据的时间差。
所述主从通信接口数据交换调度器设置有优先级调度机制。控制命令优先 级最高，短帧数据优先级次之，连续数据块优先级最低。高优先级的数据传输 可中断低优先级数据的传输，待高优先级数据传输完成后继续低优先级数据传 输。连续数据块传输以512字节为一个完整的数据块，连续数据块传输被高优 先级传输中断时系统完成当前512字节的数据块传输后响应中断，待高优先级 数据传输完成后继续传输剩余数据块。
所述主从通信接口数据交换调度器设置有事件结构体，用于记录被中断或 者暂时不能执行的待完成事件，主要针对以下两种情况：
其一，在多对一、多对多的数据传输中，若目标地址通信接口数据发送FIFO 被占用，有其他接口的同优先级或者低优先级的数据正在通过主从通信接口数 据交换调度器向该接口数据发送FIFO中写入。此时，主从通信接口数据交换 调度器暂缓向该数据接口的数据写入，挂起该事件，向事件结构体添加该事件 记录，包括数据源、目标地址等信息。待接口数据发送FIFO解除占用后，调 度器从事件结构体重提取数据源、目标地址信息，重新执行挂起事件。
其二，在多对一、多对多的数据传输中，若目标地址通信接口数据发送FIFO 被占用，有其他接口的高优先级数据正在通过调度器向该接口数据发送FIFO 中写入。此时，主从通信接口数据交换调度器向事件结构体添加中断事件记录， 包括数据源、目标地址等信息，优先进行高优先级的数据传输。待高优先级数 据传输完成后，主从通信接口数据交换调度器从事件结构体提取数据源、目标 地址信息，恢复之前被中断的数据传输。
所述外部数据存储单元，包括SD卡存储和U盘存储，系统默认使用SD 卡存储记录数据，用户可通过系统配置单元更改默认配置。ZYNQ-7010核心处 理器支持带DMA的2xUSB2.0(OTG)，USB通信接口可作为Host模式，读写U 盘，用户自行配置两路USB接口的工作模式。系统挂载FAT32文件系统，通 过文件系统操作存储介质，存储数据可之间在电脑上查看。
所述系统配置单元，用于配置各通信接口是否启用、是否进行数据解析、 数据解析格式、是否作为主接口、数据是否记录存储到外部存储介质SD卡或 U盘等接口属性。系统支持INI文件配置、发送AT指令配置、人机交互方式 配置、上位机软件配置4种配置方式。
INI文件由节、键、值组成。板卡各个通信接口有唯一的ID标识，对应INI 文件中的节；通信接口的接口属性对应为INI文件中的键，接口属性的值对应 为INI文件中的值。系统启动后加载外部存储介质中INI配置文件，并以此配 置各个通信接口。若INI配置不存在，则按照系统程序中默认的配置配置各接 口，并生成默认配置文件。
用户可以通过USB连接线连接PC和板卡上Micro USB接口，在电脑端通 过串口助手软件发送AT指令配置系统，指令格式为：AT+[通信接口ID标识]. 接口属性＝值。同时，可通过指令查询系统当前配置，格式为：AT+[通信接 口ID标识].接口属性。
板卡有LCD显示器和用户按键，用户可通过人机交互的方式配置系统。
基于ARM9和FPGA的多通信接口转换板卡，提供简易C#和LabVIEW版 本上位机，上位机支持三种主接口通信，可实现对板卡的配置，以及通信测试。 同时，系统上位机提供了用户可调用DLL函数封装库，支持网口通信，USB通 信，串口通信。用户可以自己编程实现网络通信、USB通信或者串口通信，控 制板卡工作，也可以使用提供的DLL库函数进行快速开发。
综上所述，一种基于ARM9和FPGA的多通信接口数据交换板卡及其实现 的系统，包括ARM9与FPGA核心处理系统、以太网接口/USB接口/CAN接口 /UART接口/RS-232接口/RS-485接口/SPI接口/I2C接口/并行数据接口、主从 通信接口数据交换调度器、数据解析单元、数据存储单元、人机交互单元、系 统配置单元。各单元在ARM9核心处理系统控制下协同工作，完成多通信接口 数据的交换、解析、整合、存储功能。实现了自动化测试系统中不同通信接口 的仪器设备、传感器与主机之间的信息交换、硬件平台整合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明 的保护范围之内。
Claims (10)
1.一种多通信接口数据交换板卡，其特征在于，该交换卡包括：包括ARM9处理系统与FPGA处理系统，所述ARM9处理系统与FPGA处理系统使用高带宽总线进行数据传输，ARM9处理系统具有以太网接口、USB接口、两路UART接口以及CAN接口，FPGA处理系统具有两路UART接口、RS-232接口、RS-485接口、SPI接口、I2C接口以及并行数据接口，
所述USB接口、以太网接口、以及UART接口作为系统主通信接口或作为从通信接口，CAN接口、RS-232接口、RS-485接口、SPI接口、I2C接口以及并行数据接口为从通信接口，通过所述主通信接口与PC连接，通过所述从通信接口与仪器设备以及传感器连接，板卡完成主从通信接口数据交换，实现PC主机与不同接口的仪器设备及传感器的通信功能。
2.一种多通信接口转换板卡的实现系统，其特征在于，包括多路通信接口，数据解析单元、主从通信接口数据交换调度器、外部数据存储单元以及系统配置单元，
所述多路通信接口包括主通信接口与从通信接口，其中每个通信接口设有独立的数据接收和数据发送FIFO以及实现该接口通信的功能代码模块，将接收到的数据存入数据接收FIFO以及将数据发送FIFO中的数据从接口发出；
通过所述数据解析单元，完成对接收数据的解析分派功能，告知主从通信接口数据交换调度器有数据需要传输；
通过所述主从通信接口数据交换调度器，完成主通信接口与从通信接口之间的数据交互、优先级调度功能；
通过所述系统配置单元配置各通信接口是否启用、是否进行数据解析、数据解析格式、是否作为主通信接口、数据是否记录存储到外部数据存储单元。
3.按照权利要求2所述的系统，其特征在于，系统配置单元包括INI文件配置、发送AT指令配置、人机交互方式配置以及上位机软件配置4种配置方式，其中，INI文件由节、键、值组成，各个通信接口有唯一的ID标识，对应INI文件中的节；通信接口的接口属性对应为INI文件中的键，接口属性的值对应为INI文件中的值，系统启动后加载外部存储介质中INI文件，并以此配置各个通信接口，若INI文件配置不存在，则按照系统程序中默认的配置配置各接口，并生成默认配置文件。
4.按照权利要求2所述的系统，其特征在于，数据解析单元，对接收数据的解析分派，包括：
从接收数据中解析目标地址和数据类型，目标地址有单一目标地址或多目标地址，数据类型有控制命令、短帧数据、连续数据块三种类型；
对接收数据进行格式解析，按照用户配置的数据帧起始符、数据长度、数据帧结束符任意两者组合方式解析数据；
按照目标地址分派解析后的数据。
5.按照权利要求2所述的系统，其特征在于，主通信接口与从通信接口之间的数据交换包括：一对一、一对多、多对一以及多对多，主从通信接口数据交换调度器具有所有通信接口数据接收FIFO和数据发送FIFO的读写接口，主通信接口与从通信接口数据交换步骤如下：
S1、接口收到外部收据，存入数据接收FIFO中；
S2、数据解析单元解析接收到的数据，解析目标地址、数据类型信息以及按用户配置格式解析数据；
S3、数据解析单元产生触发信号，告知主从通信接口数据交换调度器有数据需要传输；
S4、主从通信接口数据交换调度器先将解析得到的数据读入调度器缓存中，然后依据目标地址和数据类型信息将缓存数据传至目标地址接口的数据接收FIFO中；
S5、目标接口数据发送FIFO中数据不为空时将数据发送FIFO中的数据通过通信接口发送。
6.按照权利要求5所述的板卡，其特征在于，在一对一、多对多数据传输中，调度器缓冲区数据向多目标地址接口数据发送FIFO的写入同时执行，各目标地址接口数据发送FIFO同时收到数据。
7.按照权利要求5所述的系统，其特征在于，所述主从通信接口数据交换调度器设置有事件结构体，用于记录被中断或者暂时不能执行的待完成事件。
8.按照权利要求7所述的系统，其特征在于，在多对一、多对多的数据传输中，若目标地址通信接口数据发送FIFO被占用，有其他接口的同优先级或者低优先级的数据正在通过主从通信接口数据交换调度器向该接口数据发送FIFO中写入，此时，主从通信接口数据交换调度器暂缓向该数据接口的数据写入，挂起该事件，向事件结构体添加该事件记录，包括数据源、目标地址信息，待接口数据发送FIFO解除占用后，主从通信接口数据交换调度器从事件结构体重提取数据源、目标地址信息，重新执行挂起事件。
9.按照权利要求7所述的系统，其特征在于，在多对一、多对多的数据传输中，若目标地址通信接口数据发送FIFO被占用，有其他接口的高优先级数据正在通过主从通信接口数据交换调度器向该接口数据发送FIFO中写入，此时，主从通信接口数据交换调度器向事件结构体添加中断事件记录，包括数据源以及目标地址信息，优先进行高优先级的数据传输，待高优先级数据传输完成后，主从通信接口数据交换调度器从事件结构体提取数据源、目标地址信息，恢复之前被中断的数据传输。
10.按照权利要求5所述的系统，其特征在于，所述主从通信接口数据交换调度器设置有优先级调度机制，控制命令优先级最高，短帧数据优先级次之，连续数据块优先级最低，高优先级的数据传输可中断低优先级数据的传输，待高优先级数据传输完成后继续低优先级数据传输，连续数据块传输以512字节为一个完整的数据块，连续数据块传输被高优先级传输中断时系统完成当前512字节的数据块传输后响应中断，待高优先级数据传输完成后继续传输剩余数据块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910508703.8A CN110245101A (zh) | 2019-06-13 | 2019-06-13 | 一种多通信接口数据交换板卡及其实现系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910508703.8A CN110245101A (zh) | 2019-06-13 | 2019-06-13 | 一种多通信接口数据交换板卡及其实现系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110245101A true CN110245101A (zh) | 2019-09-17 |
Family
ID=67886771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910508703.8A Pending CN110245101A (zh) | 2019-06-13 | 2019-06-13 | 一种多通信接口数据交换板卡及其实现系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110245101A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111459870A (zh) * | 2020-03-31 | 2020-07-28 | 中国电子科技集团公司第五十四研究所 | 一种嵌入式程序自适应加载方法 |
| CN114780449A (zh) * | 2022-04-01 | 2022-07-22 | 扬州宇安电子科技有限公司 | 一种基于zynq芯片的数据存储及传输系统 |
| CN114915352A (zh) * | 2022-04-11 | 2022-08-16 | 南京理工大学 | 一种基于fpga的pwm调制解调控制系统 |
| WO2023028973A1 (zh) * | 2021-09-01 | 2023-03-09 | 深圳先进技术研究院 | 监控电路结构、pet探测器、pet探测器监控系统 |
| CN113326218B (zh) * | 2021-05-18 | 2023-08-18 | 中国科学院计算技术研究所 | 一种通信与调试设备电路及应用其的嵌入式智能计算系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003024032A2 (fr) * | 2001-09-13 | 2003-03-20 | 6Wind | Procede d'ordonnacement de la transmission des donnees informatiques entre differentes interfaces de communication |
| CN101087235A (zh) * | 2007-07-17 | 2007-12-12 | 中南大学 | 一种基于fpga的多功能通信接口转换设备和方法 |
| CN202339544U (zh) * | 2011-12-12 | 2012-07-18 | 西安瑞日电子发展有限公司 | 一种基于usb总线接口的多通道多速率航电通讯装置 |
| CN106603430A (zh) * | 2016-11-16 | 2017-04-26 | 上海无线电设备研究所 | 基于sopc的通用数据通信接口集成方法 |
| CN106790618A (zh) * | 2016-12-30 | 2017-05-31 | 重庆前卫科技集团有限公司 | 用于水下仿真系统的多功能通信装置及其数据转发方法 |
| CN209842611U (zh) * | 2019-06-13 | 2019-12-24 | 吉林大学 | 一种多通信接口数据交换板卡 |
-
2019
- 2019-06-13 CN CN201910508703.8A patent/CN110245101A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003024032A2 (fr) * | 2001-09-13 | 2003-03-20 | 6Wind | Procede d'ordonnacement de la transmission des donnees informatiques entre differentes interfaces de communication |
| CN101087235A (zh) * | 2007-07-17 | 2007-12-12 | 中南大学 | 一种基于fpga的多功能通信接口转换设备和方法 |
| CN202339544U (zh) * | 2011-12-12 | 2012-07-18 | 西安瑞日电子发展有限公司 | 一种基于usb总线接口的多通道多速率航电通讯装置 |
| CN106603430A (zh) * | 2016-11-16 | 2017-04-26 | 上海无线电设备研究所 | 基于sopc的通用数据通信接口集成方法 |
| CN106790618A (zh) * | 2016-12-30 | 2017-05-31 | 重庆前卫科技集团有限公司 | 用于水下仿真系统的多功能通信装置及其数据转发方法 |
| CN209842611U (zh) * | 2019-06-13 | 2019-12-24 | 吉林大学 | 一种多通信接口数据交换板卡 |
Non-Patent Citations (1)
| Title |
|---|
| 宗安 等: "多普勒天气雷达高速数据采集系统的设计", 《成都信息工程学院学报》, vol. 30, no. 2, pages 136 - 142 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111459870A (zh) * | 2020-03-31 | 2020-07-28 | 中国电子科技集团公司第五十四研究所 | 一种嵌入式程序自适应加载方法 |
| CN113326218B (zh) * | 2021-05-18 | 2023-08-18 | 中国科学院计算技术研究所 | 一种通信与调试设备电路及应用其的嵌入式智能计算系统 |
| WO2023028973A1 (zh) * | 2021-09-01 | 2023-03-09 | 深圳先进技术研究院 | 监控电路结构、pet探测器、pet探测器监控系统 |
| CN114780449A (zh) * | 2022-04-01 | 2022-07-22 | 扬州宇安电子科技有限公司 | 一种基于zynq芯片的数据存储及传输系统 |
| CN114780449B (zh) * | 2022-04-01 | 2022-11-25 | 扬州宇安电子科技有限公司 | 一种基于zynq芯片的数据存储及传输系统 |
| CN114915352A (zh) * | 2022-04-11 | 2022-08-16 | 南京理工大学 | 一种基于fpga的pwm调制解调控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110245101A (zh) | 一种多通信接口数据交换板卡及其实现系统 | |
| CN101208678B (zh) | 用于rs-232转i2c转换集成电路与主机间通信的软件层 | |
| CN101504633B (zh) | 一种多通道dma控制器 | |
| CN100468373C (zh) | 经平台总线传送和接收网络协议顺应信号包的方法 | |
| CN209842611U (zh) | 一种多通信接口数据交换板卡 | |
| CN111931442B (zh) | Fpga内嵌flash控制器及电子装置 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| CN103106169A (zh) | 基于aurora协议的高速总线接口的扩展架构 | |
| US20140119463A1 (en) | Scalable Multifunction Serial Link Interface | |
| CN103036685A (zh) | 基于dp83849c的afdx接口转换器 | |
| CN105515673B (zh) | 一种光纤通道节点卡 | |
| CN104657297A (zh) | 计算设备扩展系统及扩展方法 | |
| CN107643993A (zh) | 总线转换接口、总线转换接口的工作方法和通信设备 | |
| US20040064613A1 (en) | Apparatus and method for monitoring computer system resources | |
| CN107239423A (zh) | 一种基于扩展iic接口的装置 | |
| CN109616149A (zh) | 一种eMMC主机控制器、eMMC控制系统及控制方法 | |
| CN110196830A (zh) | 一种基于嵌入式系统的信息实时交互终端 | |
| CN114124609B (zh) | 一种基于1553b总线的通信装置及通信方法 | |
| CN114328342B (zh) | 一种用于PCIe异构加速卡的新型程控配置方法 | |
| CN111679995B (zh) | 一种基于1553b总线的空间计算机嵌入式管理执行单元 | |
| CN101436119A (zh) | 一种与存储卡通讯的系统和方法 | |
| CN209249081U (zh) | 一种eMMC主机控制器和eMMC控制系统 | |
| CN105740190A (zh) | 一种通过spi接口扩展mdio接口的方法和系统 | |
| CN101071406A (zh) | 接口可配置的通用串行总线控制器 | |
| CN116132383B (zh) | 信息传输装置、系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |