CN101436119A - 一种与存储卡通讯的系统和方法 - Google Patents

一种与存储卡通讯的系统和方法 Download PDF

Info

Publication number
CN101436119A
CN101436119A CNA2006101609671A CN200610160967A CN101436119A CN 101436119 A CN101436119 A CN 101436119A CN A2006101609671 A CNA2006101609671 A CN A2006101609671A CN 200610160967 A CN200610160967 A CN 200610160967A CN 101436119 A CN101436119 A CN 101436119A
Authority
CN
China
Prior art keywords
data
storage card
equipment
controller
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101609671A
Other languages
English (en)
Inventor
尼尔·摩洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O2Micro Inc
Original Assignee
O2Micro Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Inc filed Critical O2Micro Inc
Publication of CN101436119A publication Critical patent/CN101436119A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Storage Device Security (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种用于和存储卡通讯的系统和方法。与存储卡通讯的系统包括一个软件组件、一个控制器、一个信号接口和一个数据设备。软件提交一个请求并传输给控制器。该请求进而从控制器传输至数据设备。数据设备通过串行接口连接至控制器。数据设备还连接至存储卡。数据设备根据上述请求与控制器和存储卡交换数据。

Description

一种与存储卡通讯的系统和方法
技术领域
本发明系关于一种能够连接存储卡的系统，具体为一种配备了存储卡接口和存储卡控制设备的系统。
背景技术
存储卡是时下存储数码内容时极为受欢迎的一种方式，广泛用于数码相机、数码音频播放器和个人数据助理(PDA)等各种系统。有些系统可连接多种存储卡，包括xD-PictureTM卡、SmartMediaTM卡、CompactFlash卡、Memory StickTM卡、安全数码卡和MultiMediaCardTM卡。通常，系统配备一个组合插槽，兼容多种格式但每次只能使用一种存储卡。也有一些系统中配备了多个插槽，使得系统可以同步连接多个不同格式的存储卡。
传统的可连接存储卡的系统中都含有一个存储卡控制器。存储卡控制器中包括一个主机总线接口，包括一套编程寄存器用于软件控制，还包括一套存储控制逻辑和状态机硬件，可使用存储卡总线接口与存储卡通讯。主机总线接口通常兼容USB或PCI规范。编程寄存器符合行业标准规范，例如用于大容量存储的USB设备规格，又如安全数码协会制定的用于SD设备或MMC设备编程的总线编程接口。上述存储控制逻辑和状态机硬件通常使用软件驱动，可用于分派与通讯协议之间的控制和数据交换，通讯协议对应存储卡类型中的一种，并使用存储卡总线接口的输入/输出信号。
然而，常用的一体的存储卡连接控制器，其封装和制造成本较高。而且，传统的存储卡控制器为了容纳并行数据总线接口的存储卡，其所需引脚数(terminal count)较多，进一步加大了成本。另外，传统的存储卡连接控制器中可能集成了其它连接功能，例如PC卡控制、IEEE1394控制和/或Smart Card控制等。系统制造商使用的单块主板上各个模块之间的连接特性不尽相同，使得其封装必须兼容多种连接控制器(底座兼容、管脚兼容)，才能连接各种存储卡。
发明内容
本发明提供了一种方法，用于系统和存储卡之间交换数据。该方法的步骤包括载入需要交换的数据、将数据并转串(serializing)、将数据再串转并(de-serializing)以及存储数据。通过将数据串行化，每个传输周期传输中传输预设值大小(比如2数位)的数位宽度，因此，数据交换只需2根数据线。
本发明还提供了一种用于和存储卡通讯的系统。该系统包括软件组件、一个控制器、一个信号接口和一个数据设备。软件提出一个请求并传输给控制器。该请求进而从控制器传输到数据设备。数据设备通过串行接口连接到控制器，并同时连接至存储卡。数据设备根据该请求与控制器和存储卡交换数据。
附图说明
结合相应附图，以下对典型实施例的详细描述将使得本发明之优点显而易见。
图1为本发明实施例的一个典型系统的块图。
图2为图1实施例中主机总线控制器(HBC)和数据扩展设备(DEC)的块图。
图3为使用本发明实施例的典型的单字节读取传输串行接口(SIF)协议。
图4为使用本发明实施例的典型的单字节写入传输SIF协议。
图5为使用本发明实施例的典型的512字节读取传输SIF协议。
图6为使用本发明实施例的典型的512字节写入传输SIF协议。
图7为图4中字节写入传输SIF协议的波形图。
图8为图1中系统数据交换的流程图。
具体实施方式
图1为本发明实施例的一个典型系统100。系统100可以是计算机系统，包括软件和硬件组件。软件组件包括至少一个应用软件101和软件驱动102。硬件组件包括一个系统中央处理单元(CPU)103、系统核心逻辑和总线接口104、主机总线控制器(HBC)105、一个串行接口(SIF)106、一个数据扩展设备(DEC)107以及一个插槽连接器108。以上构造一般用于连接具有并行数据总线接口的存储卡109以供应用软件101使用。存储卡109常见的类型为xD-PictureTM卡和/或SmartMediaTM卡。本领域技术人员应该理解，其它类型的存储卡也在考虑之列，例如CompactFlash卡、Memory StickTM卡、安全数码卡和MultiMediaCardTM卡。建立起连接后，应用软件101即可读写存储卡109中的信息，例如存储卡109提供的存储空间，或者是存储卡109提供输入或输出功能以连接个域网(PAN)、码分多址(CDMA)网络、局域网(LAN)、广域网(WAN)以及数码照相机等等。
要开始连接，首先要将存储卡109插入系统100的插槽连接器108中。插槽连接器108可以是兼容多种存储卡的组合插槽，例如4合1读卡器可兼容XD、安全数码SD、MultiMediaCardTM MMC和Memory Stick这四种类型。软件组件运行于系统CPU 103上。常用的计算机系统CPU有英特尔和AMD CPU。系统CPU 103通过系统核心逻辑和总线接口104中的一套核心逻辑连接到HBC 105，负责根据CPU的操作分派地址给计算机总线输入/输出接口，如USB、PCI或PCIExpress。HBC 105中含有一套编程寄存器，并含有一套存储控制信号可用于连接至插槽连接器108。存储控制信号后文将作详细描述。HBC 105还通过信号接口106连接至DEC 107。常用的信号接口为串行接口(SIF)连接，SIF连接操纵通讯协议，负责在HBC 105和DEC 107之间交换数据请求和数据元(dataelement)，进而存储卡109和DEC 107之间也使用数据信号连接来交换数据元。SIF连接常用的通讯协议下文将有描述。
另外，应用软件101并不在CPU 103上运行以直接读取HBC 105中的编程寄存器，而是软件驱动102从高层协议提取HBC 105的物理细节，从而将存储卡109用作数据交换。
上述系统100的架构称为分离控制器(split controller)架构，使用两个芯片实现存储卡连接，即HBC 105和DEC 107。分离控制器架构中，HBC 105和DEC107分别封装和制造，其造价低于传统的一体的存储卡连接控制器，因此有利于降低系统成本。另外，DEC 107可将输入/输出引脚从主控制器中分离出来，而HBC 105与主控制器封装兼容。这样，通过引入DEC 107，主控制器封装的引脚数大大减少。当存储卡连接所需模块数量较少时，引脚数的减少也就意味着系统成本的降低。
图2为图1中HBC 105和DEC 107的块图200。假设HBC 105使用PCI总线接口，其中包含PCI时钟计时参考(timing reference)210，还包含数据和控制信号201。HBC 105将配备PCI总线控制逻辑202，并为其它整合的功能提供PCI连接，所谓其它整合功能可能包括PC卡控制、IEEE 1394控制、安全数码SD控制、Memory Stick MS控制和Smart Card控制。HBC 105还含有一套编程寄存器204，用于向系统提供控制和状态信息，还含有一个数据交换端口。写入该数据交换端口的数据存储在数据缓冲器205中，从该端口读取的数据也是从数据缓冲器205中读取。
编程寄存器读写可直接控制HBC 105的一个输出，编程寄存器204中的一个编程寄存器可控制一个电源使能信号220。电源使能信号220连接到一个电源模块FET209的控制端口，电源模块FET 209可通过电源线227向插槽连接器108供电或取消供电。在系统100的一个实施例中，电源线227可同时给存储卡109和DEC 107供电。
另外，编程寄存器读写还可将活动请求(action requests)传输给协议逻辑和状态机206，其中存储控制输入/输出信号与一种存储卡规格兼容。协议逻辑和状态机206直接控制一个命令锁存使能(command latch enable，CLE)输出221，一个地址锁存使能(address latch enable，ALE)输出222，一个存储卡使能(mediacard enable，CE#)输出223，以及一个写保护(WPO)输出224。根据存储卡的规格，由存储就绪信号R/B#225和写保护输入信号WPI#226来给协议逻辑和状态机206提供状态控制。
另外，HBC 105通过在SIF 106上初始化数据交换来直接控制存储卡数据路径230和数据选通(data strobe)228和229。HBC 105还含有一个HBC SIF引擎207，一般由逻辑和状态机硬件组成并使用SIF协议，DEC 107和数据缓冲器205之间数据交换的建立由协议逻辑和状态机206直接控制。SIF接口106可使用一个第一输入/输出SIF0信号211和一个第二输入/输出SIF1信号212实现，上述两个信号在HBC 105和DEC 107之间形成一个双线双向通讯连接。
本领域技术人员将理解，串行接口106还可使用其它传统配置来实现。另外，串行接口106只是HBC 105和DEC 107之间使用的一种典型通讯协议，也可使用其它信号接口结构达到减少HBC 105引脚数的目的。
SIF接口106上使用的协议与DEC 107中的DEC SIF引擎208的设计兼容。DEC SIF引擎208可由逻辑和状态机硬件组成，通过使用一个读取使能选通(readenable stobe)RE#输出228、一个写入选通WE#输出229和输入/输出数据路径230来执行与存储卡109之间的数据交换，输入/输出数据路径230为一个字节宽度数据端口DATA[7:0]，数据交换采用SIF协议。
如图2所示，HBC 105和DEC 107同样可在输出信号路径中配置输出信号缓冲器，在输入信号路径中配置输入信号缓冲器，在双向信号路径中配置输入/输出信号缓冲器。
本领域技术人员将理解，传统方法是将HBC 105通过插槽连接器108直接连接至存储卡109。HBC为了兼容多种存储卡规格需要大量的引脚。本发明的构造中，HBC 105通过DEC 107间接连接至存储卡109，DEC 107通过SIF 106与HBC 105通讯，通过插槽连接器108与存储卡109通讯。因此，HBC 105的引脚数得以大幅减小，从而节约了成本。
以下图3—6都是描述的典型通讯协议，假定DEC 107和插槽连接器108之间的连接包括低有效(active low)的读取使能选通RE#228、低有效的写入使能选通WE# 229和DATA[7:0]路径连接230。在图示的很多周期中，DATA[7:0]接口230都是高阻态或者是状态Z(Z-state)，DATA[7:0]接口230处于上述状态时通常使用传统的上拉或下拉电阻来使其保持在有效的逻辑层。另外，图示还假设使用合适转换(turn-around)周期的双线双向通讯协议和上拉电阻，其中HBC 105是SIF接口106的主控制器，负责初始化交换请求，即数据包(packets)。上述一般条件和协议的实现通讯协议领域的技术人员都可理解。
图3为系统100使用的单字节读取SIF传输协议。图示为一个11个周期数据包加上一个最后空闲周期(final idle cycle)。在最后空闲周期中，SIF接口106由HBC105驱动至2-bit 11(2’b11)，DEC 107使数据选通RE #228和WE# 229无效，DATA[7:0]接口230处于高阻态，或者状态Z。起始周期中传输需交换数据包的开头部分，交换类型为读取，通过HBC 105在SIF接口106上的驱动值为2’b10来进行。在起始周期中，DEC 107对于读取使能选通RE# 228、写入使能选通WE# 229和DATA[7:0]接口230不作任何改动。接下来的长度识别周期表明此交换为单字节交换，由HBC 105在SIF接口106上驱动值为2’b00来进行。在此周期中，DEC 107通过使RE#选通228有效开始从存储卡109读取字节。在HBC返回周期中，HBC 105驱动SIF接口106至2’b11，随后是锁存周期(latchcycle)，DEC 107锁存来自DATA[7:0]接口230的数据，该数据由存储卡109在RE#选通控制下驱动。锁存周期和选通禁止周期都是turn-around周期，图中使用星号(*)标记，其间HBC 105和DEC107都不驱动SIF接口106。RE#选通228在选通禁止周期内无效。
在第一、第二、第三和第四数据传输中，DEC 107传输将锁存周期中已读取的数据传输给HBC 105。发送完毕后进入DEC返回周期，DEC 107将SIF接口106驱动至2’b11，随后即是停止周期(stop cycle)。停止周期是一个最终数据包周期，该数据包传输给SIF接口106用于轮回(turnaround)，停止周期后面的周期由HBC 105来驱动。
图4为系统100的单字节写入SIF传输协议。同样为11个周期的数据包加上一个最后空闲周期。图4起始周期中传输需交换数据包的开头部分，交换类型为写入，通过HBC 105在SIF接口106上驱动值为2’b00来进行。长度识别周期表明此交换为单字节交换，由HBC 105在SIF接口106上驱动值为2’b00来进行。
在第一、第二、第三和第四数据传输中，HBC 105将要写入的数据传输给DEC 107。数据发送完毕后进入HBC返回周期，HBC 105驱动SIF接口106至2’b11。
DEC 107在第一数据使能周期中通过使WE#选通229有效和驱动数据字节至于DATA[7:0]接口230开始字节写入交换。当此状态持续3个周期时，常用的存储卡就可接收数据。因此，第一数据使能周期之后是第二和第三数据使能周期，其条件与第一数据使能周期相同。常用的单字节写入SIF传输协议包括一个停止周期，在此周期中DEC 107使WE#选通229无效，并使DATA[7:0]接口230回到高阻态或状态Z。
图5为系统100的512字节读取SIF传输协议。512字节读取SIF传输协议中也包括最后空闲周期和起始周期，与图3所示的单字节读取SIF传输协议中相同。长度识别周期表明此交换为512字节交换，由HBC 105驱动SIF接口106为2’b01来进行。DEC 107在此周期中通过使RE#选通228有效开始从存储卡109中读取第一个字节，随后是HBC返回周期。
第一数据字节在byte0锁存周期中锁存，随后是选通禁止周期。DEC 107每4个周期锁存一个字节的数据，其中第2个字节在byte 1锁存周期中锁存，第3个字节在byte 2锁存周期中锁存，如此在所有类似周期中重复，如图5所示。在每个512锁存周期之后的周期中都包含一个RE#选通228禁止，其中RE#选通228在4个时钟锁存周期中工作3个时钟周期，禁止1个周期，如图5所示。
在byte 0第一数据传输、byte 0第二数据传输、byte 0第三数据传输和byte0第四数据传输中，DEC 107将在byte 0锁存周期中已读取的数据传输给HBC105。如图5所示，该数据传输从byte 1持续至byte 511，随后是DEC返回周期和读取停止周期，DEC返回周期和读取停止周期都与图3所示字节读取协议中相同。
图6为系统100的512字节写入SIF传输协议。其中包括最后空闲周期和起始周期，与图4中的字节写入协议相同。长度识别周期表明该交换为512字节交换，由HBC 105驱动SIF接口106至2’b01来进行。
在byte 0第一数据传输、byte 0第二数据传输、byte 0第三数据传输和byte0第四数据传输中，HBC 105将要写入的数据的第一个字节传输给DEC 107。如图6所示，该数据传输从byte 1持续至byte 511，随后是HBC返回周期。
第一个数据字节由相应的“第四”数据传输周期完全接收后的两个周期内，DEC 107开始通过使WE#选通229有效和驱动相应的数据字节至DATA[7:0]接口230来将数据字节写入存储卡109。与图4所示的字节写入协议相同，写入使能条件持续3个周期，随后的一个周期中WE#选通229无效，DATA[7:0]接口230回到高阻态。这种4个周期的循环总共有512次，如图6所示。在第三字节511使能周期后执行停止周期，结束512字节写入协议，停止周期与图4所示相同。
图7所示为图4所示协议的典型字节写入SIF传输波形。HBC 105已在此周期中使ALE信号222有效，因此，该字节写入为一个地址周期，指明了待访问的存储卡109的数据地址。与之类似，本领域技术人员将理解其它的存储控制信号也已根据图7所示进行设定，包括命令锁存使能CLE信号221、存储卡使能信号CE# 223、写保护信号WPO 224、存储就绪信号R/B# 225和写保护输入信号WPI# 226。
传统的控制器通常在使ALE 222有效和使WE#229有效之间并不执行一个7周期的延迟，如图7所示。一般说来，ALE 222有效以后地址信息就立即可用了，根据时序规范，在ALE 222有效以后会有一个2周期的延迟再使WE# 229有效。但是，在此使用SIF传输协议传输字节给DEC 107时，在WE# 229和DATA[7:0]接口230有效之前加入了一个7周期的延迟。由于ALE 222与DATA[7:0]接口230的传输进行了同步以适应SIF协议的延迟，由HBC 105来执行此存储控制信号同步。该同步适用于一种预先设定的SIF协议类型，例如图3—6和图7中给出的各种常用协议。
图8为系统100与存储卡进行通讯的方法流程图，其中的典型系统为个人电脑系统，存储卡109为xD-Piture XD卡。
该方法的起始步骤为步骤801，存储卡插入空置的插槽连接器108。步骤801中HBC 105得知存储卡109插入插槽，通常会激活一个控制/状态寄存器和/或产生一个中断请求给系统CPU103。步骤802中，HBC 105通知计算机系统存储卡已经插入插槽，计算机系统上运行的软件与HBC 105中的控制/状态寄存器进行数据交换，得知步骤801(存储卡插入)已经完成。
步骤803中开始给存储卡109供电。由于系统100的常见实施例中存储卡109和DEC 107共用电源线227，步骤802完成后步骤804(即给DEC供电)也得以完成。通常该供电步骤通过读取另外一个控制/状态寄存器来完成，该控制/状态寄存器处于HBC 105中，用于控制电源线227。电源227电路可以是HBC 105内置，也可以是一个外部FET 209，由HBC的电源使能输出220来控制。
该方法的步骤还包括计算机系统上运行的软件与存储卡109之间交换数据。步骤805中，应用软件101提交一个与存储卡109交换数据元的读/写请求，该请求通过系统核心和总线接口104中的主机总线接口提交给HBC 105，常见的主机总线接口为PCI接口。当步骤805中提交的是写入请求时，HBC 105锁存至少一个数据元，此数据元对应写入存储卡109的请求。如果步骤805中提交的是读取请求，HBC 105则锁存一个读取地址，并与主机总线断开连接，此为PCI总线规格定义的PCI目标连接断开协议。当已经从存储卡109中读取的数据在缓冲器205中可用时，HBC 105在主PCI再次尝试读取周期时发送已读取的数据。
如上已述，常见的HBC 105有数种控制信号连接至存储卡插槽连接器108。在数据交换请求步骤805之后是控制同步步骤806，HBC 105根据DEC 107和存储卡109之间实际进行的数据交换来同步与数据交换相关的存储控制信号，举例来说，使用SIF接口106传输数据时为了与存储卡的时序信息保持一致而产生内部延迟，为了适应该延迟，可由HBC 105延长存储卡使能信号223，或者延长命令锁存使能信号221，或者延长地址锁存使能信号222。由于SIF协议为HBC 105所已知，控制同步步骤805中的存储控制信号计时调整一般是在存储协议逻辑和状态机206中预先设定。
请求传输步骤807中，HBC 105将在步骤805中收集到的数据交换类型和数据大小等信息传输给DEC 107，使用SIF接口106传输上述信息。该传输在起始周期和长度识别周期中执行，如图3—6所示。
在判断步骤808中，DEC 107根据请求传输步骤807中得到的信息来判断该请求是读取请求还是写入请求。如果是写入请求，则执行DEC写入步骤809，HBC 105传输至少一个数据元给DEC 107，如图4和图6所示的SIF协议中的2比特/周期数据传输。随后进行存储卡写入步骤810，DEC 107使一个数据元对DATA[7:0]接口230的数据信号有效。在常用实施例中，DEC 107还使写入使能信号WE#选通229有效来控制通过DATA[7:0]接口230给存储卡109的字节传输。
如果是读取请求，DEC 107在从步骤807中得知是读取请求后执行步骤812，即存储卡读取步骤，从存储卡109中读取一个数据元。在常用实施例中，DEC 107还在存储卡读取步骤812中使读取使能RE#选通228有效来控制存储卡109通过DATA[7:0]接口230传输来的字节。获得数据元后，执行DEC读取步骤813，DEC107将至少一个数据元传输给HBC 105，如图3和图5所示的SIF协议中的2比特/周期数据传输。在DEC读取步骤813中，当HBC 105接收到数据时，数据被放入缓冲器205，并在HBC读取步骤814中使用HBC主机总线接口传输给软件组件，读取操作完成。
通过以上描述，我们应该了解该方法还包括将需要交换的数据串行化和反串行化，因为HBC 105通过主机总线接口和系统CPU通讯，通过SIF接口106和DEC 107通讯，而DEC 107通过存储卡接口与存储卡109通讯。
图8仅仅给出了一个数据元的交换流程，在步骤811中，通过拔出存储卡109或者执行软件指令终结数据交换之后，流程回到存储卡插入步骤801。因此，实际上可以传输多个数据元，存储卡写入步骤810和HBC读取步骤814之后实际上有多个请求，分别在交换请求提交步骤805中由软件组件来提交。
实际操作中，系统可能是各种能够与多种存储卡交换数据的系统，存储卡类型包括xD-PictureTM卡、SmartMediaTM卡、CompactFlash卡、Memory StickTM卡、安全数码卡和MultiMediaCardTM卡。上述存储卡通常都具备一个并行通讯接口，存储卡与系统主控制器(系统100中的主控制器即为HBC105)之间每个传输周期所传输的数位宽度为预先设定。例如，预先设定该数位宽度为1个字节，即8个数位。为了减少主控制器的引脚数从而节约成本，在存储卡和主控制器之间使用一个数据设备(系统100中即为DEC 107)。数据设备与存储卡通过并行通讯接口进行通讯，数据设备与主控制器之间通过信号接口进行通讯，该信号接口引脚数较少，例如系统100中的SIF接口106。此种结构称为分离控制器架构，通过两块芯片实现与存储卡的连接，即主控制器和数据设备。分离控制器架构使用了一种将数据信号串行化和反串行化并选通信号的方法来连接存储卡。
在此描述之实施例仅为多种可能的实施例中选取的一部分，仅用于说明本发明，而非将本发明之范围限制于上述实施例。在不背离后附权利要求书所界定的本发明精神和发明范围的前提下，显然可以有多种其它的实施例，本领域的技术人员也易于理解。另外，在说明书和权利要求中提及的单个元素，在不特别说明限于单数的情况下，视为同样适用于其复数形式。

Claims (39)

1.一种用于系统和存储卡交换数据的方法，其特征在于，其步骤包括：
载入需要交换的数据，当读取存储卡时需要交换的数据从存储卡载入，当写入存储卡时需要交换的数据则是从系统载入；
根据串行接口协议将需要交换的数据串行化；
根据串行接口协议将需要交换的数据反串行化；
存储需要交换的数据，如果读取存储卡则需要交换的数据是存储在系统中，如果写入存储卡则需要交换的数据是存储在存储卡中。
2.根据权利要求1所述之方法，其特征在于，所述步骤还包括使能数据交换。
3.根据权利要求1所述之方法，其特征在于，所述串行接口协议使用双线双向通讯。
4.根据权利要求1所述之方法，其特征在于，所述串行接口协议包括字节读取传输协议和字节写入传输协议。
5.根据权利要求4所述之方法，其特征在于，所述字节读取传输协议包括：
开始读取字节，此时控制器和数据设备之间的串行接口设定在第一个预设值；
提交所需交换的数据大小供字节读取使用，此时串行接口设定在第二个预设值，并使一个读取使能信号对存储卡有效；
从存储卡中锁存需要交换的数据给数据设备；
使用串行接口将需要交换的数据从数据设备传输至控制器，每个传输周期传输预设值大小的数位宽度。
6.根据权利要求4所述之方法，其特征在于，所述字节写入传输协议包括：
开始字节写入，此时控制器和数据设备之间的串行接口设定在第一个预设值；
提交所需交换数据的大小供字节写入使用，此时串行接口设定在第二个预设值，并使一个写入使能信号对存储卡有效；
使用串行接口将需要交换的数据从控制器传输给数据设备，每个传输周期传输预设值大小的数位宽度；
将需要交换的数据从数据设备传输给存储卡。
7.一种用于系统和存储卡通讯的方法，其特征在于，其步骤包括：
提交一个请求给系统中的控制器；
将该请求传输给系统中的数据设备；
根据一种串行接口协议在控制器和数据设备之间使用一个串行接口交换数据；
根据上述串行接口协议在数据设备和存储卡之间交换数据。
8.根据权利要求7所述之方法，其特征在于，所述步骤还包括：
从一个第一寄存器处得知存储卡已插入插槽；
根据第一寄存器的状态给存储卡供电。
9.根据权利要求7所述之方法，其特征在于，所述步骤还包括：
在系统软件和控制器之间交换数据。
10.根据权利要求7所述之方法，其特征在于，所述步骤还包括：
根据存储卡和数据设备之间交换数据的请求来同步存储控制信号。
11.根据权利要求10所述之方法，其特征在于，所述存储控制信号为控制锁存使能信号或者地址锁存使能信号。
12.根据权利要求10所述之方法，其特征在于，在传输请求中使存储控制信号有效。
13.根据权利要求7所述之方法，其特征在于，所述请求包括数据交换的类型和需要交换的数据大小信息。
14.根据权利要求13所述之方法，其特征在于，所述交换类型为字节写入或字节读取。
15.根据权利要求13所述之方法，其特征在于，所述需要交换的数据大小为单字节或512字节。
16.根据权利要求7所述之方法，其特征在于，所述请求使用串行接口根据串行接口协议来传输。
17.根据权利要求7所述之方法，其特征在于，处理多个传输周期来在控制器和数据设备之间交换数据，每个传输周期传输预设值大小的数位宽度。
18.根据权利要求7所述之方法，其特征在于，所述串行接口协议使用双线双向通讯。
19.根据权利要求7所述之方法，其特征在于，所述数据设备和存储卡之间交换数据的步骤还包括：
使一个使能选通信号对存储卡有效；
根据上述使能选通信号通过存储数据路径传输数据。
20.根据权利要求19所述之方法，其特征在于，所述使能选通信号为读取使能选通信号或写入使能选通信号。
21.根据权利要求19所述之方法，其特征在于，所述存储数据路径为8比特宽度。
22.一种用于和存储卡通讯的系统，其特征在于，包括：
一个软件组件，该软件可提交请求；
一个控制器，可接收请求并控制该请求的执行；
一个信号接口；
一个数据设备，通过串行接口连接至控制器，该数据设备可从控制器接受请求并通过信号接口与控制器交换数据，该数据设备还连接至存储卡，可根据上述请求与存储卡交换数据。
23.根据权利要求22所述之系统，其特征在于，所述软件组件包括至少一个应用软件和软件驱动。
24.根据权利要求22所述之系统，其特征在于，所述控制器还包括一个第一串行接口(SIF)引擎，该引擎连接至信号接口，用于将需要交换的数据串行化和反串行化。
25.根据权利要求22所述之系统，其特征在于，所述数据设备还包括一个第二串行接口(SIF)引擎，该引擎连接至信号接口，用于将需要交换的数据串行化和反串行化。
26.根据权利要求22所述之系统，其特征在于，还包括一个插槽，该插槽将存储卡连接至控制器和数据设备，其中控制器传输多个存储控制信号给插槽，数据设备传输多个选通信号给插槽，并在数据设备和插槽之间连接一个存储数据路径用于传输数据。
27.根据权利要求26所述之系统，其特征在于，所述多个选通信号包括一个读取选通信号和一个写入选通信号，使得存储卡和数据设备之间得以交换数据。
28.根据权利要求26所述之系统，其特征在于，所述存储数据路径为8比特宽度。
29.根据权利要求22所述之系统，其特征在于，所述信号接口为双线双向接口。
30.根据权利要求22所述之系统，其特征在于，所述控制器还包括一个第一寄存器，用于表明存储卡是否插入插槽，并可控制给存储卡供电。
31.根据权利要求22所述之系统，其特征在于，所述控制器还包括：
一套编程寄存器，用于接收请求；
一个连接到编程寄存器的协议逻辑和状态机，可根据预设的存储卡通讯协议控制请求的执行。
32.一种用于将存储卡连接至系统的设备，其特征在于，所述系统包括一个主机总线控制器，用于将存储卡连接至系统，该设备包括：
一个第一信号接口，连接至系统中的主机总线控制器；
一个逻辑集，连接到第一信号接口，可运行一种通讯协议，该通讯协议用于控制存储卡和系统之间的数据交换；
一个数据设备，通过第一信号接口连接至主机总线控制器，该数据设备可与主机总线控制器交换数据，该数据设备还连接至存储卡用于数据交换。
33.根据权利要求32所述之设备，其特征在于，所述第一信号接口为双线双向接口。
34.根据权利要求32所述之设备，其特征在于，所述逻辑集生成多个存储控制信号用于控制存储卡和系统之间的数据交换。
35.根据权利要求32所述之设备，其特征在于，所述逻辑集连接至第一信号接口，用于根据串行接口协议控制主机总线控制器和数据设备之间的数据交换。
36.根据权利要求35所述之设备，其特征在于，所述数据设备根据串行接口协议与存储卡交换数据。
37.根据权利要求32所述之设备，其特征在于，所述数据设备生成一个读取使能信号和一个写入使能信号以允许数据设备和存储卡之间交换数据。
38.根据权利要求32所述之设备，其特征在于，还包括一个连接在数据设备和存储卡之间的存储数据路径。
39.根据权利要求38所述之设备，其特征在于，所述存储数据路径为8比特宽度。
CNA2006101609671A 2005-12-07 2006-12-06 一种与存储卡通讯的系统和方法 Pending CN101436119A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74838305P 2005-12-07 2005-12-07
US60/748,383 2005-12-07

Publications (1)

Publication Number Publication Date
CN101436119A true CN101436119A (zh) 2009-05-20

Family

ID=40710568

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101609671A Pending CN101436119A (zh) 2005-12-07 2006-12-06 一种与存储卡通讯的系统和方法

Country Status (3)

Country Link
US (1) US20070131767A1 (zh)
CN (1) CN101436119A (zh)
TW (1) TW200811723A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107771330A (zh) * 2015-06-22 2018-03-06 高通技术国际有限公司 具有多个sdio单元的单个sdio接口

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI420320B (zh) * 2010-08-02 2013-12-21 O2Micro Int Ltd 位址配置設備、系統及其方法
CN105045704B (zh) * 2015-06-24 2017-11-03 哈尔滨工业大学 一种利用pci主模式实现板卡间数据交互的方法
US12016113B2 (en) * 2020-12-22 2024-06-18 Intel Corporation Mitigating PDN induced RF interference using a stepped impedance filter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US7707354B2 (en) * 1999-08-04 2010-04-27 Super Talent Electronics, Inc. SRAM cache and flash micro-controller with differential packet interface
US20030084220A1 (en) * 2001-11-01 2003-05-01 Jones Larry Lawson Active adapter chip for use in a flash card reader
US7673080B1 (en) * 2004-02-12 2010-03-02 Super Talent Electronics, Inc. Differential data transfer for flash memory card
US20060218324A1 (en) * 2005-03-25 2006-09-28 Matsushita Electrical Industrial Co., Ltd Systems and methods for flexible data transfers in SDIO and/or MMC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107771330A (zh) * 2015-06-22 2018-03-06 高通技术国际有限公司 具有多个sdio单元的单个sdio接口

Also Published As

Publication number Publication date
TW200811723A (en) 2008-03-01
US20070131767A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
CN101136000B (zh) 实现sd主机/从属设备的应用处理器电路和电子设备
US5126548A (en) Ic card with additional terminals and method of controlling the ic card
CN100440242C (zh) 用于识别标准卡以及非标准卡的卡识别系统
US9977731B2 (en) Bridging device having a configurable virtual page size
US6842806B2 (en) Method and apparatus for interconnecting wired-AND buses
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US20040054864A1 (en) Memory controller
US9063849B2 (en) Different types of memory integrated in one chip by using a novel protocol
CN101568903A (zh) Nand闪存的基于命令的控制
CN102147778B (zh) 基于半双工串行总线的数据传输系统及传输控制方法
US20100064083A1 (en) Communications device without passive pullup components
CN111816627B (zh) 一种存储封装芯片及其引脚复用方法
CN111931442B (zh) Fpga内嵌flash控制器及电子装置
CN101414291A (zh) 一种主从分布式系统和应用于该系统的并行通信方法
CN102968396B (zh) 从Flash芯片到SRAM芯片的专用数据传输模块
CN101436119A (zh) 一种与存储卡通讯的系统和方法
CN116450552A (zh) 基于i2c总线异步批量读写寄存器的方法及系统
CN109522251A (zh) 一种基于PXIe总线的高速同步串口卡及其工作方法
US7478213B2 (en) Off-chip micro control and interface in a multichip integrated memory system
EP0087368B1 (en) Interchangeable interface circuit structure
CN113590520A (zh) Spi系统自动写入数据的控制方法及spi系统
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法
CN116132383B (zh) 信息传输装置、系统及方法
CN108984440B (zh) 降低集成电路功耗的方法及其控制电路
CN109086003B (zh) 降低集成电路功耗的方法及其介质接口控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090520