CN114780449B - 一种基于zynq芯片的数据存储及传输系统 - Google Patents

一种基于zynq芯片的数据存储及传输系统 Download PDF

Info

Publication number
CN114780449B
CN114780449B CN202210336703.6A CN202210336703A CN114780449B CN 114780449 B CN114780449 B CN 114780449B CN 202210336703 A CN202210336703 A CN 202210336703A CN 114780449 B CN114780449 B CN 114780449B
Authority
CN
China
Prior art keywords
data
upper computer
processing module
emmc
core processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210336703.6A
Other languages
English (en)
Other versions
CN114780449A (zh
Inventor
李继锋
李晃
朱文明
姚碧馨
贺润国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Yuan Electronic Technology Co Ltd
Original Assignee
Yangzhou Yuan Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Yuan Electronic Technology Co Ltd filed Critical Yangzhou Yuan Electronic Technology Co Ltd
Priority to CN202210336703.6A priority Critical patent/CN114780449B/zh
Publication of CN114780449A publication Critical patent/CN114780449A/zh
Application granted granted Critical
Publication of CN114780449B publication Critical patent/CN114780449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G06F12/0835—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means for main memory peripheral accesses (e.g. I/O or DMA)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

本发明公开一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和相应数据。本发明技术方案提供一种高速大容量的传输方式，解决了现有雷达系统中的数据传输及日志存储后期回放的问题。

Description

一种基于ZYNQ芯片的数据存储及传输系统
技术领域
本发明涉及雷达通信技术，具体涉及一种基于ZYNQ芯片的数据存储及传输系统。
背景技术
作为信息处理的重要组成部分，高速连续数据传输已经在很多方面得到应用，特别在电子对抗领域，电子侦察的信号已然呈现出“大数据”的趋势。随着各种复杂雷达技术及人工智能在电子侦察处理信号的深入应用，对数据的采集也提出了更高的要求。
但目前设备大多采用固态硬盘、SD卡等外部存储模式，在机载等场景使用时，由于可靠性较低，面对的环境较为复杂，温度要求苛刻，颠簸严重，很可能导致外部存储失效。
对于在实际对雷达干扰过程中对其干扰不理想或者一些异常情况往往需要复盘及分析，所以往往需要将使用过程中一些信息定期存储下来。便于后期在进行复盘时能够从数据中了解设备运行时的实际工作情况，为后期提高产品性能、提升稳定性，实现更加有效的干扰效果奠定基础。这个存储需要一定的容量要求。往往需要增加一个存储模块，不仅增加成本还增加了体积，不利于适用更小型化的应用场景。
发明内容
发明目的：本发明的目的在于解决现有技术中存在的不足，提供一种基于ZYNQ芯片的数据存储及传输系统，能够连续高速数据传输及工作日志存取。
技术方案：本发明的一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；所述内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，内部通信模块基于串行数据接口连接于外部通信设备；也就是说内部通信模块实现PL到PS以及PS到PL的数据交互、所有外设的数据交互；所述核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，并将对应信息实时传输给外部通信设备，同时将存储及传输器的工作状态和存储数据按时序发送至上位机；所述显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和其他相关数据（包括各个外部通信设备接口通信的命令控制报文等）；以及通过上位机配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过网络协议接口和串行接口分别给核心处理模块发送指令。
进一步地，所述上位机设有X86处理器、100/1000M以太网接口、液晶屏接口和串行接口， X86处理器配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过100/1000M以太网接口和串行接口分别给核心处理模块发送指令，通过液晶屏接口连接显示器。本发明的上位机可运行win10操作系统，并根据实际应用需要配置不同上位机应用软件。
进一步地，所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART 以及ZYNQ芯片自带PL的PFGA处理器和PS的ARM处理器；通过100/1000M以太网接口与上位机通信，SPI接口用于和外部信号产生单元通信，UART包括422和232，422用于接无线数传，远距离和上位机通信，可用于靶机、船舰等远距离通信场景。232可用于接外部其他设备，如电池、微波等T；核心处理模块对数据进行连续存储，包括以下步骤：
步骤1)、ZYNQ的PL端通过外部通信设备获取连续的数据，然后经过FIFO缓存于DDR3缓存器A，当达到一定门限后将数据再缓存于DDR3缓存器B，当再次达到一定门限后后重新缓存于DDR3缓存器A，将接收的数据依次循环缓存在DDR3缓存器A和DDR3缓存器B中；
步骤2)、ZYNQ的PS端核1通过标志位来判断当前DDR3写入的状态；
当数据开始缓存在DDR3缓存器B中时，PS端核1不断读取DDR3缓存器A里的数据，达到门限后将读取的数据一并写入EMMC存储器中；
当数据开始缓存在DDR3缓存器A中时，PS端核1不断读取DDR3缓存器B里的数据，达到门限后将当前读取的数据一并写入EMMC存储器中；
依次循环来读取DDR3缓存器A和DDR3缓存器B中的数据，最终都存储于EMMC存储器中。
步骤3)、若需导出EMMC存储器中的数据，则通过上位机发送EMMC数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并且按照数据包格式将EMMC存储器中存储的数据一包包的上传给上位机；
步骤4）、上位机将接收到的数据解析后形成可读文件存于本地指定文件夹；
在上述步骤1)至步骤4）过程中，上位机可随时通过中止命令结束设备核心处理模块的数据上传；且上位机可随时通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
进一步地，所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART以及 ZYNQ芯片自带PL的PFGA处理器和PS的ARM处理器；主核SPI接口用于接信号产生单元，UART和100/1000M以太网接口用于和上位机报文通信，从核用于定时存储工作日志，包括接收到上传命令后，用于通过100/1000M以太网把存储的工作日志传给上位机；核心处理模块对工作日志进行存储，详细过程如下：
步骤1）、将EMMC存储器内部划分成三个不同功能的存储区域且基地址不同；其中，存储区域一存储工作日志，存储区域二存储PDW数据，存储区域三存储EDW数据；
步骤2）、ZYNQ的PS端核2 将运行中的本机状态、外设状态及运行过程的相应数据定期以报文格式汇总成数据包，并将数据包存入DDR3缓存器的特殊缓存区；
步骤3）、ZYNQ的PS端核1通过标志位判断去读取DDR3缓存器的特殊缓存区内的数据包并存入EMMC存储器中；
步骤4)、若需导出EMMC存储器中的数据时，则通过上位机发送日志数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并按照数据包格式将EMMC存储器中存储的日志数据包按序上传给上位机；
步骤5)、上位机将接收到的数据包解析后形成可读文件存于本地指定文件夹；
步骤6)、上位机点击日志回放命令后去读取解析后的文件，形成指定的显示效果；且可复现其中任意一段的交互命令，实现异常问题的复现；
上述步骤1）至步骤5）过程中，上位机可通过中止命令随时结束设备核心处理模块的数据上传，以及可通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
进一步地，将所述EMMC存储器中存储的数据导出至上位机的具体过程为：
步骤1）、将ZYNQ的PS端通过TCP/UDP接口和RS422接口连接至上位机；
步骤2）、上位机通过TCP/UDP和RS422给ZYNQ的PS端发送导出指令；
步骤3）、ZYNQ的PS端按照导出指令以及结合EMMC读写的指针确认传递包数；PS端读取EMMC存储数据，并且按照单签数据包格式，分包上传至上位机。
进一步地，所述内部通信模块使用TCP/UDP网络通信协议通过对应接口分别连接显控交互模块和核心处理模块；
所述内部通信模块使用RS422和RS232串口通过差分转换芯片和电平转换芯片与外部通信设备相连接；
所述内部通信模块使用SPI接口快速读写外部通信设备的数据。
有益效果：本发明技术方案提供一种高速大容量的传输方式，解决了现有雷达系统中的数据传输及日志存储后期回放的问题；与现有技术相比，本发明具有以下优点：
（1）、存储速度高；本发明在ZYNQ开发板上设置EMMC存储器，能够实时记录高速连续的原始数据；
（2）、存储容量大，高速多通道数据采集会有大量数据需要存储后解析；
（3）存储可靠性高；本发明将EMMC存储器与DDR缓存配合使用实现连续的接收存储，能够面对复杂的工作环境，保证存储设备的稳定工作及存储的正确性；
（4）、抗震性好，雷达数据的获得一般通过车载、机载、弹载等发送，要求设备能够抗震动及抗冲击力；
（5）本发明便携性好，小巧方便不占体积，可用于各种使用场景。
附图说明
图1为本发明一实施例的整体结构示意图；
图2为本发明一实施例的通信示意图。
具体实施方式
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
如图1和图2所示，本实施例的的一种基于ZYNQ芯片的数据存储及传输系统，包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，内部通信模块基于串行数据接口连接于外部通信设备； 核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，并将对应信息实时传输给外部通信设备，同时将存储及传输器的工作状态和存储数据按时序发送至上位机；显控交互模块通过内部通信模块接收核心处理模块的运行状态、工作日志和其他相关数据；以及通过上位机配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过网络协议接口和串行接口分别给核心处理模块发送指令。
本实施例的上位机设有X86处理器、100/1000M以太网接口、液晶屏接口和串行接口， X86处理器配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过100/1000M以太网接口和串行接口分别给核心处理模块发送指令，通过液晶屏接口连接显示器。本发明的上位机可运行win10操作系统，并根据实际应用需要配置不同上位机应用软件。
本实施例的核心处理模块包括ZYNQ芯片自带PL的PFGA处理器、PS的ARM处理器以及EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口和UART；核心处理模块对数据进行连续存储，包括以下步骤：
步骤1)、ZYNQ的PL端通过外部通信设备获取连续的数据，然后经过FIFO缓存于DDR3缓存器A，当达到一定门限后将数据再缓存于DDR3缓存器B，当再次达到一定门限后后重新缓存于DDR3缓存器A，将接收的数据依次循环缓存在DDR3缓存器A和DDR3缓存器B中；
步骤2)、ZYNQ的PS端核1通过标志位来判断当前DDR3写入的状态；
当数据开始缓存在DDR3缓存器B中时，PS端核1不断读取DDR3缓存器A里的数据，达到门限后将读取的数据一并写入EMMC存储器中；
当数据开始缓存在DDR3缓存器A中时，PS端核1不断读取DDR3缓存器B里的数据，达到门限后将当前读取的数据一并写入EMMC存储器中；
依次循环来读取DDR3缓存器A和DDR3缓存器B中的数据，最终都存储于EMMC存储器中。
步骤3)、若需导出EMMC存储器中的数据，则通过上位机发送EMMC数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并且按照数据包格式将EMMC存储器中存储的数据一包包的上传给上位机；
步骤4）、上位机将接收到的数据解析后形成可读文件存于本地指定文件夹；
在上述步骤1)至步骤4）过程中，上位机可随时通过中止命令结束设备核心处理模块的数据上传；且上位机可随时通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
本实施例的核心处理模块包括ZYNQ芯片自带PL的PFGA处理器、PS的ARM处理器以及EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口和UART；其中核心处理模块对工作日志进行存储，详细过程如下：
步骤1）、将EMMC存储器内部划分成三个不同功能的存储区域且基地址不同；
步骤2）、ZYNQ的PS端核2 将运行中的本机状态、外设状态及运行过程的相应数据定期以报文格式汇总成数据包，并将数据包存入DDR3缓存器的特殊缓存区；
步骤3）、ZYNQ的PS端核1通过标志位判断去读取DDR3缓存器的特殊缓存区内的数据包并存入EMMC存储器中；
步骤4)、若需导出EMMC存储器中的数据时，则通过上位机发送日志数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并按照数据包格式将EMMC存储器中存储的日志数据包按序上传给上位机；
步骤5)、上位机将接收到的数据包解析后形成可读文件存于本地指定文件夹；
步骤6)、上位机点击日志回放命令后去读取解析后的文件，形成指定的显示效果；且可复现其中任意一段的交互命令，实现异常问题的复现；
上述步骤1）至步骤5）过程中，上位机可通过中止命令随时结束设备核心处理模块的数据上传，以及可通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
上述EMMC存储器中存储的数据导出至上位机的具体过程为：
步骤1）、将ZYNQ的PS端通过TCP/UDP接口和RS422接口连接至上位机；
步骤2）、上位机通过TCP/UDP和RS422给ZYNQ的PS端发送导出指令；
步骤3）、ZYNQ的PS端按照导出指令以及结合EMMC读写的指针确认传递包数；PS端读取EMMC存储数据，并且按照单签数据包格式，分包上传至上位机。
本实施例的内部通信模块使用TCP/UDP网络通信协议通过对应接口分别连接显控交互模块和核心处理模块；内部通信模块使用RS422和RS232串口通过差分转换芯片和电平转换芯片与外部通信设备相连接；内部通信模块使用SPI接口快速读写外部通信设备的数据。
通过上述实施例可以看出，本发明将DMA、DDR、EMMC相互配合，通过乒乓缓存实现连续数据如pdw的存储，其连续存储速度能够达到500ms左右。并且本发明的上位机可定时存储收到的状态信息，需要额外的存储介质；主控设备上位机的上传指令时可发送给上位机，一旦出现异常，只要没有断电，仍然会把工作日志存储下来，还可通过后期查阅日志也能知道故障之前的工作状态。

Claims (5)

1.一种基于ZYNQ芯片的数据存储及传输系统，其特征在于：包括上位机和基于ZYNQ开发板的主控设备，主控设备包括显控交互模块、内部通信模块和核心处理模块；
所述内部通信模块通过网络接口分别与显控交互模块和核心处理模块进行通信，内部通信模块基于串行数据接口连接于外部通信设备；
所述核心处理模块由上位机控制，通过内部通信模块与外部通信设备实现通信，并对接收到的数据进行处理、数据连续存储和工作日志存储，并将对应信息实时传输给外部通信设备，同时将存储器的工作状态和存储数据按时序发送至上位机；
所述显控交互模块通过内部通信模块接收核心处理模块的运行状态和工作日志；以及通过上位机配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过网络协议接口和串行接口分别给核心处理模块发送指令；
所述核心处理模块包括EMMC存储器、DDR3缓存器、100/1000M以太网接口、SPI接口、UART 以及ZYNQ芯片自带的PL端PFGA处理器和PS端ARM处理器；通过100/1000M以太网接口与上位机通信，通过SPI接口与外部信号产生单元通信，通过UART串口实现与上位机通信；
核心处理模块对数据进行连续存储，包括以下步骤：
步骤1)、ZYNQ的PL端通过外部通信设备获取连续的数据，然后经过FIFO缓存于DDR3缓存器A，当达到一定门限后将数据再缓存于DDR3缓存器B，当再次达到一定门限后重新缓存于DDR3缓存器A，将接收的数据依次循环缓存在DDR3缓存器A和DDR3缓存器B中；
步骤2)、ZYNQ的PS端核1通过标志位来判断当前DDR3写入的状态；
当数据开始缓存在DDR3缓存器B中时，PS端核1不断读取DDR3缓存器A里的数据，达到一定门限后将读取的数据一并写入EMMC存储器中；
当数据开始缓存在DDR3缓存器A中时，PS端核1不断读取DDR3缓存器B里的数据，达到一定门限后将当前读取的数据一并写入EMMC存储器中；
依次循环来读取DDR3缓存器A和DDR3缓存器B中的数据，最终都存储于EMMC存储器中；
步骤3)、若需导出EMMC存储器中的数据，则通过上位机发送EMMC数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并且按照数据包格式将EMMC存储器中存储的数据以包为单位上传给上位机；
步骤4）、上位机将接收到的数据解析后形成可读文件存于本地指定文件夹；
在上述步骤1)至步骤4）过程中，上位机可随时通过中止命令结束核心处理模块的数据上传；且上位机可随时通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
2.根据权利要求1所述的基于ZYNQ芯片的数据存储及传输系统，其特征在于：所述上位机设有X86处理器、100/1000M以太网接口、液晶屏接口和串行接口，X86处理器配置相关参数下发给核心处理模块以进行各种数据的输入输出及命令控制；上位机通过100/1000M以太网接口和串行接口分别给核心处理模块发送指令，通过液晶屏接口连接显示器。
3.根据权利要求1所述的基于ZYNQ芯片的数据存储及传输系统，其特征在于：所述核心处理模块对工作日志进行存储的详细过程如下：
步骤1）、将EMMC存储器内部划分成三个不同功能的存储区域且基地址不同，其中，存储区域一存储工作日志，存储区域二存储PDW数据，存储区域三存储EDW数据；
步骤2）、ZYNQ的PS端核2 将运行中的本机状态、外设状态及运行过程的相应数据定期以报文格式汇总成数据包，并将数据包存入DDR3缓存器的缓存区；
步骤3）、ZYNQ的PS端核1通过标志位判断去读取DDR3缓存器的缓存区内的数据包并存入EMMC存储器中；
步骤4)、若需导出EMMC存储器中的数据时，则通过上位机发送日志数据导出命令；核心处理模块通过内部通信模块接收导出命令后，通过读写指针来判断需要上传的数据包数，并按照数据包格式将EMMC存储器中存储的日志数据包按序上传给上位机；
步骤5)、上位机将接收到的数据包解析后形成可读文件存于本地指定文件夹；
步骤6)、上位机点击日志回放命令后去读取解析后的文件，形成指定的显示效果；且可复现其中任意一段的交互命令，实现异常问题的复现；
上述步骤1）至步骤5）过程中，上位机可通过中止命令随时结束核心处理模块的数据上传，以及可通过覆盖命令复位EMMC存储，使EMMC从头开始存储。
4.根据权利要求3所述的基于ZYNQ芯片的数据存储及传输系统，其特征在于：将所述EMMC存储器中存储的数据导出至上位机的具体过程为：
步骤1）、将ZYNQ的PS端分别通过TCP/UDP接口和RS422接口连接至上位机；
步骤2）、上位机通过TCP/UDP和RS422给ZYNQ的PS端发送导出指令；
步骤3）、ZYNQ的PS端按照导出指令以及结合EMMC读写的指针确认传递包数；PS端读取EMMC存储数据，并且按照单签数据包格式，分包上传至上位机。
5.根据权利要求1所述的基于ZYNQ芯片的数据存储及传输系统，其特征在于：所述内部通信模块使用TCP/UDP网络通信协议通过对应TCP/UDP接口分别连接显控交互模块和核心处理模块；
所述内部通信模块使用RS422接口通过差分转换芯片和电平转换芯片与外部通信设备相连接；
所述内部通信模块使用SPI接口快速读写外部通信设备的数据。
CN202210336703.6A 2022-04-01 2022-04-01 一种基于zynq芯片的数据存储及传输系统 Active CN114780449B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210336703.6A CN114780449B (zh) 2022-04-01 2022-04-01 一种基于zynq芯片的数据存储及传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210336703.6A CN114780449B (zh) 2022-04-01 2022-04-01 一种基于zynq芯片的数据存储及传输系统

Publications (2)

Publication Number Publication Date
CN114780449A CN114780449A (zh) 2022-07-22
CN114780449B true CN114780449B (zh) 2022-11-25

Family

ID=82426361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210336703.6A Active CN114780449B (zh) 2022-04-01 2022-04-01 一种基于zynq芯片的数据存储及传输系统

Country Status (1)

Country Link
CN (1) CN114780449B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115757222B (zh) * 2022-09-28 2023-06-20 航天恒星科技有限公司 基于pl和ps的数据传输方法及装置
CN115622958B (zh) * 2022-10-14 2023-06-27 伟乐视讯科技股份有限公司 一种zynq系统及虚拟mac实现方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573800A (zh) * 2015-12-22 2016-05-11 中船重工（武汉）凌久电子有限责任公司 一种基于zynq的单板或多板系统及在线更新方法
WO2017041567A1 (zh) * 2015-09-07 2017-03-16 武汉精测电子技术股份有限公司 基于软核处理器的fpga多镜像升级加载方法及装置
CN109587014A (zh) * 2019-01-25 2019-04-05 上海创景信息科技有限公司 Srio实时在线模拟仿真验证方法、系统及介质
CN110245101A (zh) * 2019-06-13 2019-09-17 吉林大学 一种多通信接口数据交换板卡及其实现系统
CN110309088A (zh) * 2019-06-19 2019-10-08 北京百度网讯科技有限公司 Zynq fpga芯片及其数据处理方法、存储介质
CN110471872A (zh) * 2019-07-12 2019-11-19 卡斯柯信号有限公司 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN110579642A (zh) * 2019-09-20 2019-12-17 哈尔滨工业大学 基于Zynq的机载交流电多路并行采集处理系统
CN111182660A (zh) * 2019-12-31 2020-05-19 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于通用处理器和zynq处理器交互式无线通信系统
CN111506249A (zh) * 2020-04-23 2020-08-07 珠海华网科技有限责任公司 一种基于zynq平台的数据交互系统及方法
CN112799700A (zh) * 2021-01-28 2021-05-14 西安电子科技大学 一种卫星地面控制系统及方法
CN113489594A (zh) * 2021-06-04 2021-10-08 北京中航双兴科技有限公司 基于fpga模块的pcie实时网卡
CN113590528A (zh) * 2021-07-20 2021-11-02 湖南艾科诺维科技有限公司 基于hp接口的多通道数据采集存储回放卡、系统及方法
CN113961505A (zh) * 2021-10-14 2022-01-21 南京熊猫电子制造有限公司 一种高性能硬件加速和算法验证系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8831041B2 (en) * 2011-06-27 2014-09-09 Citrix Systems, Inc. Prioritizing highly compressed traffic to provide a predetermined quality of service
US10747690B2 (en) * 2018-04-03 2020-08-18 Xilinx, Inc. Device with data processing engine array
US11295806B2 (en) * 2019-08-28 2022-04-05 Micron Technology, Inc. Large file integrity techniques
US11853599B2 (en) * 2020-03-31 2023-12-26 Kioxia Corporation Memory system and information processing system
US20210014177A1 (en) * 2020-09-26 2021-01-14 Intel Corporation Deterministic packet scheduling and dma for time sensitive networking

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017041567A1 (zh) * 2015-09-07 2017-03-16 武汉精测电子技术股份有限公司 基于软核处理器的fpga多镜像升级加载方法及装置
CN105573800A (zh) * 2015-12-22 2016-05-11 中船重工（武汉）凌久电子有限责任公司 一种基于zynq的单板或多板系统及在线更新方法
CN109587014A (zh) * 2019-01-25 2019-04-05 上海创景信息科技有限公司 Srio实时在线模拟仿真验证方法、系统及介质
CN110245101A (zh) * 2019-06-13 2019-09-17 吉林大学 一种多通信接口数据交换板卡及其实现系统
CN110309088A (zh) * 2019-06-19 2019-10-08 北京百度网讯科技有限公司 Zynq fpga芯片及其数据处理方法、存储介质
CN110471872A (zh) * 2019-07-12 2019-11-19 卡斯柯信号有限公司 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN110579642A (zh) * 2019-09-20 2019-12-17 哈尔滨工业大学 基于Zynq的机载交流电多路并行采集处理系统
CN111182660A (zh) * 2019-12-31 2020-05-19 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于通用处理器和zynq处理器交互式无线通信系统
CN111506249A (zh) * 2020-04-23 2020-08-07 珠海华网科技有限责任公司 一种基于zynq平台的数据交互系统及方法
CN112799700A (zh) * 2021-01-28 2021-05-14 西安电子科技大学 一种卫星地面控制系统及方法
CN113489594A (zh) * 2021-06-04 2021-10-08 北京中航双兴科技有限公司 基于fpga模块的pcie实时网卡
CN113590528A (zh) * 2021-07-20 2021-11-02 湖南艾科诺维科技有限公司 基于hp接口的多通道数据采集存储回放卡、系统及方法
CN113961505A (zh) * 2021-10-14 2022-01-21 南京熊猫电子制造有限公司 一种高性能硬件加速和算法验证系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的高速数据传输系统设计与实现;李正军等;《计算机测量与控制》;20160925;全文 *

Also Published As

Publication number Publication date
CN114780449A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
CN114780449B (zh) 一种基于zynq芯片的数据存储及传输系统
CN101839974B (zh) 一种双接口雷达数据记录仪
CN103077123A (zh) 一种数据写入和读取方法及装置
CN111258504B (zh) 一种基于sata接口固态硬盘的存储控制系统
CN112562121A (zh) 一种基于srio协议的存储数据和快速下载方法
CN102520892A (zh) 多功能固态数据存储回放仪
CN102063747B (zh) 一种can数据记录仪
CN201732160U (zh) 一种双接口雷达数据记录仪
CN207115383U (zh) 一种基于fpga+emmc存储阵列的存储系统
CN111506249B (zh) 一种基于zynq平台的数据交互系统及方法
CN206411658U (zh) 一种基于FPGA的NandFlash存储系统
CN103517085A (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN116224270A (zh) 基于Zynq的近感雷达回波数据和状态信息采集系统
CN112380151A (zh) 一种NVMe-oF异构存储系统及访问方法
CN107168919A (zh) 一种弹载平台数据采集存储系统和方法
CN209388378U (zh) 一种弹载视频记录仪
CN216014252U (zh) 基于hp接口的多通道数据采集存储回放卡及系统
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
CN113031862B (zh) 一种基于nvme协议控制sata盘的存储系统
CN114860158A (zh) 一种高速数据采集记录方法
CN107273314A (zh) 嵌入式多媒体芯片数据读取方法、设备及系统
CN102207921A (zh) 基于uasp协议实现多端口储存媒体的系统及其方法
CN111984199A (zh) 一种并发大容量存储方法及系统
CN111638886B (zh) 一种基于Fiber Channel的远程存储卸载设备
CN112148667B (zh) 一种基于fpga软核的缓存系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Building 4, Jiangguang Smart City East Garden, No. 15 Wenchang East Road, Guangling District, Yangzhou City, Jiangsu Province, 225006

Patentee after: Yangzhou Yuan Electronic Technology Co.,Ltd.

Country or region after: China

Address before: 225006 No. 15 Wenchang East Road, Yangzhou City, Jiangsu Province, No. 4 Building, Dongyuan, Jiangguang Wisdom City

Patentee before: YANGZHOU YU'AN ELECTRONIC TECHNOLOGY CO.,LTD.

Country or region before: China