CN111258504B - 一种基于sata接口固态硬盘的存储控制系统 - Google Patents
一种基于sata接口固态硬盘的存储控制系统 Download PDFInfo
- Publication number
- CN111258504B CN111258504B CN202010042792.4A CN202010042792A CN111258504B CN 111258504 B CN111258504 B CN 111258504B CN 202010042792 A CN202010042792 A CN 202010042792A CN 111258504 B CN111258504 B CN 111258504B
- Authority
- CN
- China
- Prior art keywords
- control system
- upper computer
- storage control
- data
- solid state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明属于雷达存储系统领域,具体涉及一种基于SATA接口固态硬盘的存储控制系统,包括:上位机存储控制系统;高速存储板,用于接收外部雷达天线数据,并与上位机存储控制系统之间通过高速串行计算机扩展总线标准接口进行信号传输,上位机存储控制系统与高速存储板进行用户层数据与控制命令的交互;高速存储板包括主控芯片和存储介质,主控芯片与上位机存储控制系统连接,并且主控芯片向存储介质发送控制信号接收存储介质的反馈信号。本发明通过高速存储系统的数据存放以及数据控制,解决了雷达工作中采集数据丢失以及研发过程中正确性的验证问题,方便机载雷达在工作中实时存储前端采集数据,便于前期雷达研发过程中的测试以及后期对数据的分析。
Description
技术领域
本发明属于雷达存储系统领域,具体涉及一种基于SATA接口固态硬盘的存储控制系统。
背景技术
随着科技的发展,目前数据存储设备广泛应用于雷达、通信、医疗卫生、工业自动化等各行各业,由于涉及到的设备所使用的环境不同,其性能要求和实现方法也不尽相同。在雷达信号处理领域,随着雷达成像技术的发展日趋成熟,数据的采样速率有了大幅提升,这对数据存储设备提出了更高的要求。但是目前市面上的固态硬盘是远远不能达到要求的,因为存储速度的问题,需要保证雷达在飞行过程中能固态硬盘能够完整的采集前端采回的信息。而且市面上的固态硬盘可靠性较低,无人机载雷达飞行过程中环境较复杂,温度条件苛刻,颠簸严重,很可能导致固态硬盘失效。
针对以上问题,本发明有以下优点:一、存储速度高,能实时连续记录高速原始数据;二、存储容量大,高速多通道数据采集产生海量数据需要存储;三、存储可靠性高,存储设备一般在复杂的环境中工作,能够保证存储设备的稳定工作和存储数据的正确性:四、抗震性和便携性高,雷达数据的获得一般是通过车载、机载或弹载等方式,要求存储设备能承受震动和冲击且尽可能轻便。本发明致力于设计一款高速大容量存储控制系统,解决雷达系统中的高速数据存储以及后期回放的问题。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种+主题名称。本发明要解决的技术问题通过以下技术方案实现:
一种基于SATA接口固态硬盘的存储控制系统,包括:
上位机存储控制系统;
高速存储板,用于接收外部雷达天线数据,并与所述上位机存储控制系统之间通过高速串行计算机扩展总线标准接口进行信号传输,所述上位机存储控制系统与所述高速存储板进行用户层数据与控制命令的交互;
所述高速存储板包括主控芯片和存储介质,所述主控芯片与所述上位机存储控制系统连接,并且所述主控芯片向所述存储介质发送控制信号接收所述存储介质的反馈信号。
在本发明的一个实施例中,所述主控芯片采用Zynq系列FPGA模块。
在本发明的一个实施例中,所述高速存储板采用SATA接口的固态硬盘。
在本发明的一个实施例中,所述主控芯片包括可编程逻辑模块和处理系统模块;
所述可编程逻辑模块与所述上位存储控制系统通过高速串行计算机扩展总线标准互联,所述可编程逻辑模块与所述处理系统模块互联。
在本发明的一个实施例中,所述可编程逻辑模块包括路由单元、直接内存存储单元、先进先出单元;
所述路由单元通过串行高速输入输出口接口与所述上位机存储控制系统实现互联;
所述直接内存存储单元与所述上位机存储控制系统通过PCIe接口实现数据互联,并且所述直接内存存储单元与所述路由单元连接;
所述先进先出单元与所述路由单元互联,并且所述先进先出单元与所述存储介质互联。
在本发明的一个实施例中,所述处理系统模块包括先进处理器;
所述先进处理器与所述直接内存存储单元互联,并且所述先进处理器与所述存储介质互联。
在本发明的一个实施例中,所述存储介质包括第三代内存芯片和固态存储盘;
所述可编程逻辑模块与所述第三代内存芯片互联;
所述处理系统模块与所述固态存储盘互联。
本发明的有益效果:
本发明通过高速存储系统的数据存放以及数据控制,解决了雷达工作中采集数据丢失以及研发过程中正确性的验证问题,可以方便机载雷达在工作中实时存储前端采集数据,有益于前期雷达研发过程中的测试以及后期对数据的分析。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统的结构示意图;
图2是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统高速存储板的结构示意图;
图3是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统高速存储板的详细示意图;
图4是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的记录功能状态转移图;
图5是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的回放功能状态转移图;
图6是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的导出功能状态转移图;
图7是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的导入功能状态转移图;
图8是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的删除功能状态转移图;
图9是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的自检功能状态转移图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
请参见图1,图1是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统的结构示意图,包括:
上位机存储控制系统;
高速存储板,用于接收外部雷达天线数据,并与所述上位机存储控制系统之间通过高速串行计算机扩展总线标准接口进行信号传输,所述上位机存储控制系统与所述高速存储板进行用户层数据与控制命令的交互;
所述高速存储板包括主控芯片和存储介质,所述主控芯片与所述上位机存储控制系统连接,并且所述主控芯片向所述存储介质发送控制信号接收所述存储介质的反馈信号。
在本发明的一个实施例中,所述主控芯片采用Zynq系列FPGA模块。
在本发明的一个实施例中,所述高速存储板采用SATA接口的固态硬盘。
在本发明的一个实施例中,所述主控芯片包括可编程逻辑模块和处理系统模块;
所述可编程逻辑模块与所述上位存储控制系统通过高速串行计算机扩展总线标准互联,所述可编程逻辑模块与所述处理系统模块互联。
在本发明的一个实施例中,所述可编程逻辑模块包括路由单元、直接内存存储单元、先进先出单元;
所述路由单元通过串行高速输入输出口接口与所述上位机存储控制系统实现互联;
所述直接内存存储单元与所述上位机存储控制系统通过PCIe接口实现数据互联,并且所述直接内存存储单元与所述路由单元连接;
所述先进先出单元与所述路由单元互联,并且所述先进先出单元与所述存储介质互联。
在本发明的一个实施例中,所述处理系统模块包括先进处理器;
所述先进处理器与所述直接内存存储单元互联,并且所述先进处理器与所述存储介质互联。
在本发明的一个实施例中,所述存储介质包括第三代内存芯片和固态存储盘;
所述可编程逻辑模块与所述第三代内存芯片互联;
所述处理系统模块与所述固态存储盘互联。
具体的,上位机存储系统与高速存储板通过数据和控制命令的传输完成回放、导入、导出、自检、删除功能。高速存储板与雷达天线采集数据通过SRIO(Serial RapidIO,串行高速输入输出口接口)协议传输数据,完成记录功能。整体存储板系统适用于雷达机箱系统,配合前端天线与上位机可完成全部功能。
进一步地,请参见图3,图3是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统高速存储板的详细示意图,高速存储板采用3U结构,采用Zynq系列FPGA芯片,一组DDR3(Double Data Rate3,第三代内存)颗粒,2块1TB固态存储盘,写入速度可达1GB/s。用FPGA实现一个路由单元,进行数据选择。
SRIO协议模块:SRIO作为高速传输协议,可对雷达前端采集的数据进行高速传输,本发明采用5Gbps x4设计,写入速度满足雷达采样速度。在SRIO模块中有发送和接收模块,发送模块包括对数据的发送以及对包头的组装,接收模块包括接收数据以及对包头的解析
PCIe(peripheral component interconnect express,高速串行计算机扩展总线标准)协议模块:PCIe模块主要用于FPGA与上位机之间的数据交互,PCIe可扩展的接口带宽使链路速率得到了极大的提升。FPGA中的PCIe模块通过AXI(Advanced eXtensibleInterface,先进可扩展接口)总线与DDR3相连,PCIe模块为AXI主设备,DDR3为AXI从设备。其将整个FPGA的数据通路看成一个PCIe从设备,并挂接在PCIe桥上。PCIe部分的设计也是借助IP核来实现的,目前在许多FPGA内部都有可以选择的PCIe硬核,用户逻辑将要发送的数据送到PCIe硬核的接口,数据依次经过事物层、链路层和物理层后送出。PCIe传输数据的基本单元是TLP(Transcation layer package,事物层包)包,在PCIE传输数据之前,会首先在事物层将要传输的数据按照TLP的格式组成TLP包,然后TLP包依次通过链路层和物理层传输出去。
进一步地,本发明中采用PCIe总线的DMA(Programming Input/Output Model,直接内存存储)传输功能来传输数据,DMA传输包括发送模块、接收模块,发送模块主要用来生成存储器写转发的请求包,读请求包等总线事物,然后将组好的数据包发送到PCIe的发送接口。同样,接收模块会接收到接传来的数据包,解析收到的数据属于什么事物包,然后再决定数据的流向。
路由模块:由于控制系统功能分为记录功能和导入功能,但是对于SATA接口的固态硬盘来说,均为数据流入固态硬盘,所以,记录功能和导入功能的重要区别就是数据的来源,当上位机下发记录命令时,需要将数据从SRIO协议接口传入,当上位机下发导入命令时,需要数据从PCIe协议接口中通过DMA方式接入。同时路由模块还负责数据从固态硬盘流出到上位机,为回放和导出功能。同样的,回放和导出功能的重要区别就是数据的去向,当上位机下发回放命令时,需要将数据从SRIO协议接口传出,当上位机下发导出命令时,需要数据从PCIe协议接口中通过DMA方式传出。路由模块中通过一个选择控制信号,当上位机下发的命令被解析之后将控制信号传输到路由模块,再由路由模块进行选择。
FIFO(First In First Out,先进先出)模块:更改数据的位宽和时钟速率,使数据的位宽和时钟速率分别匹配路由模块与DDR3模块的设计。
DDR3模块:由于考虑到SATA接口固态硬盘的写入有时候不稳定,这里加入DDR3模块,作为缓存,当SATA接口固态硬盘写入速度降低时,可以先将导入或记录的数据存放于DDR3中,保证数据的完整性。
请参见图2,图2是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统高速存储板的结构示意图,可编程逻辑模块,分为PL,PS部分。PS部分是一个处理系统,是ARM(Advanced RISC Machine,先进处理器)的SOC(System on Chip,系统级芯片)部分,此部分可以用C语言设计,顺序执行。所以在本设计中用这部分做控制命令的解析。首先,当上位机发起一个控制命令的时候,会由PL(Progarmmable Logic,可编程逻辑)部分给PS一个中断,同时,PL会向双口RAM A中的固定地址发送一段操作数,当PS检测到中断后会主动读双口RAM中的固定地址的数据,将读出的数据通过C语言程序进行解析,命令包括自检,导入,导出,记录,回放,删除等等,然后将解析之后的操作数通过双口RAM B发送给PL部分,由PL部分的SATA固态硬盘控制逻辑去控制固态硬盘的读写,同时在读写完成后将固态硬盘的地址,容量信息再通过双口RAM B返回给PS,再由PS通过双口RAM A将信息传输给上位机。
本发明具有包括记录,导入,导出,回放,删除,自检功能。请参见图4,图4是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的记录功能状态转移图,高速存储系统中控制系统的记录功能状态转移图。上位机发出申请记录功能,上位机发起记录请求指令,先由PS部分解析之后将记录命令发送给存储控制逻辑,由存储控制逻辑检测资源,资源充足则返回申请成功状态,此时固态硬盘为写模式,然后由路由控制模块接收前端采集的数据,将其存入固态硬盘中。在上位机发送停止记录指令或者固态硬盘资源不足时停止固态硬盘的写入并向上位机返回不同的操作数,代表是停止记录还是资源不足导致的停止。请参见图5,图5是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的回放功能状态转移图,回放功能介绍。当上位机发起回放请求时,先由PS部分解析之后将记录命令发送给存储控制逻辑,由存储控制逻辑检测资源,资源充足则返回申请成功状态,并进入回放状态,将数据从固态硬盘传出到SRIO协议接口。回放功能加入了暂停功能,当上位机在回放过程中发起暂停指令,固态硬盘停止传出数据,此时检测上位机传输的帧数信息,然后通过地址映射跳转到指定的帧数进行回放,回放完成后返回回放完成指令。其中,停止指令可以由上位机在回放的任何时候发起,当PS检测到停止信号后及停止固态硬盘的数据传输。请参见图6,图6是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的导出功能状态转移图,为导出功能的状态转移图。当上位机发起导出请求时,先由PS部分解析之后将记录命令发送给存储控制逻辑,由存储控制逻辑检测资源,资源充足则返回申请成功状态,并进入导出状态。导出状态下对于固态硬盘的指令与回放时一致,即从固态硬盘中读出数据,不同的是导出的数据需要通过路由之后通过PCIe协议通信发送到上位机。请参见图7,图7是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的导入功能状态转移图,为导入功能的状态转移图。当上位机发起导出请求时,先由PS部分解析之后将记录命令发送给存储控制逻辑,由存储控制逻辑检测资源,资源充足则返回申请成功状态,并进入导入状态。在导入状态下,需要控制固态硬盘为写状态,同时控制路由模块,将数据的来源设置为PCIe协议中DMA传输收到的数。请参见图8,图8是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的删除功能状态转移图,当上位机发送删除请求时,一并发数一个地址信息和大小信息,由PS部分接收该指令解析后将实际要删除的数据的地址发送给固态硬盘控制逻辑,完成删除操作。请参见图9,图9是本发明实施例提供的一种基于SATA接口固态硬盘的存储控制系统上位机存储控制系统的自检功能状态转移图,上位机在每次上电的时候都会自动发送自检信号,当PS收到自检信号之后将命令传输给固态硬盘控制逻辑,由逻辑去复位SATA接口的固态硬盘,固态硬盘复位成功且无错误会返回一个成功信号。当上位机收到回复信号即自检结束。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (5)
1.一种基于SATA接口固态硬盘的存储控制系统,其特征在于,包括:
上位机存储控制系统;
高速存储板,用于接收外部雷达天线数据,并与所述上位机存储控制系统之间通过高速串行计算机扩展总线标准PCIe接口进行信号传输,所述上位机存储控制系统与所述高速存储板进行用户层数据与控制命令的交互;
所述高速存储板包括主控芯片和存储介质,所述主控芯片与所述上位机存储控制系统连接,并且所述主控芯片向所述存储介质发送控制信号接收所述存储介质的反馈信号;
所述高速存储板采用SATA接口的固态硬盘;
所述主控芯片包括可编程逻辑模块和处理系统模块;
所述可编程逻辑模块与所述上位机存储控制系统通过高速串行计算机扩展总线标准PCIe互联,所述可编程逻辑模块与所述处理系统模块互联;
其中,所述可编程逻辑模块包括直接内存存储单元DMA、路由单元以及先进先出单元FIFO,SRIO协议模块用于连接雷达,接收雷达数据并将所述雷达数据高速传输至高速存储板;PCIe协议模块用于与上位机存储控制系统实现数据交互;
路由单元,当上位机存储控制系统下发记录命令时,需要将数据从SRIO协议接口传入,当上位机存储控制系统下发导入命令时,需要数据从PCIe协议接口中通过DMA方式接入;同时路由单元还负责数据从固态硬盘流出,为回放和导出功能;同样的,回放和导出功能的重要区别就是数据的去向,当上位机存储控制系统下发回放命令时,需要将数据从SRIO协议接口传出,当上位机存储控制系统下发导出命令时,需要数据从PCIe协议接口中通过DMA方式传出;路由单元中通过一个选择控制信号,当上位机存储控制系统下发的命令被解析之后将控制信号传输到路由单元,再由路由单元进行选择;
上位机存储控制系统发出申请记录功能,上位机存储控制系统发起记录请求指令,先由PS部分解析之后将记录命令发送给存储控制逻辑,由存储控制逻辑检测资源,资源充足则返回申请成功状态,此时固态硬盘为写模式,然后由路由控制模块接收前端采集的数据,将其存入固态硬盘中;在上位机存储控制系统发送停止记录指令或者固态硬盘资源不足时停止固态硬盘的写入并向上位机存储控制系统返回不同的操作数,代表是停止记录还是资源不足导致的停止;回放功能加入了暂停功能,当上位机存储控制系统在回放过程中发起暂停指令,固态硬盘停止传出数据;此时检测上位机存储控制系统传输的帧数信息,然后通过地址映射跳转到指定的帧数进行回放,回放完成后返回回放完成指令;
其中,所述PS部分是处理系统模块,是ARM的系统级芯片部分;
上位机存储控制系统在每次上电时,都会自动发送自检信号,当PS部分收到自检信号之后,将命令传输给固态硬盘控制逻辑,去复位SATA接口的固态硬盘,当复位成功且无错误则返回成功信号发送至上位机存储控制系统。
2.根据权利要求1所述的基于SATA接口固态硬盘的存储控制系统,其特征在于,所述主控芯片采用Zynq系列FPGA模块。
3.根据权利要求1所述的基于SATA接口固态硬盘的存储控制系统,其特征在于,
所述路由单元通过串行高速输入输出口接口SRIO与雷达天线实现互联;
所述直接内存存储单元与所述上位机存储控制系统通过PCIe接口实现数据互联,并且所述直接内存存储单元与所述路由单元连接;
所述先进先出单元与所述路由单元互联,并且所述先进先出单元与所述存储介质互联。
4.根据权利要求3所述的基于SATA接口固态硬盘的存储控制系统,其特征在于,所述处理系统模块包括先进处理器;
所述先进处理器与所述直接内存存储单元互联,并且所述先进处理器与所述存储介质互联。
5.根据权利要求1所述的基于SATA接口固态硬盘的存储控制系统,其特征在于,所述存储介质包括第三代内存芯片和固态存储盘;
所述可编程逻辑模块与所述第三代内存芯片互联;
所述处理系统模块与所述固态存储盘互联。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042792.4A CN111258504B (zh) | 2020-01-15 | 2020-01-15 | 一种基于sata接口固态硬盘的存储控制系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042792.4A CN111258504B (zh) | 2020-01-15 | 2020-01-15 | 一种基于sata接口固态硬盘的存储控制系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111258504A CN111258504A (zh) | 2020-06-09 |
CN111258504B true CN111258504B (zh) | 2023-05-30 |
Family
ID=70955301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010042792.4A Active CN111258504B (zh) | 2020-01-15 | 2020-01-15 | 一种基于sata接口固态硬盘的存储控制系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111258504B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112362939A (zh) * | 2020-11-17 | 2021-02-12 | 深圳市道通科技股份有限公司 | 一种信号记录方法、装置、下位机、上位机及介质 |
CN113190171A (zh) * | 2021-04-02 | 2021-07-30 | 中国工程物理研究院总体工程研究所 | 一种基于高速冲击环境下的数据存储方法 |
CN113254094A (zh) * | 2021-04-14 | 2021-08-13 | 五邑大学 | 一种基于zynq的数据采集控制显示方法、装置及存储介质 |
CN113132161B (zh) * | 2021-04-14 | 2022-08-09 | 五邑大学 | 一种基于zynq的数据采集传输方法、装置、设备及存储介质 |
CN115481063A (zh) * | 2022-11-04 | 2022-12-16 | 成都立思方信息技术有限公司 | 一种分布式高速信号收发处理系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102520892A (zh) * | 2012-01-02 | 2012-06-27 | 西安电子科技大学 | 多功能固态数据存储回放仪 |
CN105224482A (zh) * | 2015-10-16 | 2016-01-06 | 浪潮(北京)电子信息产业有限公司 | 一种fpga加速卡高速存储系统 |
CN108958638A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院电子学研究所 | 超高速sar数据记录仪以及数据记录方法 |
CN109613491A (zh) * | 2018-12-24 | 2019-04-12 | 上海威固信息技术股份有限公司 | 一种基于fpga的高速信号采集存储及回放系统 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8225019B2 (en) * | 2008-09-22 | 2012-07-17 | Micron Technology, Inc. | SATA mass storage device emulation on a PCIe interface |
CN201465094U (zh) * | 2009-06-29 | 2010-05-12 | 北京理工大学 | 一种基于nand的存储板 |
CN105955899B (zh) * | 2016-04-22 | 2019-01-11 | 西安电子科技大学 | 基于全固态半导体存储器阵列的雷达数字信号处理装置 |
WO2018006393A1 (en) * | 2016-07-08 | 2018-01-11 | SZ DJI Technology Co., Ltd. | Method and system for storing images |
CN206147601U (zh) * | 2016-08-29 | 2017-05-03 | 西安辉道电子科技有限公司 | 一种高密度高速存储板卡 |
CN106897033A (zh) * | 2017-05-03 | 2017-06-27 | 北京石竹科技股份有限公司 | 一种基于fpga和固态硬盘的高速采集记录装置 |
CN110059049A (zh) * | 2019-03-27 | 2019-07-26 | 中国计量大学上虞高等研究院有限公司 | 一种实时存储装置 |
CN110069442B (zh) * | 2019-04-24 | 2022-10-14 | 北京计算机技术及应用研究所 | 一种基于zynq系列fpga的超高速数据采集装置及方法 |
CN110209607A (zh) * | 2019-05-13 | 2019-09-06 | 北京遥感设备研究所 | 一种多通道雷达中频数据采集回放系统 |
US11391814B2 (en) * | 2019-06-14 | 2022-07-19 | Intel Corporation | Software defined radar architectures |
-
2020
- 2020-01-15 CN CN202010042792.4A patent/CN111258504B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102520892A (zh) * | 2012-01-02 | 2012-06-27 | 西安电子科技大学 | 多功能固态数据存储回放仪 |
CN105224482A (zh) * | 2015-10-16 | 2016-01-06 | 浪潮(北京)电子信息产业有限公司 | 一种fpga加速卡高速存储系统 |
CN108958638A (zh) * | 2017-05-18 | 2018-12-07 | 中国科学院电子学研究所 | 超高速sar数据记录仪以及数据记录方法 |
CN109613491A (zh) * | 2018-12-24 | 2019-04-12 | 上海威固信息技术股份有限公司 | 一种基于fpga的高速信号采集存储及回放系统 |
Non-Patent Citations (3)
Title |
---|
基于FPGA控制的高速数据采集与回放系统;张成迁;董臻;何志华;吴敏;;科技信息(科学教研)(第21期);全文 * |
基于FPGA的SRIO接口逻辑设计;张家铭;;中国战略新兴产业(第12期);全文 * |
苏涛 ; 徐杰 ; 仲鸣 ; 张辉.基于全固态半导体存储器阵列的雷达数字信号处理装置.《科技成果》.2016,全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN111258504A (zh) | 2020-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111258504B (zh) | 一种基于sata接口固态硬盘的存储控制系统 | |
KR101744465B1 (ko) | 데이터를 저장하기 위한 방법 및 장치 | |
CN109412914B (zh) | 流数据与axi接口通信装置 | |
NL2011838B1 (en) | Storage device, computing system including the same and data transferring method thereof. | |
CN101839974B (zh) | 一种双接口雷达数据记录仪 | |
CN108228513B (zh) | 一种基于fpga架构的智能串口通讯装置 | |
CN105335326A (zh) | 一种基于fpga的pcie转sata接口阵列的装置 | |
CN109613491A (zh) | 一种基于fpga的高速信号采集存储及回放系统 | |
CN105573951B (zh) | 一种针对数据流传输的ahb总线接口系统 | |
WO2007005553A1 (en) | Serial ata port addressing | |
CN102761466B (zh) | 一种ieee 1394 总线数据记录处理系统和方法 | |
CN101887401A (zh) | 高速数据实时采集存储设备 | |
CN112256601A (zh) | 数据存取控制方法、嵌入式存储系统及嵌入式设备 | |
CN102063747B (zh) | 一种can数据记录仪 | |
CN111782154B (zh) | 数据搬移方法、装置及系统 | |
CN106646408B (zh) | 集回波信号采集与回放为一体的雷达回波模拟系统及方法 | |
CN103002046A (zh) | 多系统数据拷贝的rdma架构 | |
CN201732160U (zh) | 一种双接口雷达数据记录仪 | |
CN207115383U (zh) | 一种基于fpga+emmc存储阵列的存储系统 | |
CN209624766U (zh) | 一种基于fpga的高速信号采集存储及回放系统 | |
CN109582232A (zh) | 一种基于FPGA的顺序读写多片Flash系统及方法 | |
KR101029074B1 (ko) | 호스트 컨트롤러에서의 디스크립터 추적 장치 및 그 추적방법 | |
CN115221070B (zh) | 基于NVMe盘的片上系统诊断方法 | |
CN114721983B (zh) | 一种ddr4加速读写装置 | |
CN108055460B (zh) | 高速图像处理和采集系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |