CN102436207A

CN102436207A - Spi总线扩展嵌入式plc的i/o模块

Info

Publication number: CN102436207A
Application number: CN2011102994836A
Authority: CN
Inventors: 李磊; 俞阿龙; 曹凤莲; 李正; 孙红兵
Original assignee: Huaiyin Normal University
Current assignee: Huaiyin Normal University
Priority date: 2011-10-09
Filing date: 2011-10-09
Publication date: 2012-05-02

Abstract

本发明公开了一种SPI总线扩展嵌入式PLC的I/O模块，包括SPI输入扩展电路和SPI输出扩展电路，所述的SPI输入扩展电路的信号输出端口与PLC控制器中SPI模块的主入从出口相连，SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输入扩展电路和SPI输出扩展电路的时钟信号端均与PLC控制器中SPI模块的时钟信号端相连；SPI输入扩展电路和SPI输出扩展电路的控制信号端均与PLC控制器中I/O模块的控制信号端相连。本发明具有设计简单、应用方便、可靠的特点，适用于可编程控制器。

Description

SPI总线扩展嵌入式PLC的I/O模块

技术领域

本发明涉及一种可编程控制器，尤其是可编程控制器中的I/O扩展模块，具体地说是一种SPI总线扩展嵌入式PLC的I/O模块。

背景技术

目前，可编程控制器PLC由于结构简单、编程方便、性能优异和应用方便等特点，尤其近年来通用可编程逻辑控制器和微型智能可编程器的开发应用，使得PLC成为当今用途最为广泛的工业控制器。但是随着应用复杂度的提高，PLC的应用瓶颈也显示出来，嵌入式智能可编程逻辑控制器，主模块输入/输出点数范围一般从16点到60点，但是一部分I/O口复用于控制和通讯接口之后，留作I/O的只有30根左右。对于大于30点的模块必须考虑I/O的扩展。目前，通常采用多级PLC控制的方式，将使整个控制系统的复杂程度大大提高，而且系统的运行不稳定。

发明内容

为了解决现有技术存在的不足，本发明提供一种设计简单、应用方便、可靠的SPI总线扩展嵌入式PLC的I/O模块。其技术方案为：

一种SPI总线扩展嵌入式PLC的I/O模块，包括SPI输入扩展电路和SPI输出扩展电路，所述的SPI输入扩展电路的信号输出端口与PLC控制器中SPI模块的主入从出口相连，SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输入扩展电路和SPI输出扩展电路的时钟信号端均与PLC控制器中SPI模块的时钟信号端相连；SPI输入扩展电路和SPI输出扩展电路的控制信号端均与PLC控制器中I/O模块的控制信号端相连。

进一步，所述的SPI输入扩展电路包括多个依次串接的移位寄存器，各移位寄存器的信号输入端作为I/O模块的输入口，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连，末个移位寄存器的串行信号输出端与PLC控制器中SPI模块的主出从入口相连。

进一步优选，所述的SPI输入扩展电路的移位寄存器为两个。

进一步优选，所述的SPI输入扩展电路的移位寄存器均是并行输入、串行输出移位寄存器。

本发明SPI总线扩展嵌入式PLC的I/O模块，所述的SPI输出扩展电路包括多个依次串接的移位寄存器，首个移位寄存器的串行信号输入端与PLC控制器中SPI模块的主出从入口相连，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连；各移位寄存器的信号输出端作为I/O模块的输出口。

进一步优选，所述的SPI输出扩展电路的移位寄存器为两个。

进一步，所述的SPI输出扩展电路的移位寄存器均是串行输入、并行输出移位寄存器。

本发明的有益效果：

(1)本发明利用SPI总线时钟速度、数据位长度、时钟模式可以编程灵活控制的特点，具有同步串行输入和输出接口，且串行数据流在同步时钟的作用下移入或移出的设备，不需要进行寻址操作优势；

(2)本发明提出了SPI总线与移位寄存器相结合扩展嵌入式智能可编程逻辑控制器主模块I/O的设计方案，电路设计简单，成本较低，而且输入、输出扩展是两个相对独立的模块，应用起来方便、可靠，将使得这种扩展设计广泛的应用到嵌入式智能可编程逻辑控制器上。

附图说明

图1是基于TMS470R1A288微处理器的嵌入式PLC系统框图。

图2是本发明的SPI输入扩展电路的电路图。

图3是本发明的SPI输出扩展电路的电路图。

图4是本发明的移位寄存器HC595的功能模块示意图。

图5是本发明的SPI输入控制流程图。

图6是本发明的SPI输出控制流程图。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细地说明。

本发明提出了一种通过MCU的SPI总线与移位寄存器相结合分别扩展16路输入和16路输出的设计方法。SPI总线模块三线工作在Master方式下，向HC165和HC595提供同步时钟输入。主模块中，TMS470R1A288的SPI1用于主模块与扩展模块I/O之间的通讯，SPI2用来扩展主模块的I/O点数。SPI的信号线SPI2主入从出(SOMI)用于扩展输入点数，连接HC165的串行输出端；信号线SPI2主出从入(SIMO)用于扩展输出点数，连接HC595的串行输入端。

TMS470R1A288是TI公司推出的一款具有ARM7TDMI内核的16/32位精简指令集的高性能嵌入式微处理器，采用高性能静态CMOS技术，24MHz系统的时钟，在管道模式下为48MHz，拥有288KB的FLASH存储程序和16KB的放置运行程序数据的SRAM，具有Memory SecurityModule加密功能与JTAG Security Module加密功能，低功耗模式(等待模式和停止模式)的工作特性，I/O电压为3.3V。更为重要的是它拥有10种通信接口：串行外围接口(SPI/2)，串行通信接口(SCI/2)，二类串行接口(C2Sib)，标准CAN控制器SCC(SCC/2，16-MailboxCapacity)，Inter-Integrated Circuit接口(I²C/3，传输速率高达400KB)，High-EndTimer Lite接口(HET/12，带1K的HETRAM)，10位多缓冲器ADC(ADC/12，64字的FIFOBuffer)，外部时钟预分频(Extexnal clock prescal)，扩展总线模式Expansion bus module(EBM)，PGE封装通用和附加的外围I/O及PZ封装的专用I/O。TMS470R1A288丰富的外部通信接口、低功耗、低成本以及16/32位双指令集强大的功能使其作为微型智能PLC的主处理器具有非常高的性价比。

基于TMS470R1A288微处理器的嵌入式PLC系统硬件构成如图1所示，该系统对操作系统的支持广泛，包括μC/OS，Windows CE，Linux等。μC/OS-II可以看作是一个功能强大完善的多任务调度器，具有很好的可移植性，因此我们将此操作系统移植到该平台上。

SPI总线用于微处理器与外设或其它处理器之间的高速通讯，它的时钟速度、数据位长度、时钟模式可以灵活控制，实质上是一个长度可编程的移位寄存器。SPI总线具有同步串行输入和输出接口，串行数据流在同步时钟的作用下移入或移出的设备，不需要进行寻址操作，而且数据位数和同步时钟速率是可编程的。

SPI总线以主从模式工作，主入从出(SOMI)用于数据输入，主出从入(MOSI)用于数据输出，控制时钟(SPICLK)，片选(NSS)。根据SPI时钟的相位和极性的不同组合，SPI模块有四种时钟模式，CPOL＝0，串行同步时钟的空闲状态为低电平；CPOL＝1，串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA＝0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样；如果CPHA＝1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。

74HC165是8位并行输入串行输出移位寄存器，具有串行并行输入和串行输出管脚，方便多片级联和与SPI总线相接。HC595是8位串行输入/输出或者并行输出三态的移位寄存器，具有高阻关断状态，可以直接清除100MHz的移位频率，可以并行输出总线驱动，而且可以串行到并行的数据转换。结合SPI总线的特点，因此选择74HC165和HC595来扩展嵌入式智能PLC的I/O点数。74HC165和HC595状态的变化都是发生在时钟脉冲的上升沿，根据其时序特点及SPI时序特点，设计中选择SPI时钟模式0，即SPI总线模块工作在Master^[4]方式下。

HC165扩展16路输入的原理如图2所示，两片HC165为级联的关系，U1的串行输出端QH连接到U2的串行输入端SER，而U2的串行输出端QH连接到TMS470R1A288的SPI总线SPI2SOMI。两片HC165的时钟输入端同时接到SPI的时钟信号SPI2CLK。TMS470R1A288的另外一个控制信号为UDTX，同时连接到U1和U2的并行信号装入端SH_LD。UDTX上的滤波电容C1的容值需要根据信号的实际应用速率选取。

当SH_LD为低电平时，HC165会装入并行输入信号，所以在UDTX上加上拉电阻R1使CPU在不发出装入信号时SH_LD保持高电平。另外，SPI2CLK加下拉电阻R2保证在CPU上电初始化时SPI的时钟信号处于一个固定的状态，不至于是不确定的杂乱信号；另外要满足本设计中选取的SPI时钟模式的要求，SPI2CLK在初始状态时必须处于低电平。

从HC165的时序图中可以看出，8位并行输入数据装入移位寄存器后，最高位H直接输出到了串行输出端QH，当第一个移位时钟脉冲SPI2CLK的上升沿到来时，HC165的最高位H将从QH丢失，第七位输入G(LX17)的状态将会出现在QH。而且，SPI对SPISOMI的数据是在移位时钟脉冲SPI2CLK的下降沿采样并锁存的。如果8位输入信号对应的接到HC165的输入端A～H的话，将会造成输入数据的最高位丢失。因此，U2的并行输入最高位H管脚接地，而8位并行输入的最低位LXIO接到了下一级芯片U1的最高位H。图2中的这种设计可以使SPI采样到的第一个数据是LX17，而第八个数据是LX10。

SPI在同步时钟的作用下读入外部数据时，数据的第一位(HC165的第七位G)首先移入接收寄存器SPI2DAT0的最低位，然后依次向最高位移位。也就是说首先移入的数据位最终是SPI读入数据的最高位，这就决定了外部扩展输入LX10～LX17和LX20～LX27在HC165上的排列顺序，为了方便于在程序中将LX10～LX17作为一个字节处理，那么在HC165的接线上应该从LX17～LX10由高到低排列。

I/O电压为3.3V，因此设计电路中电源采用3.3V直流电，考虑系统外引线对PLC的干扰，LX10～LX17和LX20～LX27接经过光耦隔离和门电路整形后的输入信号，而且电路中使用很多滤波电容，以降低扩展电路对PLC主模块的干扰。

输出扩展电路如图3所示，两片HC595是级联的关系，TMS470R1A288的SPI总线数据输出信号端SPI2SIMO连接到U1的串行数据输入端DS，U1的串行数据输入端Q7’连接到U2的串行数据输入端DS。SPI的时钟信号SPI2CLK经过反相器U3后同时接到两片HC595的时钟输入端SH_CP。信号UDTY控制HC595数据的装入，同时连接到U1和U2的数据装入端。TMS470R1A288的另外一个控制信号OUT_EN，同时连接到两片HC595的OE端，控制并行数据的输出。

图4是HC595内部功能模块示意图，结合图3和图4，数据从SPI2SIMO输出到并行数据输出端可以分为三个阶段：首先，HC595的串行输入数据SPI2SIMO在移位时钟SPI2CLK的作用下移入移位寄存器，寄存器清除端MR为低电平时只能清除移位寄存器中的内容，并不能控制输出端的状态，设计中将该管脚通过R3电阻拉到高电平。其次，当8位数据完整的移入移位寄存器后，在UDTY信号的作用下，移位寄存器中的数据存储到8位存储寄存器中，串行数据输出端Q7’输出的是最高位Q7的状态；最后，当OE信号有效时，数据输出到8位并行数据输出端。

因为SPI2输出数据时，首先从寄存器SPI2DAT0中移出的是数据的最高位，经过8个移位时钟后，该位会移到HC595的最高位Q7端输出，这种对应关系决定了扩展输出LY10～LY17以及LY20～LY27在两片HC595上的排布顺序。

UDTY信号高电平有效，所以用电阻R1下拉到地。SPI总线在SPI2CLK的上升沿将数据输出到SPI2SIMO上，而HC595也是在移位时钟脉冲SH_CP的上升沿时对串行输入DS端的数据采样，当SPI2SIMO上的数据还未稳定就被采用时，将会造成竞争现象，HC595采样到的可能是错误的数据。设计中采取了对SPI2CLK取反后再输入到SH_CP，这样在第一个SPI2CLK的上升沿，SPI将数据输入到SPI2SIMO，而此时SH_CP为下降沿，寄存器状态不会变化；在SPI2CLK的下降沿到来时，SPI2SIMO上的数据已经稳定，此时SH_CP为上升沿，正好将数据采样，这样就可以保证HC595采样到的是稳定的SPI输出数据。

UDTY信号高电平有效，所以用电阻R1下拉到地，同时，考虑到该信号比较容易受到干扰，还需加上100pF滤波电容。电路中电源采用3.3V直流电，滤波电容用以降低扩展电路对PLC主模块的干扰。

硬件系统设计完成后，需要通过软件编程进行调试。TMS470R1A288的SPI模块数据的接收和发送是通过同一个寄存器SPI2DAT0同时实现的，因此程序设计中首先对SPI2初始化：

输入扩展的主函数为Unsigned char ReadX(unsigned char*inputArray，unsignedchar inputNum)，*inputArray为接收到的输入量，inputNum为输出量的个数。接收的数据从SPI2SOMI端口移入SPI2DAT0的最低位，设置UDTX＝1，读出输入数据，其控制流程图如图5所示。输出扩展主函数Unsigned char SendY(unsigned char*outputArray，unsigned char outputNum)，*outputArray为输出到扩展输出口的变量，outputNum为输出量数。将需要发送的数据写入SPI的寄存器SPI2DAT0，向寄存器SPI2DAT0写入数据后，设置UDTY＝1，SPI模块开始启动数据发送，从SPI2SIMO端口首先移出的是发送数据的最高位，其控制流程如图6所示。在设定的数据位数发送完成后，接收到的数据自动从SPI2DAT0拷贝到SPI2BUF，读寄存器SPI2BUF就可以得到接收到的数据。

本发明的技术方案中，发送和接收数据是分开操作的。对于SPI总线来说，工作于Master模式时，只有发送数据才能产生SPI的移位时钟信号SPI2CLK，所以读入扩展输入时，还必须先发送一个数据，也就是向SPI2DAT0写入一个任意数，才能产生移位时钟信号使HC165将扩展输入的数据移入SPI2SOMI。但是，由于这个任意数仍然会在SPI2CLK的作用下从SPI2SIMO移入HC595，所以要保证此时HC595的数据装入控制信号UTDY无效，才不会错误的装入数据。

输入测试，在SPI时钟模式0，时钟为100K，数据长度8位，接口三线工作模式，接受中断使能条件下，当LX10-LX17与LX20-LX27接高、低电平，其值如表1所示，系统运行输入扩展控制函数，CPU发出装入信号即SH_LD为低电平，系统输入数据表2所示，对比表1和表2与设计要求一致。

表1

表2

输出测试，SPI时钟模式0，时钟为100K，数据长度8位，接口三线工作模式，接受中断使能，表3为系统控制输出数据，CPU发出输出信号UDTY＝1，LY10-LY17、LY20-LY27输出的测试电平如表4所示，由表3和表4数据对比结果与设计保持一致。

表3

表4

本发明的实施例不限于此，对其技术方案的简单变换，以及等效替换均落入本发明的保护范围之内。

Claims

1.一种SPI总线扩展嵌入式PLC的I/O模块，其特征在于，包括SPI输入扩展电路和SPI输出扩展电路，所述的SPI输入扩展电路的信号输出端口与PLC控制器中SPI模块的主入从出口相连，SPI输出扩展电路的信号输入端口与PLC控制器中SPI模块的主出从入口相连，SPI输入扩展电路和SPI输出扩展电路的时钟信号端均与PLC控制器中SPI模块的时钟信号端相连；SPI输入扩展电路和SPI输出扩展电路的控制信号端均与PLC控制器中I/O模块的控制信号端相连。

2.根据权利要求1所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输入扩展电路包括多个依次串接的移位寄存器，各移位寄存器的信号输入端作为I/O模块的输入口，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连，末个移位寄存器的串行信号输出端与PLC控制器中SPI模块的主出从入口相连。

3.根据权利要求2所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输入扩展电路的移位寄存器为两个。

4.根据权利要求2所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输入扩展电路的移位寄存器均是并行输入、串行输出移位寄存器。

5.根据权利要求1所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输出扩展电路包括多个依次串接的移位寄存器，首个移位寄存器的串行信号输入端与PLC控制器中SPI模块的主出从入口相连，首个移位寄存器的串行信号输出端与下一移位寄存器的串行信号输入端相连；各移位寄存器的信号输出端作为I/O模块的输出口。

6.根据权利要求5所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输出扩展电路的移位寄存器为两个。

7.根据权利要求5所述的SPI总线扩展嵌入式PLC的I/O模块，其特征在于，所述的SPI输出扩展电路的移位寄存器均是串行输入、并行输出移位寄存器。