CN104917511A - 一种能兼容mipi和gpio控制的射频功放模组的接口电路 - Google Patents

Abstract

本发明公开一种能兼容MIPI和GPIO控制的射频功放模组的接口电路，包括MIPI模块、GPIO输入电平转换模块和选择器模块，其中输入控制端VIO_BS1为MIPI模块提供电源，输入控制端SDATA_TXEN和SCLK_MODE分别与MIPI模块和GPIO输入电平转换模块相连，另一个输入控制端IN_BS2直接与GPIO输入电平转换模块相连，MIPI模块的输出端与选择器模块相连，其中MIPI模块输出端gpion用来控制选择器模块对MIPI信号和GPIO信号进行选择，GPIO输入电平转换模块的输出端分别与选择器模块相连。本发明能兼容MIPI和GPIO控制，在模式控制上更为灵活性，实用性更好，能满足不同的应用需求，可广泛应用于集成电路技术领域。

Description

一种能兼容MIPI和GPIO控制的射频功放模组的接口电路

技术领域

本发明涉及一种集成电路的接口电路，尤其是涉及射频功放模组的接口电路。

背景技术

随着智能手机的快速发展，人们对与高性能手机的要求也越来越苛刻。高性能的手机需要其内部的处理器、基带调制解调器、显示器等设备之间的数据传输速率越来越高，因此将手机内部的众多接口如射频/基带接口、显示屏接口、摄像头等进行标准化整合，以此来减小手机设计的复杂度和增加设计的灵活性。

GPIO（General Purpose Input Output，通用输入/输出），也就是通用I/O口，GPIO控制接口主要应用在非数据传输领域，其控制电路简单可靠，因此被应用于很多设备上。MIPI(Mobile InduBry Processor Interface，移动产业处理器接口)，是MIPI联盟发起的为移动应用处理器制定的开放标准。 基与更低的功耗、更高的数据传输速率和更小的版图面积，当前，MIPI已经开始应用与手机行业、手持设备及外围设备中，如处理器、基带调制解调器、射频模组、显示器、存储器、摄像头等等。在现在的应用于手机射频功率放大器模组的接口电路的设计中，高传输速率的开放的MIPI已经开始逐步取代传统的接口，在这个过程中，一款能同时兼容MIPI和GPIO控制的接口电路将会极大增加在模式控制上的灵活性和实用性，能满足在不同应用场合的应用需求，可以在产品替代过程中起到不可或缺的作用。

发明内容

为了解决在射频功放模组接口电路中出现的MIPI接口与GPIO接口互不兼容的问题，本发明的目的是：提供了一种能同时兼容MIPI控制和GPIO控制模式的射频功放模组的接口电路，本发明增加了射频功放模组在模式控制上的灵活性，同时具有更好的实用性，应用也更为广泛。

 本发明所采用的技术方案是：一种能兼容MIPI和GPIO控制的射频功放模组的接口电路包括MIPI模块、GPIO输入电平转换模块和选择器模块。输入控制端VIO_BS1与MIPI模块相连，两个输入控制端SDATA_TXEN和SCLK_MODE分别与MIPI模块和GPIO输入电平转换模块相连，另一个输入控制端IN_BS2直接与GPIO输入电平转换模块相连，MIPI模块的四个输出端与选择器模块相连，GPIO输入电平转换模块的三个输出端分别与选择器模块相连，选择器模块的输出端分别与接口电路的输出端TXEN、MODE和BS2对应相连。

 进一步，所述的输入控制端VIO_BS1仅作为电源口为MIPI模块和GPIO输入电平转换模块提供电源，选择器模块由输入控制端VIO_BS1和VCC电源共同供电。

 所述的MIPI模块用来接收并处理MIPI信号，将接收到的MIPI信号转化为GPIO信号供给内部电路使用；所述MIPI模块还包括MIPI核、启动电路、双向缓冲器和缓冲器。所述的输入控制端VIO_BS1经启动电路与MIPI核相连，所述的输入控制端SDATA_TXEN经双向缓冲器去抖动后与MIPI核电路相连，这里的双向缓冲器为MIPI提供了读写数据的通路，所述的输入控制端SCLK_MODE经缓冲器去抖动后与MIPI核电路相连。

 所述的GPIO输入电平转换模块对输入控制端输入的信号进行高低电平判定，并将输入的高电平转换成VIO_BS1电平。所述的GPIO输入电平转换模块包括第一输入电平转换器、第二输入电平转换器和第三输入电平转换器。其中第一输入电平转换器、第二输入电平转换器和第三输入电平转换器均是具有迟滞功能的电平转换器。所述的三个输入端SDATA_TXEN、SCLK_MODE和IN_BS2分别与GPIO输入电平转换模块中的第一输入电平转换器、第二输入电平转换器和第三输入电平转换器对应相连。

 所述的选择器模块用来完成对输入的MIPI信号和GPIO信号的选通，同时将经过选择器模块选通输出的MIPI信号或GPIO信号转换到VCC电平以满足内部其它模块的电平需求。所述的选择器模块包括第一选择器、第二选择器、第三选择器、第四电平转换器、第五电平转换器和第六电平转换器。其中第一选择器、第二选择器和第三选择器都是具有选择控制位的二选一选择器。所述的第一选择器的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端和GPIO输入电平转换模块中的第一输入电平转换器的输出端对应相连；所述的第二选择器的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端和GPIO输入电平转换模块中的第二输入电平转换器的输出端对应相连；所述的第三选择器的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端和GPIO输入电平转换模块中的第三输入电平转换器的输出端对应相连；所述的第一选择器、第二选择器和第三选择器的信号输入选择端SEL均与MIPI模块中MIPI核的输出端相连，通过控制选择器的信号输入选择端SEL的电平来控制MIPI信号和GPIO信号的选通，以此来实现MIPI控制和GPIO控制。所述的第四电平转换器、第五电平转换器和第六电平转换器的输入端分别与选择器模块中的第一选择器、第二选择器和第三选择器的信号输出端对应相连。所述的第四电平转换器、第五电平转换器和第六电平转换器的输出端分别与接口电路的输出端TXEN、MODE和BS2对应相连。

 进一步，所述的输入控制端VIO_BS1仅作为电源口为MIPI模块提供电源，GPIO输入电平转换模块和选择器模块由VCC电源供电。

 所述的GPIO输入电平转换模块对输入控制端输入的信号进行高低电平判定，并实现VIO_BS1电平到VCC电平的转换；选择器模块用来完成MIPI模块中MIPI核的输出电平到VCC电平的转换并实现MIPI信号和GPIO信号的选择输出。

 所述的选择器模块包括第四电平转换器、第五电平转换器、第六电平转换器、第七电平转换器、第一选择器、第二选择器和第三选择器。第四电平转换器、第五电平转换器、第六电平转换器和第七电平转换器的输入端分别与MIPI模块中MIPI核的输出端对应相连。第一选择器的两个信号输入端A和B分别与第五电平转换器的输出端和GPIO输入电平转换模块中的第一输入电平转换器的输出端对应相连；所述的第二选择器的两个信号输入端A和B分别与第六电平转换器的输出端和GPIO输入电平转换模块中的第二输入电平转换器的输出端对应相连；所述的第三选择器的两个信号输入端A和B分别与第六电平转换器的输出端和GPIO输入电平转换模块中的第三输入电平转换器的输出端对应相连；所述的第一选择器、第二选择器和第三选择器的信号输入选择端SEL均与第四电平转换器的输出端相连，通过控制选择器的信号输入选择端SEL的电平来控制MIPI信号和GPIO信号的选通，以此来实现MIPI控制和GPIO控制。所述的第一选择器、第二选择器和第三选择器的信号输出端分别与接口电路的输出端TXEN、MODE和BS2对应相连。

 进一步，GPIO输入电平转换模块和选择器模块由VCC电源供电，所述的输入控制端VIO_BS1不仅作为MIPI模块的供电电源口，而且也作为一个GPIO输入的逻辑口使用。

 三个输入控制端VIO_BS1、SDATA_TXEN和SCLK_MODE分别与MIPI模块和GPIO输入电平转换模块相连，输入控制端IN_BS2与GPIO输入电平转换模块相连，MIPI模块的输出端与选择器模块相连，GPIO输入电平转换模块的输出端连接选择器模块，选择器模块的输出端TXEN、MODE、BS1和BS2即为整个接口电路的输出端。

 所述MIPI模块还包括MIPI核、启动电路、双向缓冲器和缓冲器。整个MIPI模块由所述的输入控制端VIO_BS1供电，所述的输入控制端SDATA_TXEN和SCLK_MODE分别经过双向缓冲器和缓冲器进行防抖动降噪处理后再与MIPI核电路相连，这里的双向缓冲器为MIPI提供了读写数据的通路，所述的启动电路与MIPI核相连。

 所述的GPIO输入电平转换模块包括第一输入电平转换器、第二输入电平转换器、第三输入电平转换器、第四输入电平转换器。其中第一输入电平转换器、第二输入电平转换器、第三输入电平转换器和第四输入电平转换器是具有滞回功能的电平转换器。通过输入电平转换器实现外部的数字输入电平到内部其它模块的工作电平之间的电平转换。

 所述的选择器模块包括第五电平转换器、第六电平转换器、第七电平转换器、第八电平转换器、第九电平转换器、第一选择器、第二选择器、第三选择器和第四选择器。其中第一选择器、第二选择器、第三选择器和第四选择器都是具有选择控制位的二选一选择器。

 所述的第六电平转换器、第七电平转换器、第八电平转换器、第九电平转换器和第五电平转换器的输入端分别与MIPI核的输出端相连。所述的第一选择器的两个信号输入端A和B分别与第六电平转换器的输出端和GPIO输入电平转换模块中的第一输入电平转换器的输出端对应相连；所述的第二选择器的两个信号输入端A和B分别与第七电平转换器的输出端和GPIO输入电平转换模块中的第二输入电平转换器的输出端对应相连；所述的第三选择器的两个信号输入端A和B分别与第八电平转换器的输出端和GPIO输入电平转换模块中的第三输入电平转换器的输出端对应相连；所述的第四选择器的两个信号输入端A和B分别与第九电平转换器的输出端和GPIO输入电平转换模块中的第四电平转换器的输出端对应相连；所述的第一选择器、第二选择器、第三选择器和第四选择器的信号输入选择端SEL均与第五电平转换器的输出端相连。所述的第一选择器、第二选择器、第三选择器和第四选择器的信号输出端分别与接口电路的输出端TXEN、MODE、BS1和BS2相连。

 本发明的有益效果是：提供了一种能同时兼容MIPI控制和GPIO控制的射频功放模组的接口电路，本发明在模式控制上更为灵活性，实用性更好，能满足不同应用场合下的应用需求。

附图说明

下面结合附图和实施例对本发明做进一步说明。

 图1为本发明的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的结构框图。

图2为本发明的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的电路结构原理图一。

图3为本发明的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的电路结构原理图二。

图4为本发明的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的电路结构原理图三。

具体实施方式

参照图1，一种能兼容MIPI和GPIO控制的射频功放模组的接口电路包括：MIPI模块、GPIO输入电平转换模块和选择器模块。所述的输入控制端VIO_BS1与MIPI模块连接，两个输入控制端SDATA_TXEN和SCLK_MODE分别与MIPI模块和GPIO输入电平转换模块连接，另一个输入控制端IN_BS2直接与GPIO输入电平转换模块连接，MIPI模块的四个输出端txen、mode、bs2和gpion与选择器模块连接，GPIO输入电平转换模块的三个输出端ls_sdata_txen、ls_sclk_mode和ls_in_bs2分别与选择器模块连接，选择器模块的输出端与接口电路的输出端TXEN、MODE和BS2对应连接。

 参照图2，进一步作为优选的实施例，所述的输入控制端VIO_BS1仅作为电源口为MIPI模块和GPIO输入电平转换模块提供电源，选择器模块由输入控制端VIO_BS1和VCC电源共同供电。

 所述MIPI模块还包括MIPI核M1、启动电路P1、双向缓冲器B1和缓冲器B2。所述的输入控制端VIO_BS1经启动电路P1与MIPI核M1连接，所述的输入控制端SDATA_TXEN经双向缓冲器B1与MIPI核电路M1连接，所述的输入控制端SCLK_MODE经缓冲器B2后与MIPI核电路M1连接。

 所述的GPIO输入电平转换模块包括第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3。所述第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3均是具有迟滞功能的电平转换器。所述的三个输入端SDATA_TXEN、SCLK_MODE和IN_BS2分别与GPIO输入电平转换模块中的第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3对应连接。

 所述的选择器模块包括第一选择器S1、第二选择器S2、第三选择器S3、第四电平转换器L4、第五电平转换器L5和第六电平转换器L6。其中第一选择器S1、第二选择器S2和第三选择器S3都是具有选择控制位的二选一选择器。所述的第一选择器S1的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端txen和GPIO输入电平转换模块中的第一输入电平转换器L1的输出端sdata_txen对应连接；所述的第二选择器S2的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端mode和GPIO输入电平转换模块中的第二输入电平转换器L2的输出端sclk_mode对应连接；所述的第三选择器S3的两个信号输入端A和B分别与MIPI模块中MIPI核的输出端bs2和GPIO输入电平转换模块中的第三输入电平转换器L3的输出端in_bs2对应连接；所述的第一选择器S1、第二选择器S2和第三选择器S3的信号输入选择端SEL均与MIPI模块中MIPI核的输出端gpion连接。所述的第四电平转换器L4、第五电平转换器L5和第六电平转换器L6的输入端分别与第一选择器S1、第二选择器S2和第三选择器S3的信号输出端对应连接。所述的第四电平转换器L4、第五电平转换器L5和第六电平转换器L6的输出端分别与接口电路的输出端TXEN、MODE和BS2对应连接。

 进一步作为优选的实施例，所述的输入控制端VIO_BS1仅作为电源口为MIPI模块提供电源，GPIO输入电平转换模块和选择器模块由VCC电源供电。

 参照图3，进一步作为优选的实施方式，所述MIPI模块包括MIPI核M1、启动电路P1、双向缓冲器B1和缓冲器B2。所述的输入控制端VIO_BS1经启动电路P1与MIPI核M1连接，所述的输入控制端SDATA_TXEN经双向缓冲器B1与MIPI核电路M1连接，所述的输入控制端SCLK_MODE经缓冲器B2后与MIPI核电路M1连接。

 所述的GPIO输入电平转换模块包括第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3。所述第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3均是具有迟滞功能的电平转换器。所述的三个输入端SDATA_TXEN、SCLK_MODE和IN_BS2分别与GPIO输入电平转换模块中的第一输入电平转换器L1、第二输入电平转换器L2和第三输入电平转换器L3对应连接。

 所述的选择器模块包括第四电平转换器L4、第五电平转换器L5、第六电平转换器L6、第七电平转换器L7、第一选择器S1、第二选择器S2和第三选择器S3。所述的第四电平转换器L4、第五电平转换器L5、第六电平转换器L6和第七电平转换器L7的输入端分别与MIPI模块中MIPI核M1的输出端gpion、txen、mode和bs2对应连接。第一选择器S1、第二选择器S2和第三选择器S3都是具有选择控制位的二选一选择器。所述的第一选择器S1的两个信号输入端A和B分别与第五电平转换器L5的输出端ls_txen和GPIO输入电平转换模块中的第一输入电平转换器L1的输出端ls_sdata_txen对应连接；所述的第二选择器S2的两个信号输入端A和B分别第六电平转换器L6的输出端ls_mode和GPIO输入电平转换模块中的第二输入电平转换器L2的输出端ls_sclk_mode对应连接；所述的第三选择器S3的两个信号输入端A和B分别第六电平转换器L6的输出端ls_bs2和GPIO输入电平转换模块中的第三输入电平转换器L3的输出端ls_in_bs2对应连接；所述的第一选择器S1、第二选择器S2和第三选择器S3的信号输入选择端SEL均与第四电平转换器L4的输出端ls_gpion连接。所述的第一选择器S1、第二选择器S2和第三选择器S3的信号输出端分别与接口电路的输出端TXEN、MODE和BS2对应连接。

 进一步作为优选的实施例，GPIO输入电平转换模块和选择器模块由VCC电源供电，所述的输入控制端VIO_BS1不仅作为MIPI模块的供电电源口，而且也作为一个GPIO输入的逻辑口使用。

 参照图4，进一步作为优选的实施方式，三个输入控制端VIO_BS1、SDATA_TXEN和SCLK_MODE分别同时与MIPI模块和GPIO输入电平转换模块连接，输入控制端IN_BS2与GPIO输入电平转换模块连接，MIPI模块的输出端与GPIO输入电平转换模块连接，GPIO输入电平转换模块的输出端与选择器模块的输入端连接，选择器模块的输出端TXEN、MODE、BS1和BS2即为整个接口电路的输出端。

 所述的MIPI模块还包括MIPI核M1、启动电路P1、双向缓冲器B1和缓冲器B2。所述的输入控制端SDATA_TXEN、SCLK_MODE分别经过双向缓冲器B1、缓冲器B2进行防抖动降噪处理后再与MIPI核M1连接，这里SDATA_TXEN为一个数据可读写的双向的输入控制端，双向缓冲器B1为MIPI提供了一条可读写数据的通路，所述的启动电路P1与MIPI核M1连接用以启动MIPI核M1。

 所述的GPIO输入电平转换模块包括第一输入电平转换器L1、第二输入电平转换器L2、第三输入电平转换器L3、第四输入电平转换器L4。其中第一输入电平转换器L1、第二输入电平转换器L2、第三输入电平转换器L3和第四输入电平转换器L4为具有滞回功能的电平转换器。电平转换器可以将外部的数字输入电平转换到内部模块的工作电平。

 所述的四个输入控制端VIO_BS1、SDATA_TXEN、SCLK_MODE和IN_BS2分别与GPIO输入电平转换模块中的第三输入电平转换器L3、第一输入电平转换器L1、第二输入电平转换器L2和第四输入电平转换器L4的输入端连接。

 所述的选择器模块包括第五电平转换器L5、第六电平转换器L6、第七电平转换器L7、第八电平转换器L8、第九电平转换器L9、第一选择器S1、第二选择器S2、第三选择器S3和第四选择器S4，这四个选择器都是具有选择控制位的二选一选择器。所述的第六电平转换器L6、第七电平转换器L7、第八电平转换器L8、第九电平转换器L9和第五电平转换器L5的输入端分别与MIPI核M1的输出端txen、mode、bs1、bs2和gpion对应连接。所述的第一选择器S1的两个信号输入端A和B分别与第六电平转换器L6的输出端和第一输入电平转换器L1的输出端对应连接；所述的第二选择器S2的两个信号输入端A和B分别与第七电平转换器L7的输出端和第二输入电平转换器L2的输出端对应连接；所述的第三选择器S3的两个信号输入端A和B分别与第八电平转换器L8的输出端和第三输入电平转换器L3的输出端对应连接；所述的第四选择器S4的两个信号输入端A和B分别与第九电平转换器L9的输出端和第四输入电平转换器L4的输出端对应连接；所述的第一选择器S1、第二选择器S2、第三选择器S3和第四选择器S4的信号输入选择端SEL均与第五电平转换器L5的输出端连接。通过设置不同的信号输入选择端SEL的电平来控制将信号输入端的A信号或者B信号传递到选择器输出端。所述的第一选择器S1、第二选择器S2、第三选择器S3和第四选择器S4的信号输出端分别与接口电路的输出端TXEN、MODE、BS1和BS2对应连接。

 下面结合具体的实施方式对本发明作进一步说明。

实施例一

本实施例以输入控制端VIO_BS1仅作为电源口为MIPI模块和GPIO输入电平转换模块提供电源，选择器模块由输入控制端VIO_BS1和VCC电源共同供电为例，对本发明的工作原理进行简单介绍。

 通常情况下MIPI模块的工作电平为1.8V，外部数字逻辑控制信号的工作电平也为1.8V，因此采用输入控制端VIO_BS1作为MIPI模块的供电电源并直接为MIPI模块供电，三个输入控制端SDATA_TXEN、SCLK_MODE和IN_BS2接收外部的数字逻辑控制信号。而射频功放模组内部的模拟电路模块在工作时通常需要较高的工作电压，一般高于1.8V，所以就需要相应的电平转换电路来完成由数字输入电平到内部模块的工作电平之间的转换。输入控制端SDATA_TXEN是一个数据可读写的双向输入控制端，双向缓冲器B1为MIPI提供了一条可读写数据的通路，缓冲器B2为一个只支持数据写入的单向缓冲器。

 当输入控制端VIO_BS1为高电平时，启动电路启动MIPI模块开始工作，此时若MIPI核检测到输入控制端SCLK_MODE输入的为一时钟序列且输入控制端SDATA_TXEN在这一时钟序列内写入一个有效的寄存器数据，则MIPI核就会在输出端txen、mode和bs2译出一个与写入MIPI核的寄存器数据相对应的输出电平并将该电平送给相对应的选择器，同时在MIPI核的输出端gpion译为高电平，而当gpion为高电平时，选择器的A通道开启，B通道关闭，那么选择器就将A通道的信号即MIPI信号传递到接口电路的输出端，此时该射频功放模组就是由MIPI信号来控制的。

 当输入控制端VIO_BS1为低电平时，整个MIPI模块均不工作，此时MIPI核的输出端txen、mode、bs2和gpion均为低电平，低电平的gpion信号控制选择器关闭A信号通道，开启B信号通道，那么选择器就将B通道的信号即GPIO信号传递到接口电路的输出端，此时该射频功放模组就是由GPIO信号来控制的。输入到四个输入控制端VIO_BS1、SDATA_TXEN、SCLK_MODE和IN_BS2的信号通过具有滞回功能的电平转换器进行防抖动处理并将接收到的外部数字输入电平转换到1.8V的工作电平。

 选择器的工作电源是由VIO_BS1直接提供，所以可以直接处理输入电平为1.8V的信号，通过控制输入选择端SEL的电平来控制将信号输入端的A信号或者B信号传递到选择器输出端。选择器选通之后的信号再经过电平转换器将其电平转换到内部模块的工作电平VCC，该实施例中射频功放模组是通过输入控制端VIO_BS1的高低电平来实现MIPI控制或者是GPIO控制。

 实施例二

该实施例是在实施例一的基础上做了进一步改进，所述的输入控制端VIO_BS1仅作为电源口为MIPI模块提供电源，GPIO输入电平转换模块和选择器模块由VCC电源供电。对于由三个输入控制端进来的信号以及由MIPI核输出的信号先经过电平转换到内部模块的工作电平后再送到选择器模块进行选通处理。该实施例中射频功放模组也是通过输入控制端VIO_BS1的高低电平来实现MIPI控制或者是GPIO控制。

 实施例三

以上两种实施例均是通过控制输入控制端VIO_BS1的高低电平来实现MIPI控制或者是GPIO控制，这样做的一个缺点就是输入控制端VIO_BS1仅作为电源口来使用，在GPIO控制时相当于牺牲掉了一个I/O口，那个GPIO的控制状态就受到了一定的限制，如在以上两种实施例中，GPIO的控制状态仅为8种，对于需要有更多种控制状态的射频功放模组来说上面的两种实施例就不在适用。

 实施例三就是在上面两种实施例的基础上做的进一步优化，在该实施例中GPIO输入电平转换模块和选择器模块由VCC电源供电，所述的输入控制端VIO_BS1不仅作为MIPI模块的供电电源口，而且也作为一个GPIO输入的逻辑口来使用，下面针对实施例三的工作原理进行简单介绍。

 四个输入控制端VIO_BS1、SDATA_TXEN、SCLK_MODE和IN_BS2接收外部的数字逻辑控制信号。由四个输入控制端进来的信号以及由MIPI核输出的信号先经过电平转换到内部模块的工作电平后再送到选择器模块进行选通处理。

 当输入控制端VIO_BS1为高电平时，启动电路启动MIPI模块开始工作，此时若MIPI核检测到输入控制端SCLK_MODE输入的为一时钟序列且输入控制端SDATA_TXEN在这一时钟序列内写入一个有效的寄存器数据，则MIPI核就会在输出端txen、mode、bs1和bs2译出一个与写入MIPI核的寄存器数据相对应的输出电平，同时在MIPI核的输出端gpion译为高电平，那么MIPI核的输出端txen、mode、bs1、bs2和gpion在经过电平转换后就将与之相对应的ls_txen、ls_mode、ls_bs1、ls_bs2和ls_gpion电平提供给选择器模块来满足其对输入电平的需求，而当ls_gpion为高电平时，选择器的A通道开启，B通道关闭，那么选择器就将A通道的信号即MIPI信号传递到接口电路的输出端，此时该射频功放模组就是由MIPI信号来控制的。

 当输入控制端VIO_BS1为高电平时，启动电路启动MIPI模块开始工作，此时若MIPI核检测到输入控制端SCLK_MODE输入的不是一个时钟序列或者输入控制端SDATA_TXEN在这一时钟序列内没有写入一个有效的寄存器数据，那么MIPI核就会在输出端txen、mode、bs1和bs2译为高电平，同时将MIPI核的另外一个输出端gpion译为低电平，该电平在经过电平转换器后送入选择器，低电平的ls_gpion信号控制选择器关闭A信号通道，开启B信号通道，那么选择器就将B通道的信号即GPIO信号传递到接口电路的输出端，此时该射频功放模组就是由GPIO信号来控制的。

 当输入控制端VIO_BS1为低电平时，整个MIPI模块均不工作，此时MIPI核的输出端txen、mode、bs1、bs2和gpion均为低电平，该电平在经过电平转换器后送入选择器模块，低电平的ls_gpion信号控制选择器关闭A信号通道，开启B信号通道，那么选择器就将B通道的信号即GPIO信号传递到接口电路的输出端，此时该射频功放模组就是由GPIO信号来控制的。

 在不增加输入控制端口的基础上，将输入控制端VIO_BS1作为MIPI模块的供电电源口的同时也作为一个GPIO输入的逻辑口来使用，可以将GPIO的控制状态扩展到16种，可以满足有更多种控制状态的射频功放模组的控制需要。

 以上是对本发明的较佳实施进行了具体的说明，但本发明创造并不限与所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请专利要求所限定的范围内。

Claims (11)

1.一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：包括MIPI模块、GPIO输入电平转换模块和选择器模块；所述的输入控制端（VIO_BS1）与MIPI模块相连；两个输入控制端（SDATA_TXEN和SCLK_MODE）分别与MIPI模块和GPIO输入电平转换模块相连，另一个输入控制端（IN_BS2）直接与GPIO输入电平转换模块相连，MIPI模块的四个输出端（txen、mode、bs2和gpion）与选择器模块相连，GPIO输入电平转换模块的三个输出端（ls_sdata_txen、ls_sclk_mode和ls_in_bs2）分别与选择器模块相连，选择器模块的输出端与接口电路的输出端（TXEN、MODE和BS2）对应相连。

2.根据权利要求1所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的输入控制端（VIO_BS1）仅作为电源口为MIPI模块和GPIO输入电平转换模块提供电源，选择器模块由输入控制端（VIO_BS1）和（VCC）电源共同供电。

3. 根据权利要求1和权利要求2所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述MIPI模块还包括MIPI核（M1）、启动电路（P1）、双向缓冲器（B1）和缓冲器（B2）；所述的输入控制端（VIO_BS1）经启动电路（P1）与MIPI核（M1）相连，所述的输入控制端（SDATA_TXEN）经双向缓冲器（B1）与MIPI核电路（M1）相连，所述的输入控制端（SCLK_MODE）经缓冲器（B2）后与MIPI核电路（M1）相连。

4. 根据权利要求1和权利要求2所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的GPIO输入电平转换模块包括第一输入电平转换器（L1）、第二输入电平转换器（L2）和第三输入电平转换器（L3）；所述第一输入电平转换器（L1）、第二输入电平转换器（L2）和第三输入电平转换器（L3）均是具有迟滞功能的电平转换器；所述的三个输入端（SDATA_TXEN、SCLK_MODE和IN_BS2）分别与GPIO输入电平转换模块中的第一输入电平转换器（L1）、第二输入电平转换器（L2）和第三输入电平转换器（L3）对应相连。

5. 根据权利要求1和权利要求2所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的选择器模块包括第一选择器（S1）、第二选择器（S2）、第三选择器（S3）、第四电平转换器（L4）、第五电平转换器（L5）和第六电平转换器（L6）；其中第一选择器（S1）、第二选择器（S2）和第三选择器（S3）都是具有选择控制位的二选一选择器；所述的第一选择器（S1）的两个信号输入端（A和B）分别与MIPI模块中MIPI核的输出端（txen）和GPIO输入电平转换模块中的第一输入电平转换器（L1）的输出端（sdata_txen）对应相连；所述的第二选择器（S2）的两个信号输入端（A和B）分别与MIPI模块中MIPI核的输出端（mode）和GPIO输入电平转换模块中的第二输入电平转换器（L2）的输出端（sclk_mode）对应相连；所述的第三选择器（S3）的两个信号输入端（A和B）分别与MIPI模块中MIPI核的输出端（bs2）和GPIO输入电平转换模块中的第三输入电平转换器（L3）的输出端（in_bs2）对应相连；所述的第一选择器（S1）、第二选择器（S2）和第三选择器（S3）的信号输入选择端（SEL）均与MIPI模块中MIPI核的输出端（gpion）相连；所述的第四电平转换器（L4）、第五电平转换器（L5）和第六电平转换器（L6）的输入端分别与第一选择器（S1）、第二选择器（S2）和第三选择器（S3）的信号输出端对应相连；所述的第四电平转换器（L4）、第五电平转换器（L5）和第六电平转换器（L6）的输出端分别与接口电路的输出端（TXEN、MODE和BS2）对应相连。

6.根据权利要求1所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的输入控制端（VIO_BS1）仅作为电源口为MIPI模块提供电源，GPIO输入电平转换模块和选择器模块由（VCC）电源供电。

7.根据权利要求1和权利要求6所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的选择器模块包括第四电平转换器（L4）、第五电平转换器（L5）、第六电平转换器（L6）、第七电平转换器（L7）、第一选择器（S1）、第二选择器（S2）和第三选择器（S3）；所述的第四电平转换器（L4）、第五电平转换器（L5）、第六电平转换器（L6）和第七电平转换器（L7）的输入端分别与MIPI模块中MIPI核（M1）的输出端（gpion、txen、mode和bs2）对应相连；第一选择器（S1）、第二选择器（S2）和第三选择器（S3）都是具有选择控制位的二选一选择器；所述的第一选择器（S1）的两个信号输入端（A和B）分别与第五电平转换器（L5）的输出端（ls_txen）和GPIO输入电平转换模块中的第一输入电平转换器（L1）的输出端（ls_sdata_txen）对应相连；所述的第二选择器（S2）的两个信号输入端（A和B）分别第六电平转换器（L6）的输出端（ls_mode）和GPIO输入电平转换模块中的第二输入电平转换器（L2）的输出端（ls_sclk_mode）对应相连；所述的第三选择器（S3）的两个信号输入端（A和B）分别第六电平转换器（L6）的输出端（ls_bs2）和GPIO输入电平转换模块中的第三输入电平转换器（L3）的输出端（ls_in_bs2）对应相连；所述的第一选择器（S1）、第二选择器（S2）和第三选择器（S3）的信号输入选择端（SEL）均与第四电平转换器（L4）的输出端（ls_gpion）相连；所述的第一选择器（S1）、第二选择器（S2）和第三选择器（S3）的信号输出端分别与接口电路的输出端（TXEN、MODE和BS2）对应相连。

8. 一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：包括MIPI模块、GPIO输入电平转换模块和选择器模块；其中三个输入控制端（VIO_BS1、SDATA_TXEN和SCLK_MODE）分别与MIPI模块和GPIO输入电平转换模块相连，另一个输入控制端（IN_BS2）直接与GPIO输入电平转换模块相连，MIPI模块的五个输出端（txen、mode、bs1、bs2和gpion）与选择器模块对应的输入端相连，GPIO输入电平转换模块的四个输出（ls_vio_bs1、ls_sdata_txen、ls_sclk_mode和ls_in_bs2）和选择器模块对应输入端相连，选择器模块的输出端分别与接口电路的输出端（TXEN、MODE、BS1和BS2）对应相连。

9. 根据权利要求8所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：GPIO输入电平转换模块和选择器模块由（VCC）电源供电，所述的输入控制端（VIO_BS1）不仅作为MIPI模块的供电电源口，而且也作为一个GPIO输入的逻辑口使用。

10. 根据权利要求8和权利要求9所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的GPIO输入电平转换模块包括第一输入电平转换器（L1）、第二输入电平转换器（L2）、第三输入电平转换器（L3）和第四输入电平转换器（L4），其中第一输入电平转换器（L1）、第二输入电平转换器（L2）、第三输入电平转换器（L3）和第四输入电平转换器（L4）均是具有迟滞功能的电平转换器；所述的四个输入端（VIO_BS1、SDATA_TXEN、SCLK_MODE和IN_BS2）分别与GPIO输入电平转换模块中的第三输入电平转换器（L3）、第一输入电平转换器（L1）、第二输入电平转换器（L2）和第四输入电平转换器（L4）对应相连。

11. 根据权利要求8和权利要求9所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路的主要特征在于：所述的选择器模块包括第五电平转换器（L5）、第六电平转换器（L6）、第七电平转换器（L7）、第八电平转换器（L8）、第九电平转换器（L9）、第一选择器（S1）、第二选择器（S2）、第三选择器（S3）和第四选择器（S4）；所述的第六电平转换器（L6）、第七电平转换器（L7）、第八电平转换器（L8）、第九电平转换器（L9）和第五电平转换器（L5）的输入端分别与MIPI模块中MIPI核（M1）的输出端（txen、mode、bs1、bs2和gpion）对应相连；其中第一选择器（S1）、第二选择器（S2）、第三选择器（S3）和第四选择器（S4）都是具有选择控制位的二选一选择器；所述的第一选择器（S1）的两个信号输入端（A和B）分别与第六电平转换器（L6）的输出端（ls_txen）和GPIO输入电平转换模块中的第一输入电平转换器（L1）的输出端（ls_sdata_txen）对应相连；所述的第二选择器（S2）的两个信号输入端（A和B）分别与第七电平转换器（L7）的输出端（ls_mode）和GPIO输入电平转换模块中的第二输入电平转换器（L2）的输出端（ls_sclk_mode）对应相连；所述的第三选择器（S3）的两个信号输入端（A和B）分别与第八电平转换器（L8）的输出端（ls_bs1）和GPIO输入电平转换模块中的第三输入电平转换器（L3）的输出端（ls_vio_bs1）对应相连；所述的第四选择器（S4）的两个信号输入端（A和B）分别与第九电平转换器（L9）的输出端（ls_bs2）和GPIO输入电平转换模块中的第四输入电平转换器（L4）的输出端（ls_in_bs2）对应相连；所述的第一选择器（S1）、第二选择器（S2）、第三选择器（S3）和第四选择器（S4）的信号输入选择端（SEL）均与第五电平转换器（L5）的输出端（ls_gpion）相连；所述的第一选择器（S1）、第二选择器（S2）、第三选择器（S3）和第四选择器（S4）的信号输出端分别与接口电路的输出端（TXEN、MODE、BS1和BS2）对应相连。