WO2023109429A1 - 协议转换电路和相关设备 - Google Patents

协议转换电路和相关设备 Download PDF

Info

Publication number
WO2023109429A1
WO2023109429A1 PCT/CN2022/132869 CN2022132869W WO2023109429A1 WO 2023109429 A1 WO2023109429 A1 WO 2023109429A1 CN 2022132869 W CN2022132869 W CN 2022132869W WO 2023109429 A1 WO2023109429 A1 WO 2023109429A1
Authority
WO
WIPO (PCT)
Prior art keywords
read
circuit module
uart
write
protocol conversion
Prior art date
Application number
PCT/CN2022/132869
Other languages
English (en)
French (fr)
Inventor
孙源
郭嘉帅
Original Assignee
深圳飞骧科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳飞骧科技股份有限公司 filed Critical 深圳飞骧科技股份有限公司
Publication of WO2023109429A1 publication Critical patent/WO2023109429A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion

Definitions

  • the register is used to store data, and the register includes a plurality and is respectively connected to the transceiver circuit module in communication;
  • the output terminal of the transceiver circuit module includes a plurality of first output terminals and a plurality of second output terminals; each of the first output terminals is connected to a first terminal of a corresponding one of the registers;
  • the transceiver circuit module includes a UART clock generation submodule, a UART receiving circuit submodule and a UART sending circuit submodule,
  • the UART clock generation submodule is used to generate a synchronous clock
  • the UART sending circuit submodule is used to send the synchronized data signal to the register connected thereto.
  • control circuit module is specifically used to decode the read-write address in the UART read-write command and generate a corresponding address chip select signal; the address chip select signal is used to select the corresponding register, To implement writing or reading data corresponding to the read-write address to the register.
  • the UART read and write commands include read commands and write commands
  • the read command includes a sequentially arranged read command start sequence, the read-write address of the register corresponding to the read command, and the read data sent to the control circuit module by the transceiver circuit module, and the read command start sequence is set in the 0XF5 field , the read-write address of the register corresponding to the read command is set to one field after the sorting of the 0XF5 field, and the read data is set to the last two fields after the sorting of the 0XF5 field;
  • the MIPI-RFFE protocol command sequence includes 8 types, and the data of the MIPI-RFFE protocol command sequence can be dynamically configured.
  • an embodiment of the present invention provides a testing device, and the testing device includes the above-mentioned protocol conversion circuit provided by the embodiment of the present invention.
  • the test equipment further includes a field programmable gate array development board, and the protocol conversion circuit is set on the field programmable gate array development board.
  • the circuit structure of this protocol conversion circuit is simple and can realize the chip function dedicated to the special MIPI-RFFE interface, and can generate the MIPI-RFFE protocol command sequence to realize the test function adjustment through the interface circuit module, thereby making the protocol conversion circuit and test of the present invention
  • the device is easy to test.
  • the present invention provides a protocol conversion circuit 100 .
  • the protocol is converted from UART protocol to MIPI-RFFE protocol.
  • the UART protocol is a protocol applied to computer terminals.
  • the MIPI-RFFE protocol is a protocol applied to the radio frequency front-end interface of mobile phones. Please refer to FIG. 1 .
  • FIG. 1 is an application circuit structure diagram of a novel protocol conversion circuit 100 in this practical embodiment.
  • the protocol conversion circuit 100 includes a transceiver circuit module 1 , a register 2 , an interface circuit module 3 and a control circuit module 4 .
  • the transceiver circuit module 1 is used for communicating with an external computer terminal PC, so as to realize serial port software data communication with the computer terminal PC.
  • FIG. 2 is a circuit structure diagram of the transceiver circuit module 1 of the protocol conversion circuit 100 of the present practical embodiment.
  • the transceiver circuit module 1 includes a UART clock generation sub-module 11 , a UART receiving circuit sub-module 12 and a UART sending circuit sub-module 13 .
  • the UART clock generation sub-module 11 is used to generate a synchronous clock.
  • the UART receiving circuit submodule 12 is connected with the UART clock generation submodule 11, and is used to synchronize the data signal input by the serial port software output port of the computer terminal PC through the synchronous clock, and the synchronized data The signal is sent to the UART sending circuit sub-module 13.
  • the frequency of the synchronous clock is 9.6KHz
  • the UART baud rate of the transceiver circuit module 1 is 9600bps. Setting the synchronous clock and the UART baud rate to 9.6KHz and 9600bps respectively can make the transceiver circuit module 1 have high circuit efficiency with low power consumption.
  • the UART sending circuit sub-module 13 is used to send the synchronized data signal to the register 2 connected thereto.
  • the register 2 is used to store data.
  • the register 2 includes a plurality of registers and is respectively connected to the transceiver circuit module 1 in communication.
  • a plurality refers to excluding one, that is, a plurality refers to two or more.
  • the interface circuit module 3 is used to generate the MIPI-RFFE protocol command sequence, and the interface circuit module 3 includes a plurality of external mobile terminals TM and communicates with each other, so as to implement multiple mobile terminals TM. Access and Control.
  • the data of the MIPI-RFFE protocol command sequence can be dynamically configured.
  • the MIPI-RFFE protocol command sequence generated by the interface circuit module 3 realizes the test function adjustment, so that the protocol conversion circuit 100 of the present invention is easy to test.
  • the MIPI-RFFE protocol command sequence includes 8 types. Specifically, the MIPI-RFFE protocol command sequence includes a Masked Write command sequence, a Register 0Write command sequence, a Register Write command sequence, a Register Read command sequence, an Extended Register Write command sequence, an Extended Register Read command sequence, and an Extended Register Write Long command sequence and the Extended Register Read Long command sequence.
  • the control circuit module 4 is used to control the working state of the transceiver circuit module 1, generate a UART read and write command according to the working state, and perform read and write operations on a plurality of registers 2 according to the UART read and write command, so as to It realizes that the computer terminal PC accesses and controls the mobile terminal TM through the interface circuit module 3 .
  • the control circuit modules 4 include multiple ones, each of the control circuit modules 4 is communicatively connected to one of the registers 2 , and each of the control circuit modules 4 is communicatively connected to all the interface circuit modules 3 .
  • the control circuit module 4 is specifically used to decode the read-write address in the UART read-write command and generate a corresponding address chip select signal; the address chip select signal is used to select the corresponding register 2 to Write or read the data corresponding to the read-write address to the register 2 .
  • the UART read and write commands include read commands and write commands.
  • the read command includes a sequentially arranged read command start sequence, the read-write address of the register 2 corresponding to the read command, and the read data sent to the control circuit module 4 by the transceiver circuit module 1, and the read command start sequence is set In the 0XF5 field, the read-write address of the register 2 corresponding to the read command is set in the last field of the 0XF5 field, and the read data is set in the last two fields of the 0XF5 field.
  • Protocol conversion circuit 100 of the present invention works as in the circuit operation of described read order:
  • the protocol conversion circuit 100 When the protocol conversion circuit 100 receives a data that is 0xF5, it means to enter the read command sequence; the protocol conversion circuit 100 receives a data again, and this data is the read address data of this read command; the protocol conversion circuit 100 will send a The data to be read, this data is the read data of this read command. Among them, this circuit works in the 52M clock domain.
  • the write command includes the write command start sequence arranged in sequence, the read-write address of the register 2 corresponding to the write command and the write data, the write command start sequence is set in the 0xFA field, and the read-write address of the register 2 corresponding to the write command It is set in the last field of the 0xFA field, and the write data is set in the last two fields of the 0xFA field.
  • the protocol conversion circuit 100 of the present invention works in the circuit of the write command as follows: when the protocol conversion circuit 100 receives a data of 0xFA, it means entering the write command sequence; the protocol conversion circuit 100 receives a data again, and this data then is the write address data of this write command; the protocol conversion circuit 100 receives a piece of data again, and this data is the write data of this write command.
  • This circuit works in the 52M clock domain.
  • the UART read and write command stipulates that the serial port software of the external computer terminal PC must read and write the MIPI-RFFE control register according to the sequence of the read command and the write command, and then complete the interface circuit module 3
  • the MIPI-RFFE protocol command sequence is output externally to multiple mobile terminals TM.
  • the serial port software of the computer terminal PC is realized by python software, and a third-party serial library is called as UART serial port communication.
  • the specific technical method is to create a data.txt text to store the MIPI-RFFE protocol command sequence to be sent.
  • the specific signals of the MIPI-RFFE protocol communication process are stored in the out1.txt text after the software runs.
  • the control circuit module 4 controls the register value of the register 2 .
  • the interface circuit module 3 starts to send the MIPI-RFFE protocol command sequence to the mobile terminal TM, so as to implement access and control to the mobile terminal TM.
  • This working process makes the protocol conversion circuit 100 realize the function of the conversion circuit and realize the test of the mobile terminal TM.
  • circuit module 1, register 2, interface circuit module 3 and control circuit module 4 used in the present invention all adopt circuit modules and components commonly used in the art, wherein the circuit module 1, register 2, interface circuit module 3 And the logic realized by the control circuit module 4 has its own program logic, but these programs are all existing programs that come with the device itself. When these existing programs are used, it is only necessary to initially set the parameters of the program, but the user There is no need to modify or adjust the program here, so details will not be described here.
  • the circuit connection relationship of the protocol conversion circuit 100 is:
  • the input terminal of the transceiver circuit module 1 is used as the input terminal of the protocol conversion circuit 100, and the input terminal of the transceiver circuit module 1 is used to connect to the serial port software output port of the computer terminal PC.
  • the output terminals of the transceiver circuit module 1 include multiple first output terminals and multiple second output terminals. Each of the first output terminals is connected to a first terminal of a corresponding one of the registers 2 .
  • Each of the second output terminals is connected to a corresponding first input terminal of one of the control circuit modules 4 .
  • each said register 2 is connected to the second input end of a corresponding said control circuit module 4, and the output end of each control circuit module 4 is respectively connected to the input of a plurality of said interface circuit modules 3 end.
  • the output end of the interface circuit module 3 is used as the output end of the protocol conversion circuit 100, and the output end of the interface circuit module 3 is used to connect to the corresponding data interface of the mobile terminal TM.
  • the protocol conversion circuit 100 of the present invention has a simple circuit structure. That is, the protocol conversion circuit 100 can realize the function of a chip dedicated to the MIPI-RFFE interface, so that a chip dedicated to the MIPI-RFFE interface does not need to be used.
  • This technical solution has a simple circuit and low cost. Even better, each circuit module can be optimized according to the actual needs of the test, without being limited by the function and performance of a dedicated chip, and has wider uses.
  • the interface circuit modules 3 include four, the control circuit modules 4 include four, and the registers 2 include four. That is, the protocol conversion circuit 100 supports 4 mobile terminals TM connections for testing.
  • the numbers of the interface circuit module 3 , the control circuit module 4 and the registers 2 are not limited thereto. The number of each module can be configured according to actual test needs.
  • the present invention also provides a testing device, which includes the protocol conversion circuit 100 .
  • the test equipment is realized by using a Field Programmable Gate Array (Field Programmable Gate Array, FPGA for short) development board.
  • the test equipment also includes a field programmable gate array development board.
  • the protocol conversion circuit 100 is set on the FPGA development board.
  • the field programmable gate array development board includes a field programmable gate array FPGA.
  • the field programmable gate array FPGA adopted is the model AX515 of the black gold ALTERA series.
  • Field Programmable Gate Array FPGA emerged as a semi-custom circuit in the field of Application Specific Integrated Circuits (ASIC), which not only solved the shortcomings of custom circuits, but also overcome the shortcomings of the limited number of original programmable device gates.
  • the test equipment adopts Field Programmable Gate Array FPGA to develop and implement the protocol conversion circuit 100, which is beneficial to the development and operation of the test.
  • the protocol conversion circuit and test equipment of the present invention are connected with external computer terminals through the transceiver circuit module, and store data through registers;
  • the control circuit module controls the working state of the transceiver circuit module; according to the work
  • the state generates a UART read and write command, and reads and writes a plurality of registers according to the UART read and write command, so as to realize that the computer terminal accesses and controls the mobile terminal through the interface circuit module;
  • the interface circuit module Generate a MIPI-RFFE protocol command sequence, and perform data connection with multiple external mobile terminals, so as to realize access and control to the mobile terminals.
  • the circuit structure of this protocol conversion circuit is simple and can realize the chip function dedicated to the special MIPI-RFFE interface, and can generate the MIPI-RFFE protocol command sequence to realize the test function adjustment through the interface circuit module, thereby making the protocol conversion circuit and test of the present invention
  • the device is easy to test.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

本发明实施例提供了一种协议转换电路，包括收发电路模块、寄存器、接口电路模块以及控制电路模块；收发电路模块用于与计算机终端进行通信连接；寄存器用于存储数据；接口电路模块用于产生MIPI-RFFE协议命令序列，并与外部的多个移动终端进行通信连接；控制电路模块用于控制收发电路模块的工作状态，根据工作状态产生UART读写命令，根据UART读写命令对多个寄存器进行读写操作，以实现计算机终端通过接口电路模块对移动终端进行访问和控制。本发明实施例还提供了一种测试设备。本发明的协议转换电路和测试设备的电路结构简单且易于测试。

Description

协议转换电路和相关设备 技术领域
本发明涉及接口电路领域，尤其涉及应用于手机射频前端的一种协议转换电路和测试设备。
背景技术
目前，移动通信技术的发展，手机射频芯片应用越来越广泛。手机射频芯片的功能测试为其中重要的芯片测试功能，其中，MIPI-RFFE接口用于控制手机射频前端器件的正常工作，MIPI-RFFE接口为其中重要的测试部件。
相关技术的MIPI-RFFE接口一般采用专用的芯片产生相应的控制命令，实现对手机射频芯片的控制，进而测试手机射频芯片的功能。
然而，相关技术的MIPI-RFFE接口的专用的芯片需要定制测试板，该芯片电路复杂且成本高，并且不易于在测试中进行动态调整测试命令，测试过程不易开发。
因此，实有必要提供一种新的电路和设备解决上述问题。
发明内容
针对以上现有技术的不足，本发明提出一种电路结构简单且易于测试的协议转换电路和测试设备。
为了解决上述技术问题，第一方面，本发明的实施例提供了一种协议转换电路，所述协议转换为UART协议转MIPI-RFFE协议，所述协议转换电路包括收发电路模块、寄存器、接口电路模块以及控制电路模块；
所述收发电路模块用于与外部的计算机终端进行通信连接，以实现与所述计算机终端的串口软件数据通信；
所述寄存器用于存储数据，所述寄存器包括多个且分别与所述 收发电路模块通信连接；
所述接口电路模块用于产生MIPI-RFFE协议命令序列，所述接口电路模块包括多个并分别与外部的多个移动终端进行通信连接，以实现对多个所述移动终端进行访问和控制；
所述控制电路模块包括多个，每一所述控制电路模块与一个所述寄存器通信连接，且每一所述控制电路模块均与所有所述接口电路模块通信连接；所述控制电路模块用于控制所述收发电路模块的工作状态，根据所述工作状态产生UART读写命令，根据所述UART读写命令对多个所述寄存器进行读写操作，以实现所述计算机终端通过所述接口电路模块对所述移动终端进行访问和控制；
所述收发电路模块的输入端作为所述协议转换电路的输入端，且所述收发电路模块的输入端用于连接所述计算机终端的串口软件输出端口；
所述收发电路模块的输出端包括多个第一输出端和多个第二输出端；每一所述第一输出端连接于相应的一个所述寄存器的第一端；
每一所述第二输出端连接于相应的一个所述控制电路模块的第一输入端；
每一所述寄存器的第二端连接于相对应的一个所述控制电路模块的第二输入端，且每控制电路模块的输出端分别连接于多个所述接口电路模块的输入端；
所述接口电路模块的输出端作为所述协议转换电路的输出端，且所述接口电路模块的输出端用于连接相对应的所述移动终端的数据接口。
优选的，所述收发电路模块包括UART时钟发生子模块、UART接收电路子模块以及UART发送电路子模块，
所述UART时钟发生子模块用于产生一个同步时钟；
所述UART接收电路子模块与所述UART时钟发生子模块连接，用于将所述计算机终端的串口软件输出端口输入的数据信号通过所述同步时钟进行同步，并将同步后的数据信号发送至所述 UART发送电路子模块；
所述UART发送电路子模块用于将同步后的数据信号发送至与其连接的所述寄存器。
优选的，所述同步时钟的频率为9.6KHz，所述收发电路模块的UART波特率为9600bps。
优选的，所述控制电路模块具体用于将所述UART读写命令中的读写地址进行译码并产生相应的地址片选信号；所述地址片选信号用于选择对应的所述寄存器，以实现对该寄存器写入或读出与所述读写地址相对应的数据。
优选的，所述UART读写命令包括读命令和写命令，
所述读命令包括依次排列的读命令开始序列、读命令对应的寄存器的读写地址以及由所述收发电路模块发送至所述控制电路模块的读数据，所述读命令开始序列设置于0XF5字段，所述读命令对应的寄存器的读写地址设置于0XF5字段的排序后一个字段，所述读数据设置于0XF5字段的排序后两个字段；
所述写命令包括依次排列的写命令开始序列、写命令对应的寄存器的读写地址以及写数据，所述写命令开始序列设置于0xFA字段，所述写命令对应的寄存器的读写地址设置于0xFA字段的排序后一个字段，所述写数据设置于0xFA字段的排序后两个字段。
优选的，所述接口电路模块包括4个，所述控制电路模块包括4个，所述寄存器包括4个。
优选的，所述MIPI-RFFE协议命令序列包括8种，所述MIPI-RFFE协议命令序列的数据可动态配置。
第二方面，本发明的实施例提供了一种测试设备，所述测试设备包括如本发明实施例提供的上述协议转换电路。
优选的，所述测试设备还包括现场可编程门阵列开发板，所述协议转换电路设置于所述现场可编程门阵列开发板。
与相关技术相比，本发明的协议转换电路和测试设备通过收发电路模块与外部的计算机终端进行通信连接，通过寄存器存储数据；控制电路模块控制所述收发电路模块的工作状态；根据所述工 作状态产生UART读写命令，根据所述UART读写命令对多个所述寄存器进行读写操作，以实现所述计算机终端通过所述接口电路模块对所述移动终端进行访问和控制；接口电路模块产生MIPI-RFFE协议命令序列，并与外部的多个移动终端进行通信连接，以实现对所述移动终端进行访问和控制。该协议转换电路的电路结构简单即可实现专门的MIPI-RFFE接口专用的芯片功能，并且可以通过接口电路模块产生MIPI-RFFE协议命令序列实现测试功能调整，从而使得本发明的协议转换电路和测试设备易于测试。
附图说明
下面结合附图详细说明本发明。通过结合以下附图所作的详细描述，本发明的上述或其他方面的内容将变得更清楚和更容易理解。附图中,
图1为本实用实施例的协议转换电路的应用电路结构图；
图2为本实用实施例的协议转换电路的收发电路模块的电路结构图。
具体实施方式
下面结合附图详细说明本发明的具体实施方式。
在此记载的具体实施方式/实施例为本发明的特定的具体实施方式，用于说明本发明的构思，均是解释性和示例性的，不应解释为对本发明实施方式及本发明范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本发明的保护范围之内。
本发明提供一种协议转换电路100。所述协议转换为UART协议转MIPI-RFFE协议。UART协议为应用于计算机终端的协议。MIPI-RFFE协议为应用于手机射频前端接口的协议。请参考图1所示，图1为本实用实施例的新型协议转换电路100的应用电路结构 图。
所述协议转换电路100包括收发电路模块1、寄存器2、接口电路模块3以及控制电路模块4。
所述收发电路模块1用于与外部的计算机终端PC进行通信连接，以实现与所述计算机终端PC的串口软件数据通信。
请参考图2所示，图2为本实用实施例的协议转换电路100的收发电路模块1的电路结构图。具体的，所述收发电路模块1包括UART时钟发生子模块11、UART接收电路子模块12以及UART发送电路子模块13。
所述UART时钟发生子模块11用于产生一个同步时钟。
所述UART接收电路子模块12与所述UART时钟发生子模块11连接，用于将所述计算机终端PC的串口软件输出端口输入的数据信号通过所述同步时钟进行同步，并将同步后的数据信号发送至所述UART发送电路子模块13。
本实施方式中，所述同步时钟的频率为9.6KHz，所述收发电路模块1的UART波特率为9600bps。所述同步时钟和UART波特率的分别设置为9.6KHz和9600bps，可以使得所述收发电路模块1在功耗小的情况下，电路效率高。
所述UART发送电路子模块13用于将同步后的数据信号发送至与其连接的所述寄存器2。
所述寄存器2用于存储数据。所述寄存器2包括多个且分别与所述收发电路模块1通信连接。
本发明中，多个指的是排除了一个的情况，即多个是指两个或两个以上。
所述接口电路模块3用于产生MIPI-RFFE协议命令序列，所述接口电路模块3包括多个并分别与外部的多个移动终端TM进行通信连接，以实现对多个所述移动终端TM进行访问和控制。所述MIPI-RFFE协议命令序列的数据可动态配置。通过接口电路模块3产生MIPI-RFFE协议命令序列实现测试功能调整，从而使得本发明的协议转换电路100易于测试。
所述MIPI-RFFE协议命令序列包括8种。具体的，所述MIPI-RFFE协议命令序列包括Masked Write命令序列、Register 0Write命令序列、Register Write命令序列、Register Read命令序列、Extended Register Write命令序列、Extended Register Read命令序列、Extended Register Write Long命令序列以及Extended Register Read Long命令序列。
所述控制电路模块4用于控制所述收发电路模块1的工作状态，根据所述工作状态产生UART读写命令，根据所述UART读写命令对多个所述寄存器2进行读写操作，以实现所述计算机终端PC通过所述接口电路模块3对所述移动终端TM进行访问和控制。
所述控制电路模块4包括多个，每一所述控制电路模块4与一个所述寄存器2通信连接，且每一所述控制电路模块4均与所有所述接口电路模块3通信连接。
所述控制电路模块4具体用于将所述UART读写命令中的读写地址进行译码并产生相应的地址片选信号；所述地址片选信号用于选择对应的所述寄存器2，以实现对该寄存器2写入或读出与所述读写地址相对应的数据。
其中，所述UART读写命令包括读命令和写命令。
所述读命令包括依次排列的读命令开始序列、读命令对应的寄存器2的读写地址以及由所述收发电路模块1发送至所述控制电路模块4的读数据，所述读命令开始序列设置于0XF5字段，所述读命令对应的寄存器2的读写地址设置于0XF5字段的排序后一个字段，所述读数据设置于0XF5字段的排序后两个字段。
本发明的协议转换电路100在所述读命令的电路工作为：
当协议转换电路100接收到一个数据为0xF5时，则表示进入读命令序列；协议转换电路100再次接收到一个数据，这个数据则是此次读命令的读地址数据；协议转换电路100会发一个要读取的数据，这个数据则是此次读命令的读数据。其中，此电路工作在52M时钟域。
所述写命令包括依次排列的写命令开始序列、写命令对应的寄 存器2的读写地址以及写数据，所述写命令开始序列设置于0xFA字段，所述写命令对应的寄存器2的读写地址设置于0xFA字段的排序后一个字段，所述写数据设置于0xFA字段的排序后两个字段。
本发明的协议转换电路100在所述写命令的电路工作为：当协议转换电路100接收到一个数据为0xFA时，则表示进入写命令序列；协议转换电路100再次接收到一个数据，这个数据则是此次写命令的写地址数据；协议转换电路100再次接收到一个数据，这个数据则是此次写命令的写数据。此电路工作在52M时钟域。
所述UART读写命令中规定了外部的所述计算机终端PC的串口软件必须按照所述读命令和所述写命令的序列对MIPI-RFFE控制寄存器进行读写，进而完成所述接口电路模块3的MIPI-RFFE协议命令序列输出外部的多个移动终端TM。
其中，所述计算机终端PC的串口软件python软件实现，调用第三方serial库作为UART串口通信。具体的技术方式为创建一个data.txt文本来存储即将要发送的MIPI-RFFE协议命令序列。MIPI-RFFE协议通信过程具体信号在软件运行完毕后存储在out1.txt文本中。
所述控制电路模块4通过控制所述寄存器2的寄存器值。当所述寄存器2中设置为命令寄存器值发生改变时，所述接口电路模块3开始向移动终端TM发送所述，MIPI-RFFE协议命令序列，从而实现对所述移动终端TM进行访问和控制。该工作过程使得协议转换电路100实现转换电路的功能，实现对所述移动终端TM的测试。
需要指出的是，本发明采用的电路模块1、寄存器2、接口电路模块3以及控制电路模块4均采用本领域常用的电路模块和元器件，其中,电路模块1、寄存器2、接口电路模块3以及控制电路模块4实现的逻辑存在自带的程序逻辑，但这些程序都是器件本身自带的现有程序，这些现有程序使用时只需要将程序的参数进行初始设置即可，但使用者不需要对程序的改动和调整在此，不作详细赘述。
所述协议转换电路100的电路连接关系为：
所述收发电路模块1的输入端作为所述协议转换电路100的输入端，且所述收发电路模块1的输入端用于连接所述计算机终端PC的串口软件输出端口。
所述收发电路模块1的输出端包括多个第一输出端和多个第二输出端。每一所述第一输出端连接于相应的一个所述寄存器2的第一端。
每一所述第二输出端连接于相应的一个所述控制电路模块4的第一输入端。
每一所述寄存器2的第二端连接于相对应的一个所述控制电路模块4的第二输入端，且每控制电路模块4的输出端分别连接于多个所述接口电路模块3的输入端。
所述接口电路模块3的输出端作为所述协议转换电路100的输出端，且所述接口电路模块3的输出端用于连接相对应的所述移动终端TM的数据接口。
由上电路结构可得出：本发明的协议转换电路100的电路结构简单。即协议转换电路100可实现专门的MIPI-RFFE接口专用的芯片功能，从而不需要采用专门的MIPI-RFFE接口专用的芯片，该技术方案电路简单，成本较低。更优的是可以根据测试的实际需要进行对各个电路模块进行优化，而不受到专用的芯片的功能和性能限制，用途更广。
本实施方式中，所述接口电路模块3包括4个，所述控制电路模块4包括4个，所述寄存器2包括4个。也就是说，协议转换电路100支持4个移动终端TM连接用于测试。当然，不限于此，所述接口电路模块3、所述控制电路模块4以及所述寄存器2的个数不限于此。可以根据实际测试需要进行配置各个模块的个数。
本发明还提供一种测试设备，所述测试设备包括所述协议转换电路100。
其中，所述测试设备采用现场可编程门阵列(Field Programmable Gate Array,简称FPGA)开发板实现。具体的，所述测试设备还包括现场可编程门阵列开发板。所述协议转换电路100 设置于所述现场可编程门阵列开发板。所述现场可编程门阵列开发板包括现场可编程门阵列FPGA。本实施方式中，采用的现场可编程门阵列FPGA为黑金ALTERA系列的AX515型号。现场可编程门阵列FPGA是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。所述测试设备采用现场可编程门阵列FPGA开发和实现所述协议转换电路100，有利于测试的开发和操作。
与相关技术相比，本发明的协议转换电路和测试设备通过收发电路模块与外部的计算机终端进行数据连接，通过寄存器存储数据；控制电路模块控制所述收发电路模块的工作状态；根据所述工作状态产生UART读写命令，根据所述UART读写命令对多个所述寄存器进行读写操作，以实现所述计算机终端通过所述接口电路模块对所述移动终端进行访问和控制；接口电路模块产生MIPI-RFFE协议命令序列，并与外部的多个移动终端进行数据连接，以实现对所述移动终端进行访问和控制。该协议转换电路的电路结构简单即可实现专门的MIPI-RFFE接口专用的芯片功能，并且可以通过接口电路模块产生MIPI-RFFE协议命令序列实现测试功能调整，从而使得本发明的协议转换电路和测试设备易于测试。
需要说明的是，以上参照附图所描述的各个实施例仅用以说明本发明而非限制本发明的范围，本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的前提下对本发明进行的修改或者等同替换，均应涵盖在本发明的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (9)

  1. 一种协议转换电路，其特征在于，所述协议转换为UART协议转MIPI-RFFE协议，所述协议转换电路包括收发电路模块、寄存器、接口电路模块以及控制电路模块；
    所述收发电路模块用于与外部的计算机终端进行通信连接，以实现与所述计算机终端的串口软件数据通信；
    所述寄存器用于存储数据，所述寄存器包括多个且分别与所述收发电路模块通信连接；
    所述接口电路模块用于产生MIPI-RFFE协议命令序列，所述接口电路模块包括多个并分别与外部的多个移动终端进行通信连接，以实现对多个所述移动终端进行访问和控制；
    所述控制电路模块包括多个，每一所述控制电路模块与一个所述寄存器通信连接，且每一所述控制电路模块均与所有所述接口电路模块通信连接；所述控制电路模块用于控制所述收发电路模块的工作状态，根据所述工作状态产生UART读写命令，根据所述UART读写命令对多个所述寄存器进行读写操作，以实现所述计算机终端通过所述接口电路模块对所述移动终端进行访问和控制；
    所述收发电路模块的输入端作为所述协议转换电路的输入端，且所述收发电路模块的输入端用于连接所述计算机终端的串口软件输出端口；
    所述收发电路模块的输出端包括多个第一输出端和多个第二输出端；每一所述第一输出端连接于相应的一个所述寄存器的第一端；
    每一所述第二输出端连接于相应的一个所述控制电路模块的第一输入端；
    每一所述寄存器的第二端连接于相对应的一个所述控制电路模块的第二输入端，且每控制电路模块的输出端分别连接于多个所述接口电路模块的输入端；
    所述接口电路模块的输出端作为所述协议转换电路的输出端，且所述接口电路模块的输出端用于连接相对应的所述移动终端的 数据接口。
  2. 根据权利要求1所述的协议转换电路，其特征在于，所述收发电路模块包括UART时钟发生子模块、UART接收电路子模块以及UART发送电路子模块，
    所述UART时钟发生子模块用于产生一个同步时钟；
    所述UART接收电路子模块与所述UART时钟发生子模块连接，用于将所述计算机终端的串口软件输出端口输入的数据信号通过所述同步时钟进行同步，并将同步后的数据信号发送至所述UART发送电路子模块；
    所述UART发送电路子模块用于将同步后的数据信号发送至与其连接的所述寄存器。
  3. 根据权利要求2所述的协议转换电路，其特征在于，所述同步时钟的频率为9.6KHz，所述收发电路模块的UART波特率为9600bps。
  4. 根据权利要求1所述的协议转换电路，其特征在于，所述控制电路模块具体用于将所述UART读写命令中的读写地址进行译码并产生相应的地址片选信号；所述地址片选信号用于选择对应的所述寄存器，以实现对该寄存器写入或读出与所述读写地址相对应的数据。
  5. 根据权利要求1所述的协议转换电路，其特征在于，所述UART读写命令包括读命令和写命令，
    所述读命令包括依次排列的读命令开始序列、读命令对应的寄存器的读写地址以及由所述收发电路模块发送至所述控制电路模块的读数据，所述读命令开始序列设置于0XF5字段，所述读命令对应的寄存器的读写地址设置于0XF5字段的排序后一个字段，所述读数据设置于0XF5字段的排序后两个字段；
    所述写命令包括依次排列的写命令开始序列、写命令对应的寄存器的读写地址以及写数据，所述写命令开始序列设置于0xFA字段，所述写命令对应的寄存器的读写地址设置于0xFA字段的排序后一个字段，所述写数据设置于0xFA字段的排序后两个字段。
  6. 根据权利要求1所述的协议转换电路，其特征在于，所述接口电路模块包括4个，所述控制电路模块包括4个，所述寄存器包括4个。
  7. 根据权利要求1所述的协议转换电路，其特征在于，所述MIPI-RFFE协议命令序列包括8种，所述MIPI-RFFE协议命令序列的数据可动态配置。
  8. 一种测试设备，其特征在于，包括如权利要求1-7中任意一项所述的协议转换电路。
  9. 根据权利要求8所述的测试设备，其特征在于，所述测试设备还包括现场可编程门阵列开发板，所述协议转换电路设置于所述现场可编程门阵列开发板。
PCT/CN2022/132869 2021-12-16 2022-11-18 协议转换电路和相关设备 WO2023109429A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111545978.2 2021-12-16
CN202111545978.2A CN114244909B (zh) 2021-12-16 2021-12-16 协议转换电路和相关设备

Publications (1)

Publication Number Publication Date
WO2023109429A1 true WO2023109429A1 (zh) 2023-06-22

Family

ID=80757363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/132869 WO2023109429A1 (zh) 2021-12-16 2022-11-18 协议转换电路和相关设备

Country Status (2)

Country Link
CN (1) CN114244909B (zh)
WO (1) WO2023109429A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114244909B (zh) * 2021-12-16 2023-05-02 深圳飞骧科技股份有限公司 协议转换电路和相关设备
CN117956047B (zh) * 2024-03-25 2024-06-18 深圳飞骧科技股份有限公司 用于多mipi-rffe接口的数字电路和射频器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104636306A (zh) * 2015-03-10 2015-05-20 江苏联康电子有限公司 一种基于单片机的rffe主设备接口移植装置及方法
CN107509033A (zh) * 2017-09-20 2017-12-22 中国科学院长春光学精密机械与物理研究所 一种遥感相机图像实时采集处理系统
US20190317911A1 (en) * 2018-04-17 2019-10-17 Qualcomm Incorporated General purpose input output triggered interface message
CN210666764U (zh) * 2019-09-11 2020-06-02 广东高云半导体科技股份有限公司 基于i3c总线的通信设备和通信装置
CN211982026U (zh) * 2020-06-05 2020-11-20 广东高云半导体科技股份有限公司 车盲区监控电路
CN114244909A (zh) * 2021-12-16 2022-03-25 深圳飞骧科技股份有限公司 协议转换电路和相关设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046676A (en) * 1997-11-14 2000-04-04 International Business Machines Corporation Self powered electronic memory identification tag with dual communication ports
US9609462B2 (en) * 2014-03-28 2017-03-28 Google Inc. Facilitating radio frequency communications among environmental control system components
US10216689B2 (en) * 2014-12-18 2019-02-26 Intel Corporation Coordinating multiple real-time functions of a peripheral over a synchronous serial bus
US20180357067A1 (en) * 2017-06-09 2018-12-13 Qualcomm Incorporated In-band hardware reset for virtual general purpose input/output interface
CN113676213B (zh) * 2021-08-12 2022-07-15 Oppo广东移动通信有限公司 放大器模组、射频系统及通信设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104636306A (zh) * 2015-03-10 2015-05-20 江苏联康电子有限公司 一种基于单片机的rffe主设备接口移植装置及方法
CN107509033A (zh) * 2017-09-20 2017-12-22 中国科学院长春光学精密机械与物理研究所 一种遥感相机图像实时采集处理系统
US20190317911A1 (en) * 2018-04-17 2019-10-17 Qualcomm Incorporated General purpose input output triggered interface message
CN210666764U (zh) * 2019-09-11 2020-06-02 广东高云半导体科技股份有限公司 基于i3c总线的通信设备和通信装置
CN211982026U (zh) * 2020-06-05 2020-11-20 广东高云半导体科技股份有限公司 车盲区监控电路
CN114244909A (zh) * 2021-12-16 2022-03-25 深圳飞骧科技股份有限公司 协议转换电路和相关设备

Also Published As

Publication number Publication date
CN114244909A (zh) 2022-03-25
CN114244909B (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
WO2023109429A1 (zh) 协议转换电路和相关设备
US7013359B1 (en) High speed memory interface system and method
US7307450B2 (en) Programmable logic block for designing an asynchronous circuit
KR20190084755A (ko) 모바일 장치 및 그것의 인터페이싱 방법
EP2632228A1 (en) Method for bluetooth-based headset to make video call and video call enabled terminal
CN105681145A (zh) 一种基于FPGA的FlexRay通信模块
CN105049781A (zh) 基于fpga的图像处理系统
CN103389845A (zh) 一种电容式触摸屏烧录测试系统
WO2020154989A1 (zh) 占空比调整方法、控制器芯片及闪存设备
CN103051379A (zh) 一种光模块调试系统
CN101217468A (zh) 路由查表系统、三态内容寻址存储器和网络处理器
CN109344019B (zh) 基于sopc系统的1553b协议通用接口半自动化测试系统及方法
US11044123B2 (en) Auto-zero receiver with integrated DFE, VGA and eye monitor
CN102567272B (zh) 一种提高spi接口电路工作频率的方法
CN114003541A (zh) 一种通用型iic总线电路及其传输方法
CN113270137A (zh) 一种基于fpga嵌入式软核的ddr2测试方法
CN108933841A (zh) 一种射频前端设备的控制方法及装置
CN203261333U (zh) 一种光模块调试系统
CN104917511A (zh) 一种能兼容mipi和gpio控制的射频功放模组的接口电路
CN109542815A (zh) 一种基于usb3.0接口的高速d/a系统及工作方法
CN115941398A (zh) 一种跨芯片互连系统及lvds并行数据软硬件协同校准方法
US9367495B1 (en) High speed integrated circuit interface
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
US11093434B2 (en) Communication system and operation method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22906181

Country of ref document: EP

Kind code of ref document: A1