CN211982026U - 车盲区监控电路 - Google Patents

Abstract

本实用新型提供了一种车盲区监控电路，包括：现场可编程门阵列FPGA芯片、微控制单元MCU电路、图像采集电路以及液晶显示屏LCD，所述MCU电路与所述FPGA芯片连接，所述FPGA芯片具有至少两个高速接口，并通过不同的高速接口分别与所述图像采集电路以及所述LCD连接。即本实用新型采用了MCU加FPGA的架构，所述FPGA芯片内部具有高速接口，能够实现高带宽的视频图像数据的接收和LCD屏的驱动，而且利用所述FPGA芯片本身具有内部并行实时处理数据的特性，可以提高所述车盲区监控电路的视频图像数据传输速度、缩短视频图像的传输延时时间和实时响应时间。

Description

车盲区监控电路

技术领域

本实用新型涉及电路设计技术领域，特别涉及一种车盲区监控电路。

背景技术

商用车盲区监控一直是业界非常关注的问题，目前比较常用的方案是：第一，基于镜面成像原理，使用后视镜、反光镜等；第二，基于图像传输技术，采用SoC(System onChip，系统芯片)实现的方案。而采用后视镜、反光镜等视野范围较小，并不能彻底解决商用车盲区问题；采用SoC实现商用车盲区监控的方案存在图像分辨率低、画面显示清晰度差、成本高、灵活性差、视频图像数据传输慢、实时响应慢等的问题。

因此，实有必要提出一种改进电路，以解决上述问题。

实用新型内容

本实用新型的目的在于提供一种车盲区监控电路，能够在彻底解决了视觉盲区的同时，解决图像分辨率低，图像传输延时大、视频图像数据传输慢、实时响应慢和价格高的问题。

为解决上述技术问题，本实用新型提供一种车盲区监控电路，包括：

现场可编程门阵列FPGA芯片以及设置在所述FPGA芯片外围的图像采集电路、微控制单元MCU电路以及液晶显示屏LCD，其中，所述MCU电路与所述FPGA芯片连接，所述FPGA芯片具有至少两个高速接口，并通过不同的高速接口分别与所述图像采集电路以及所述LCD连接。

可选的，在所述的车盲区监控电路中，所述图像采集电路包括摄像头以及与该摄像头连接的视频A/D转换电路。

可选的，在所述的车盲区监控电路中，所述FPGA芯片内还集成有I2C控制电路，所述I2C控制电路与所述视频A/D转换电路连接。

可选的，在所述的车盲区监控电路中，所述FPGA芯片的高速接口包括：MIPI接口和LVDS接口，其中，所述MIPI接口与所述视频A/D转换电路连接，所述LVDS接口与所述LCD连接。

可选的，在所述的车盲区监控电路中，所述FPGA芯片中集成有MIPI接收电路、视频数据缩放电路、DDR3读写控制电路、UART通信电路、数据格式转换电路和OVIDEO控制电路，所述视频数据缩放电路分别与所述MIPI接收电路、所述DDR3读写控制电路以及所述UART通信电路连接，所述数据格式转换电路分别与所述DDR3读写控制电路和所述OVIDEO控制电路连接，所述UART通信电路与所述微控制单元MCU电路连接，其中，所述MIPI接收电路具有所述MIPI接口，所述OVIDEO控制电路具有所述LVDS接口。

可选的，在所述的车盲区监控电路中，所述MIPI接收电路包括：用于接收所述视频A/D转换电路转换的视频图像数据的IDES8电路、用于解析出所述IDES8电路接收的视频图像数据对应的摄像头的MIPI VC电路以及用于解析出场同步信号、行同步信号、数据使能信号和有效数据的MIPI ID电路，所述MIPI接口位于所述IDES8电路，所述MIPI VC电路和所述MIPI ID电路均连接所述IDES8电路和所述视频数据缩放电路。

可选的，在所述的车盲区监控电路中，所述车盲区监控电路还包括设置在所述FPGA芯片外围的DDR3储存器，所述DDR3储存器与所述FPGA芯片内的DDR3读写控制电路连接。

可选的，在所述的车盲区监控电路中，所述UART通信电路具有CRC16-CCITT校验模块。

可选的，在所述的车盲区监控电路中，所述车盲区监控电路还包括设置在所述FPGA芯片外围的SPI Flash，所述FPGA芯片内还集成有MSPI下载电路，所述SPI Flash与所述MSPI下载电路连接。

可选的，在所述的车盲区监控电路中，所述车盲区监控电路还包括设置在所述FPGA芯片外围的晶振电路，所述FPGA芯片内还集成有锁相环PLL，所述晶振电路与所述锁相环PLL连接。

综上所述，本实用新型提供的车盲区监控电路，采用了MCU+FPGA的架构，能够将FPGA芯片的原有功能集成到车盲区监控电路中，例如利用FPGA芯片内部具有的高速接口，能够实现高带宽的视频图像数据的接收和LCD屏的驱动，同时利用FPGA芯片本身可以实现并行实时处理数据的特性，来提高所述车盲区监控电路的视频图像数据传输速度、缩短视频图像的传输延时时间和实时响应时间。

附图说明

图1示出了本实用新型一实施例提供的车盲区监控电路的结构示意图；

图2示出了本实用新型一实施例中图像采集电路的结构示意图；

图3和图4示出了本实用新型一实施例中FPGA芯片内部结构示意图；

图5示出了本实用新型一实施例中具有晶振电路的车盲区监控电路的结构示意图；

图1～图5中，

100-现场可编程门阵列FPGA芯片，101-MIPI接收电路，102-视频数据缩放电路，103-DDR3读写控制电路，104-UART通信电路，105-数据格式转换电路，106-OVIDEO控制电路，107-锁相环PLL，108-I2C控制电路，109-MSPI下载电路，200-微控制单元MCU电路，300-图像采集电路，400-液晶显示屏LCD，500-储存器，600-晶振电路，700-SPI Flash。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的车盲区监控电路作进一步详细说明。根据下面说明书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

目前比较常用的解决商用车盲区的方案是使用后视镜、反光镜等以及采用SoC。而采用后视镜、反光镜等视野范围较小，并不能衬底解决商用车盲区问题；采用SoC实现商用车盲区监控的方案存在图像分辨率低、画面显示清晰度差、成本高、灵活性差、视频图像数据传输慢、实时响应慢等的问题。

为了解决上述问题，本实用新型提供了一种车盲区监控电路，请参阅图1，包括：现场可编程门阵列FPGA(Field－Programmable Gate Array)芯片100、以及设置在所述FPGA芯片100外围的微控制单元MCU(Microcontroller Unit)电路200、图像采集电路300以及液晶显示屏LCD 400，其中，所述MCU电路200与所述FPGA芯片100连接，所述FPGA芯片100具有至少两个高速接口，通过不同的高速接口分别与所述图像采集电路300以及所述LCD 400连接。

图2示出了所述图像采集电路300的结构，所述图像采集电路300主要包括：摄像头301以及与该摄像头连接的视频A/D转换电路302，其中，所述摄像头301优选为多路摄像头，以采集各方位的视频，为彻底解决视野盲区提供基础，即所述摄像头301用于采集视频图像并输出模拟信号。所述视频A/D转换电路302优选采用TP2854芯片，用于接收所述摄像头301的模拟信号，且将该模拟信号转换成FPGA芯片100可接收的视频图像数据类型，例如MIPI4Lane数据类型，并将转换的视频图像数据输出。

所述FPGA芯片100用于接收和处理通过所述图像采集电路300采集的视频图像数据。所述FPGA芯片100的型号可以为GW2A-LV18PG256，其内部有丰富的B-SRAM(Block SRAM，块状静态随机存储器)资源、可综合的PLL(Phase Locked Loop，锁相回路或锁相环)资源和DSP(Digital Signal Processor,数字信号处理器)资源，RTL代码可灵活实现接口协议、数据传输、存储器控制等功能，且可移植性高，具有高速低成本特点，且具有内部并行实时处理数据的特性。所述FPGA芯片不同于SOC，FPGA处理过程不受系统线程影响，通过硬件加速可以做到传输的更低延时。而丰富的内嵌资源搭配精简的FPGA架构，非常适合商用车盲区监控控制需求。

参阅图3和图4，在本实施例中，所述FPGA芯片100中可以集成有MIPI(MobileIndustry Processor Interface，移动行业处理器接口)接收电路101、视频数据缩放电路102、DDR3读写控制电路103、UART通信电路104、数据格式转换电路105、以及OVIDEO控制电路106，所述视频数据缩放电路102分别与所述MIPI接收电路101、所述DDR3读写控制电路103以及所述UART通信电路104连接，所述数据格式转换电路105分别与所述DDR3读写控制电路103和所述OVIDEO控制电路106连接。

所述MIPI接收电路101主要用于接收并解析所述视频A/D转换电路302输出的视频图像数据。所述MIPI接收电路101可以包括：IDES8电路、MIPI VC电路以及MIPI ID电路。所述IDES8电路具有高速接口，即MIPI接口，并通过所述MIPI接口与所述视频A/D转换电路302实现连接。所述IDES8电路用于接收所述视频A/D转换电路302输出的视频图像数据，即所述IDES8电路实现MIPI HS(MIPI的高速传输模式)数据的接收，并转换成32bit并行数据。所述MIPI VC电路和所述MIPI ID电路均连接所述IDES8电路和所述视频数据缩放电路，且所述MIPI VC电路用于解析出IDES8电路接收的视频图像数据对应的摄像头，例如，根据MIPI VC电路解析当前数据包是第几路摄像头的。所述MIPI ID电路用于解析出场同步信号、行同步信号、数据使能信号和有效数据。由于所述IDES8电路是高速串并转换电路，因此可以实现MIPI接口的高清摄像头视频图像数据的接收。

所述视频数据缩放电路102根据不同的视频输入分辨率和MCU命令按照比例进行视频图像数据的缩放或透传操作，如720P/1080P，二分割/三分割/四分割等模式。

所述DDR3读写控制电路103一方面可以实现DDR3读写操作需要的时序和协议，另一方面控制多路摄像头的多帧缓存操作。且所述DDR3读写控制电路103支持两路/三路/四路摄像头的帧缓，由于整个电路设计的视频输入帧率和输出显示帧率不匹配，需要缓存两帧视频图像数据，而且多路摄像头输入不是同步的，因此，每路摄像头的帧缓地址需要单独控制。

所述UART通信电路104可以用于接收和解析MCU电路200命令，并将解析的命令发送给FPGA芯片100，即按照串口协议接收和发送命令，解析出命令给其他模式，如分割模式、分辨率、分割区域显示的摄像头通道等。所述UART通信电路104也可以定时上传FPGA芯片100的状态信息给MCU电路200。所述UART通信电路104还具有CRC16-CCITT校验模块，即所述UART通信电路104还支持CRC16-CCITT校验。所述CRC16-CCITT是循环冗余校验码，它是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强。循环冗余检查(CRC)是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。因此，所述CRC数据校验可以保证数据传输的可靠性。即本实施例中的车盲区监控电路支持外部串口通信，支持实时的显示模式切换，提供良好的显示交互。且数据接收和发送支持CRC16-CCITT校验，保证数据的可靠传输。

数据格式转换电路105用于将DDR3读写控制电路103传输的视频图像的数据类型转换成所述LCD 400显示的数据类型。例如MIPI接口(即MIPI接收电路101)的数据类型是YCbCr，LCD显示的数据类型是RGB，即通过该电路实现YCbCr到RGB的数据格式转换。

所述OVIDEO控制电路106根据LCD屏的时序参数产生场同步、行同步、数据使能和数据读取使能等控制信号。所述OVIDEO控制电路106具有高速接口，即LVDS接口，所述LVDS接口与所诉LCD连接。因此，可以按照LVDS7:1的数据格式，使用OVIDEO控制电路发送高速串行数据驱动LCD。即通过OVIDEO控制电路，所述车盲区监控电路可实现高速的LVDS数据输出驱动LCD屏。

所述FPGA芯片100还包括I2C控制电路108，其与所述视频A/D转换电路302连接，所述I2C控制电路108根据I2C协议标准配置TP2854，速率为400Kbps。即所述I2C控制电路108对视频A/D转换芯片TP2854进行功能配置。

因此，所述FPGA芯片I/O(输入/输出)支持IDES8，支持高带宽的MIPI接口的数据接收，可实现并行、实时、高速的采集多路视频图像数据。同时，FPGA的I/O支持OVIDEO，可实现高速的LVDS数据输出驱动LCD。

所述盲区监控电路还包括存储器500，且所述存储器500优选为DDR3存储器，所述DDR3存储器与所述DDR3读写控制电路103连接，而所述DDR3存储器采用Micron(美光半导体公司)DDR3 SDRAM。采用所述MicronDDR3SDRAM作为视频图像的帧缓存，高带宽，读写速度快，存储容量大，可实现多帧视频图像的缓存，既可以满足法规的响应时间小于0.1s的要求，也可以保证视频显示的流畅，具有良好的视觉显示效果。因此所述盲区监控电路具有视频图像数据传输快、实时响应快以及可以保证视频显示的流畅的优点。

所述MCU电路200优选采用瑞萨的R5F10DPExFB芯片，且所述MCU电路200通过UART通信电路104发送命令给FPGA芯片100，即所述MCU电路200发送命令，所述UART通信电路104接收该命令，并解析该命令，如分割模式、分辨率、分割区域显示的摄像头通道等，并将所述解析的命令传送给所述视频数据缩放电路102，所述视频数据缩放电路102根据不同的视频输入分辨率和MCU命令按照比例进行视频数据的缩放或透传操作。所述MCU电路200也可以定时读取FPGA的状态信息。因此，MCU电路200作为整个电路的命令控制单元，能够进行灵活的命令调度，例如灵活的进行显示模式的控制。

所述LCD用于接FPGA芯片100输出的视频图像数据，并显示画面。通过所述图像采集单元300、MCU电路200以及FPGA芯片100的相互连接能够实现高清LCD屏分割显示，将各方位的影响呈现在驾驶员面前，彻底解决了视觉盲区。

所述车盲区监控电路还包括SPI Flash 700，所述FPGA芯片100内还集成有MSPI下载电路109，所述SPI Flash 700与所述MSPI下载电路109连接，其中，所述SPI Flash700用于保存FPGA芯片100的数据流文件，掉电不丢失。FPGA芯片100上电后自动加载数据流文件到FPGA芯片的SRAM中，运行程序。所述MSPI下载电路109按照SPI Flash 700协议实现数据流文件的下载功能。

参阅图5，所述盲区监控电路还包括晶振电路600，所述FPGA芯片100内还集成有锁相环PLL 107，且所述晶振电路600与所述锁相环PLL 107连接，所述晶振电路600为FPGA芯片100提供时钟信号，例如所述晶振电路600为所述FPGA芯片100提供一个稳定的50MHz时钟信号。所述锁相环PLL107用于实现FPGA芯片100整个电路功能所需要的各种时钟信号，即通过PLL的倍频和分频功能实现整个电路功能所需要的各种时钟，可以包括DDR3工作和控制时钟以及OVIDEO控制电路高速的3.5倍时钟。

本实用新型的车盲区监控电路采用MCU+FPGA的架构，很好的利用了FPGA芯片高速接口，内部并行实时处理数据的特性；同时外挂高带宽的DDR3储存器实现视频图像的帧缓；MCU电路进行灵活的命令调度，CRC校验保证了数据的可靠传输，实现了和上位机的无缝交互。

而所述FPGA芯片的I/O支持IDES8和OVIDEO电路，实现高带宽的MIPI接口的视频数据接收和LCD屏的驱动；FPGA内部具有丰富的内部逻辑资源，具有高速低成本特点，且其能实现实时并行的数据处理，而FPGA内部采用数据的并行处理，最大程度提高数据传输的带宽，可以支持更高分辨率的图像，因此可以提高图像分辨率；所述FPGA芯片不同于SOC，FPGA处理过程不受系统线程影响，通过硬件加速可以做到传输的更低延时。同时DDR3储存器高速的实现了视频图像的多帧缓存，解决了设计中输入和输出帧率不匹配的问题，满足法规的时间需求，实现视频的流畅显示，完美的实现了分割监控的功能。而且通过车盲区监控电路实现多路摄像头采集视频图像数据，高清LCD屏分割显示，将各方位的影响呈现在驾驶员面前，彻底解决了视觉盲区。因此，本实用新型的所述车盲区监控电路高速的，高性能，高可靠性，低成本的实现了车盲区监控的功能。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种车盲区监控电路，其特征在于，包括：现场可编程门阵列FPGA芯片以及设置在所述FPGA芯片外围的图像采集电路、微控制单元MCU电路以及液晶显示屏LCD，其中，所述MCU电路与所述FPGA芯片连接，所述FPGA芯片具有至少两个高速接口，并通过不同的高速接口分别与所述图像采集电路以及所述LCD连接。

2.如权利要求1所述的车盲区监控电路，其特征在于，所述图像采集电路包括摄像头以及与该摄像头连接的视频A/D转换电路。

3.如权利要求2所述的车盲区监控电路，其特征在于，所述FPGA芯片内还集成有I2C控制电路，所述I2C控制电路与所述视频A/D转换电路连接。

4.如权利要求2所述的车盲区监控电路，其特征在于，所述FPGA芯片的高速接口包括：MIPI接口和LVDS接口，其中，所述MIPI接口与所述视频A/D转换电路连接，所述LVDS接口与所述LCD连接。

5.如权利要求4所述的车盲区监控电路，其特征在于，所述FPGA芯片中集成有MIPI接收电路、视频数据缩放电路、DDR3读写控制电路、UART通信电路、数据格式转换电路和OVIDEO控制电路，所述视频数据缩放电路分别与所述MIPI接收电路、所述DDR3读写控制电路以及所述UART通信电路连接，所述数据格式转换电路分别与所述DDR3读写控制电路和所述OVIDEO控制电路连接，所述UART通信电路与所述微控制单元MCU电路连接，其中，所述MIPI接收电路具有所述MIPI接口，所述OVIDEO控制电路具有所述LVDS接口。

6.如权利要求5所述的车盲区监控电路，其特征在于，所述MIPI接收电路包括：用于接收所述视频A/D转换电路转换的视频图像数据的IDES8电路、用于解析出所述IDES8电路接收的视频图像数据对应的摄像头的MIPIVC电路以及用于解析出场同步信号、行同步信号、数据使能信号和有效数据的MIPIID电路，所述MIPI接口位于所述IDES8电路，所述MIPIVC电路和所述MIPIID电路均连接所述IDES8电路和所述视频数据缩放电路。

7.如权利要求5所述的车盲区监控电路，其特征在于，所述车盲区监控电路还包括设置在所述FPGA芯片外围的DDR3储存器，所述DDR3储存器与所述FPGA芯片内的DDR3读写控制电路连接。

8.如权利要求5所述的车盲区监控电路，其特征在于，所述UART通信电路具有CRC16-CCITT校验模块。

9.如权利要求1所述的车盲区监控电路，其特征在于，所述车盲区监控电路还包括设置在所述FPGA芯片外围的SPI Flash，所述FPGA芯片内还集成有MSPI下载电路，所述SPIFlash与所述MSPI下载电路连接。

10.如权利要求1所述的车盲区监控电路，其特征在于，所述车盲区监控电路还包括设置在所述FPGA芯片外围的晶振电路，所述FPGA芯片内还集成有锁相环PLL，所述晶振电路与所述锁相环PLL连接。

Images