CN104956347A - 将一种互连协议的枚举和/或配置机制用于不同的互连协议 - Google Patents

将一种互连协议的枚举和/或配置机制用于不同的互连协议 Download PDF

Info

Publication number
CN104956347A
CN104956347A CN201380071645.8A CN201380071645A CN104956347A CN 104956347 A CN104956347 A CN 104956347A CN 201380071645 A CN201380071645 A CN 201380071645A CN 104956347 A CN104956347 A CN 104956347A
Authority
CN
China
Prior art keywords
lli
affairs
equipment
pcie
conversion logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380071645.8A
Other languages
English (en)
Other versions
CN104956347B (zh
Inventor
S·兰甘纳坦
M·沃什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104956347A publication Critical patent/CN104956347A/zh
Application granted granted Critical
Publication of CN104956347B publication Critical patent/CN104956347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一方面的互连架构设备包括产生具有与LLI不同的互连协议的事务的处理器。该互连架构设备还包括与处理器耦合的转换逻辑。该转换逻辑用于将事务转换成LLI分组，该事务具有与LLI不同的互连协议。该互连架构设备还包括与转换逻辑耦合的LLI控制器。LLI控制器将互连架构设备与LLI链路耦合。LLI控制器用于在LLI链路上发送LLI分组。

Description

将一种互连协议的枚举和/或配置机制用于不同的互连协议
背景
技术领域
本文所描述的实施例大致涉及互连。特别地，本文所描述的实施例大致涉及附于互连的设备的枚举和/或配置。
附图说明
通过参照以下用以阐释本发明实施例的描述和附图可以最好地理解本发明。在图中：
图1是包括通过LLI链路耦合至LLI从设备实施例的LLI主设备实施例的LLI环境实施例的框图。
图2是由LLI主设备执行的方法的实施例的流程框图。
图3是由LLI从设备执行的方法的实施例的流程框图。
图4是阐释合适的PCIE-LLI转换的示例实施例的框图。
图5是PCIE根联合体集成端点逻辑的实施例的框图。
图6是本发明实施例可被结合于其中的移动无线设备的实施例的框图。
图7示出了包括叠层堆的PCIe兼容互连架构的实施例。
图8示出了通过互连架构的不同物理层进行传送的不同协议的实施例。
图9示出了低功率计算平台的实施例。
图10示出了计算系统的框图的实施例。
实施例描述
本文所公开的是将一种互连协议的枚举和/或配置机制用于另一不同互连协议的方法、装置和系统。在以下描述中，陈述了许多具体细节(例如，具体的互连协议、事务的类型、事务转换的类型、逻辑实现、逻辑分割/集成细节、操作顺序、系统元件的类型和相互关系等等)。然而，需要理解的是，本发明的实施例可在无需这些具体细节的情况下被实施。在其他情况下，未详细示出众所周知的电路、结构和技术以使不模糊本描述的理解。
移动行业处理器接口()联盟是以定义和促进移动终端内部接口的开放规范为目的的开放会员制机构。MIPI的低延迟接口(LLI)工作小组已制造出低延迟接口(LLI)的联盟规范。为了简单起见，该规范也在本文中被称为MIPI LLI或只是LLI。
LLI是被设计以采用存储器映射事务在互连级(例如，通过开放核心协议(OCP)、高级微控制器总线架构()等)连接设备(例如，移动设备或终端)的低延迟接口。LLI链路是允许任一设备发起事务的双向接口。LLI是允许独立芯片上的设备进行通信的点对点互连，就像远程芯片上的设备驻留在本地芯片上一样。LLI规范被表示成分层的、事务级协议，其中通过LLI链接的芯片上的目标对象和发起者能够交换事务而基本无需软件干预，这有助于实现低延迟。LLI通常还表现出低功耗，这往往使得LLI非常适于蜂窝电话、平板以及其他移动电池供电设备。LLI的一个限制是当前还没有足够的机制来枚举和配置附于LLI链路的设备。
图1是包括通过LLI链路115耦合至LLI从设备120实施例的LLI主设备101实施例的LLI环境100实施例的框图。为了与LLI规范相一致，使用术语“主”和“从”。主设备也可代表主机设备或只是第一设备，而从设备也可代表托管设备或只是第二设备。LLI主设备可用以控制LLI从设备。在一些实施例中，LLI主和从设备可以是不同的芯片、管芯、集成电路或可能不同的封装。
适合的LLI主设备的示例包括，但不仅限于，应用处理器芯片和应用处理器片上系统(SoC)。适合的LLI从设备示例包括，但不仅限于，举例而言，协处理器芯片、无线调制解调器芯片(例如，蜂窝调制解调器芯片、无线局域网(WLAN)调制解调器芯片等)，以及数据储存芯片(例如，闪存芯片)。如所示，LLI从设备可具有无线调制解调器、数据储存设备、协处理器，或被LLI主设备使用的其他资源126。LLI主和从设备上的元件可被存储器映射以便于设备寻址。LLI主设备可用以管理整个系统的存储器映射。
LLI主设备包括处理器102、LLI控制器106和存储器控制器109。处理器、LLI控制器和存储器控制器都通过一个或多个总线或其他互连105彼此耦合，或者彼此通信。存储器控制器与存储器111耦合或连接。LLI控制器106与LLI链路115的一端耦合或连接。LLI控制器被用以将主设备与LLI链路耦合。LLI从设备120也包括与LLI链路115的另一端耦合或连接的LLI控制器121。
在一些实施例中，第一互连协议的枚举和/或配置机制可被利用或重复使用于第二、不同的互连协议。在一个方面中，第二互连协议可能原生地不具有枚举和/或配置机制。在另一方面中，第二互连协议可具有枚举和/或配置机制，但可能不如第一互连协议中的好、广泛、全面、完善、测试良好、灵活或快速。在另一方面中，第二互连协议可具有枚举和/或配置机制，但由于其他一些原因，采用第一互连协议中的枚举和/或配置机制是期望的(例如，因为其具有另一个中所不存在的特征，由于熟悉度或偏好等)。
正如以下所要描述的，尽管本发明的范围未被如此限制，在一些实施例中，外部设备互连(PCI)、快速外部设备互连(PCIE)或扩展外部设备互连(PCI-X)的枚举和/或配置机制可被利用和/或重复使用于MIPI LLI。在另一些实施例中，除PCI、PCIE或PCI-X外的其他互连协议的枚举和/或配置机制可被利用或重复使用于LLI，诸如，举例而言，PCI、PCIE或PCI-X的未来版本，PCI、PCIE或PCI-X的衍生物，与PCI、PCIE或PCI-X相关的协议，与PCI、PCIE或PCI-X类似的协议，PCI、PCIE或PCI-X的替代，或具与PCI、PCIE或PCI-X可比的枚举和/或配置能力的协议。替代地，其他具有枚举和/或配置能力的协议，诸如，举例而言，通用串行总线(USB)协议、从USB衍生或相关的其他协议，或其他未来开发的协议，被选择性地使用。如本文所使用的，术语“基于外部设备互连的协议(Peripheral Component Interconnect based protocol)”、“基于PCI的协议(PCIbased protocol)”等统一表示PCI、PCIE、PCI-X和基于或从PCI衍生而来的其他协议。在再另一些实施例中，PCI、PCI-X、PCIE或一些其他互连协议的枚举和/或配置机制可被利用或重复使用于除LLI以外的互连协议(例如，LLI的未来版本或衍生物或者具有有限枚举和/或配置能力的另一互连协议)。在另一些实施例中，代替LLI，可使用统一协议(Unipro)、digRF、超高速芯片连接(SSIC)或其他协议。在本文的实施例中，PCIE经常被用作示例协议，尽管需要理解的是，PCIE可被PCI或PCI-X或USB或具有枚举和配置机制的另一适合的互连协议取代。此外，在以下的实施例中，LLI经常被用作示例协议，尽管需要注意的是，LLI可被LLI的未来版本、LLI的衍生物、与LLI相关的协议、与LLI类似的协议或能从利用和/或重复使用另一不同互连协议的枚举和配置能力中获益的另一互连协议取代。
再次参照图1，存储器111具有PCIE模块112。另外，存储器可具有与LLI不同的另一互连协议(例如，PCI、PCI-X、基于PCI的协议、USB等)的模块。在一些实施例中，PCIE模块可被用以控制PCIE总线上的通信。PCIE总线未被示出，而实际上可不存在PCIE总线，如下文所解释的。通过示例的方式，PCIE模块可包括PCIE总线驱动、PCIE软件堆栈或类似功能。在一些实施例中，PCIE模块可包括大致传统的PCIE总线驱动、PCIE软件堆栈或至少其中足以执行本文中所描述的枚举和/或配置的部分。不同的主要操作系统通常包括适合于实施例的传统PCIE总线驱动和/或PCIE软件堆栈。
传统PCIE总线驱动和/或PCIE软件堆栈通常具有枚举和配置附于PCIE总线的设备的机制。所示的PCIE模块具有PCIE枚举模块113，该模块对PCIE枚举有用以将一个或多个LLI从设备枚举至LLI主设备。通过示例的方式，PCIE枚举模块可包括允许处理器发现或检测附于PCIE总线设备、发现或检测附于PCIE总线的设备的能力、发现或检测附于PCIE总线的设备会使用的资源(例如，设备会使用多少存储器)、所支持的中断的类型和数量、每个设备中函数的类型和数量等的指令、代码、例程或程序。所示PCIE模块还具有对PCIE配置有用的PCIE配置模块114。通过示例的方式，PCIE配置模块可包括允许处理器配置附于PCIE总线的设备的指令、代码、例程或程序，例如，通过配置存储器地址范围、配置中断向量、修改PCIE配置寄存器和/或能力结构等。尽管示出了独立的PCIE枚举和配置模块，但其他实施例可将这些模块组合至单一模块中。在另一些实施例中，可包括PCIE枚举模块而没有PCIE配置模块，或者可包括PCIE配置模块而没有PCIE枚举模块。
在一些实施例中，PCIE枚举113和配置模块114可以基本是传统的，并且可用于执行基本传统的枚举和配置。在一些实施例中，LLI主设备101可利用或重复使用该基本传统的PCIE枚举和/或配置模块以在LLI链路115上执行LLI从设备120的枚举和配置。在一些实施例中，这可有助于避免需要开发新的枚举和/或配置机制，特别是对于LLI，而这可有助于避免或至少减少开发时间和成本。此外，PCIE枚举和配置模块往往是被完善地开发、测试和理解的。另外，它们已经通过一些主要的操作系统被广泛采用。此外，PCIE采用标准化的枚举和配置机制。该标准化机制的使用可有助于避免定制和/或专有枚举和/或配置机制的开发，而这往往会降低设备的互操作性。
再次参照图1，处理器102可执行PCIE枚举模块113和/或PCIE配置模块的指令(例如，作为在处理器上执行的操作系统的部分)，该指令可配置处理器以分别具有PCIE枚举模块/机制/逻辑103和/或PCIE配置模块/机制/逻辑104。在一些实施例中，这可使得处理器产生和提供基于PCIE或PCI的事务110。也就是说，处理器可产生和提供具有与LLI不同的互连协议的事务。PCIE枚举模块/机制/逻辑和/或PCIE配置模块/机制/逻辑可在一个或多个互连105上将基于PCIE或PCI的事务110提供至LLI主设备的LLI控制器106。
LLI控制器包括与处理器102耦合的PCIE-LLI转换逻辑107的实施例。在另一个实施例中，PCIE-LLI转换逻辑107可与LLI控制器106分开，但与LLI控制器LLI 106耦合(例如，耦合或逻辑上被置于LLI控制器和处理器之间)。PCIE-LLI转换逻辑107可接收PCIE事务110。在一些实施例中，PCIE-LLI转换逻辑107可被用以执行PCIE至LLI的转换和LLI至PCIE的转换。另外，可包括PCI-LLI转换逻辑以在PCI(或其他基于PCI的协议)和LLI之间进行转换，或者可包括其他逻辑以在LLI和另一除LLI外的互连协议之间进行转换。PCIE-LLI转换逻辑107可被用以将接收的PCIE事务110转换为对应的LLI事务、分组或者LLI兼容的数据格式128，该数据格式具体化或代表PCIE事务110。在一些实施例中，转换可涉及将PCIE事务的位或字段映射至对应的LLI分组或LLI兼容数据格式的位或字段。将在下文中描述可如何执行的具体示例。PCIE-LLI转换逻辑可将LLI分组或其他LLI兼容数据格式128提供至耦合的LLI堆栈逻辑108。在一些实施例中，LLI堆栈逻辑可任选地代表大致传统的包括事务层、数据链路层、PHY适配器层和一个或多个M-PHY的LLI堆栈。在一些实施例中，PCIE-LLI转换逻辑可被用以提供产生至LLI堆栈逻辑108的事务层的LLI事务。LLI堆栈逻辑可将接收的LLI分组转换成对应的MIPI码元，而然后LLI堆栈逻辑108的M-PHY和/或LLI控制器106可在LLI链路115上传送MIPI码元116(衍生自LLI分组128)，该MIPI码元体现或表示PCIE事务110。相应的，在一些实施例中，可在LLI链路上将用于枚举和/或配置的PCIE事务作为从LLI分组衍生而来的MIPI码元进行传送。
LLI从设备120包括LLI控制器121。LLI控制器与LLI链路115的另一相对端耦合，并被用以将LLI从设备与LLI链路耦合。LLI控制器121包括LLI堆栈逻辑122。在一些实施例中，LLI堆栈逻辑122可选择性地代表大致传统的包括事务层、数据链路层、PHY适配层和一个或多个M-PHY的LLI堆。LLI堆栈逻辑122的M-PHY可从LLI链路115接收MIPI码元(衍生自LLI分组128)，该MIPI码元体现或代表PCIE事务110。LLI堆栈逻辑122可处理MIPI码元并产生LLI事务、分组或其他LLI兼容数据格式129。LLI堆栈逻辑122的事务层可将LLI事务或分组129提供至PCIE-LLI转换逻辑123的实施例。替代地，可将LLI事务或分组提供至PCI-LLI转换逻辑或用于在LLI和除LLI以外并非PCI和PCIE的另一互连协议之间转换的逻辑。
在图示中，PCIE-LLI转换逻辑123是LLI控制器121的部分。在另一个实施例中，PCIE-LLI转换逻辑123可从LLI控制器121分开，但与LLI控制器LLI 121耦合(例如，耦合或逻辑上被置于LLI控制器和PCIE端点逻辑的实施例125之间)。PCIE-LLI转换逻辑123被用以执行PCIE至LLI的转换和LLI至PCIE的转换。另外，如本文他处所描述的，可执行其他基于PCI的转换，或其他转换。PCIE-LLI转换逻辑可将接收的LLI事务或分组129(其具体化或代表PCIE事务110)转换为对应的PCIE事务124。在一些实施例中，转换可涉及将LLI分组的位或字段映射至相应合适的PCIE事务的位或字段。将在下文中讨论该转换的具体示例。
PCIE-LLI转换逻辑123与PCIE端点逻辑的实施例125耦合。另外，除了PCIE端点逻辑，可采用PCI端点逻辑或者除LLI、PCI和PCIE以外的另一互连协议的端点逻辑。PCIE-LLI转换逻辑123可提供其产生至PCIE端点逻辑125的PCIE事务124。在一些实施例中，被提供至PCIE端点逻辑的PCIE事务124可与最初从处理器101提供的PCIE事务110相同，或至少大致相同(例如，PCIE事务124的分组的字段中的位可与PCIE事务110的分组的字段中的位相同)。在一些实施例中，PCIE端点逻辑可具有与附于PCIE总线的正常PCIE设备同样多的PCIE逻辑。另外，PCIE端点逻辑可至少具有与支持具体实施例所需的枚举和/或配置所需要的逻辑相同多的PCIE逻辑。通过示例的方式，在一些实施例中，PCIE端点逻辑可包括PCIE(或其他基于PCI)兼容配置寄存器(例如，PCIE基址寄存器等)以及可采用本文中所描述的实施例进行配置的容量结构。如另一示例，在一些实施例中，PCIE端点逻辑可包括用于服务/实现存储器映射事务的逻辑和/或用于服务/实现PCIE配置事务的逻辑。在一些实施例中，PCIE端点逻辑可被包括于LLI从设备中，即使LLI从设备不一定需要具有PCIE总线并且/或者PCIE端点逻辑不一定需要与PCIE总线耦合。
在一些实施例中，PCIE端点逻辑可表示PCIE根联合体集成端点逻辑。在PCIE中，主机设备有时在本领域也被称为根联合体集成设备。远程设备有时也被称为端点或根联合体端点。以往在PCI中，主机设备和远程设备是附于印刷电路板的不同芯片。PCIE也允许端点设备与根联合体设备一起被集成于片上或管芯上，而不是在独立的远程芯片上。这样的集成设备有时在本领域也被称为根联合体集成设备。根联合体设备和根联合体集成端点设备一起被集成于片上或管芯上。在PCIE根联合体集成端点逻辑的情况中，主设备的处理器甚至不需要知道或了解居间LLI链路，而可与根联合体集成端点设备通信，就像是与处理器一起被集成于片上或管芯上一样。
在一些实施例中，PCIE事务110和/或PCIE事务124可被用以枚举和/或配置LLI从设备120。在配置的情况中，PCIE事务124可被用以修改从设备的基于PCIE(或其他基于PCI)的配置寄存器和/或能力结构。在一些实施例中，例如在一些枚举的情况中，PCIE事务124可引起或导致PCIE端点逻辑在相反方向产生响应PCIE事务124，该事务被传送至LLI主设备。PCIE事务124可被提供至从设备的LLI控制器121，在LLI链路115上作为MIPI码元通过LLI堆栈逻辑被发送，作为MIPI码元通过主设备的LLI控制器106的LLI堆被接收，在与前述相反的方向有效地遍历。从设备的PCIE-LLI转换逻辑123可将PCIE分组或事务124转换成对应的LLI分组。可在LLI链路上传送MIPI码元116，其具体化或代表PCIE事务124。主设备的PCIE-LLI转换逻辑107可将从在LLI链路上接收的这些MIPI码元中恢复的LLI分组转换成对应的PCIE事务110。这些PCIE事务110可与原始发送的PCIE事务124相同，或至少大致相同(例如，功能上相同)。
图2是一种可由LLI主设备执行的方法实施例230的流程框图。在一些实施例中，图2的操作和/或方法可通过和/或在图1的LLI主设备101中被执行。本文中所描述的LLI主设备101的元件、特征和具体的可选细节还选择性地应用于操作和/或方法230，在实施例中其可通过和/或在LLI主设备101中被执行。另外，图2的操作和/或方法可通过和/或在类似或完全不同于图1的LLI主设备中被执行。另外，图1的LLI主设备可执行与图2中的相同、类似或完全不同的操作和/或方法。
在方框231处，在LLI主设备中，方法包括产生事务，该事务具有与LLI不同的互连协议。在一些实施例中，事务可具有PCI协议、PCIE协议、另一基于PCI的协议，或不同于LLI的另一协议。在一些实施例中，事务可以是与LLI链路耦合的LLI从设备的枚举和与LLI链路耦合的LLI从设备的配置中的至少一项的部分。
在方框232处，方法包括将事务(该事务具有与LLI不同的互连协议)转换成LLI分组或事务。在一些实施例中，LLI分组可具体化或表示所产生的基于PCI的事务。在一些实施例中，转换可涉及将产生的基于PCI的事务的位或字段映射至相应的LLI分组的位或字段。在一些实施例中，可将LLI分组提供至可选的传统的LLI堆栈的事务层。
在方框233处，方法还包括在LLI链路上发送衍生自LLI分组的MIPI码元。在一些实施例中，MIPI码元可具体化或代表，并可被用于传送原始产生的基于PCI的事务或具有与LLI不同互连协议的其它事务。
图3是一种通过LLI从设备执行的方法实施例335的流程框图。在一些实施例中，图3的操作和/或方法可通过和/或在图1的LLI从设备120中被执行。本文中所描述的LLI从设备120的元件、特征和具体的可选细节还选择性地应用于操作和/或方法335，在实施例中其可通过和/或在LLI从设备120中被执行。另外，图3的操作和/或方法可通过和/或在类似或完全不同于图1的LLI从设备中被执行。另外，图1的LLI从设备可执行与图2中的相同、类似或完全不同的操作和/或方法。
在方框336处，方法包括在LLI从设备的LLI链路上接收MIPI码元，该MIPI码元衍生自LLI分组。在一些实施例中，接收的MIPI码元可具体化或表示并可被用于传送具有基于PCI协议或与LLI不同的其他互连协议的事务。
在方框337处，该方法包括将LLI分组(该LLI分组对应于或衍生自接收的MIPI码元)转换成具有与LLI不同的互连协议的事务。在一些实施例中，可将LLI分组转换成PCI协议、PCIE协议，或不同于LLI的另一协议的事务。在一些实施例中，转换可涉及将该LLI分组的位或字段映射至该事务的相应的位或字段。
在方框338处，方法包括服务该事务，该事务具有与LLI不同的互连协议。在一些实施例中，可用PCI端点逻辑和PCIE端点逻辑之一对该事务进行服务。在一些实施例中，可结合对LLI主设备配置LLI从设备和枚举LLI从设备中至少一项来执行对该事务的服务。
图2-3示出了在其中主设备产生事务并发送代表该事务的码元至从设备的方法。另外，如先前所提到的，也可构想类似相反的方法，其中从设备产生事务并发送表示该事务的码元至主设备。在一些实施例中，这可大致如上文图1的描述来完成。
图4是阐释合适的PCIE-LLI转换的示例实施例440的框图。示出主设备PCIE-LLI转换逻辑的实施例407和从设备PCIE-LLI转换逻辑的实施例423。在一些实施例中，图4的主PCIE-LLI转换逻辑407和/或从PCIE-LLI转换逻辑423可分别被包括在图1的LLI主设备101和/或LLI从设备120中。另外，图4的主PCIE-LLI转换逻辑407和/或从PCIE-LLI转换逻辑423可分别被包括在类似或不同于图1中的LLI主和从设备中。另外，图1的LLI主设备101和/或从设备120可具有与图4中类似或不同的PCIE-LLI转换逻辑。
主设备处理器402可将朝向存储器映射事务的下行存储器映射事务441发送至主设备PCIE-LLI转换逻辑的LLI事务分组转换逻辑442。本文中，术语“下行(downstream)”被用来指代从主设备至从设备的方向。相对地，本文中术语“上行(upstream)”被用来指代从从设备至主设备的方向。转换逻辑442可被用以将下行存储器映射事务441转换成对应的下行LLI事务分组443。可朝向从设备PCIE-LLI转换逻辑423发送下行LLI事务分组443。
从设备PCIE-LLI转换逻辑的LLI事务分组至存储器映射事务转换逻辑444可接收下行LLI事务分组443。转换逻辑444可被用以将下行LLI事务分组443转换成对应的下行存储器映射事务445。可朝向从设备PCIE端点逻辑425发送下行存储器映射事务445。
从设备PCIE端点逻辑425可将朝向存储器映射事务的上行存储器映射事务446发送至从设备PCIE-LLI转换逻辑的LLI事务分组转换逻辑447。转换逻辑447可被用以将上行存储器映射事务446转换成对应的上行LLI事务分组448。可朝向主设备PCIE-LLI转换逻辑423发送上行LLI事务分组448。
主设备PCIE-LLI转换逻辑的LLI事务分组至存储器映射事务转换逻辑449可接收上行LLI事务分组448。转换逻辑449可被用以将上行LLI事务分组448转换成对应的上行存储器映射事务450。可朝向主设备处理器402发送上行存储器映射事务450。
主设备处理器425可将朝向PCIE配置事务的下行配置事务451发送至主设备PCIE-LLI转换逻辑的LLI服务分组转换逻辑452。LLI目前不支持配置事务。在一些实施例中，PCIE的配置事务可被映射至可在LLI链路上传送的LLI维护分组。转换逻辑452可被用以将下行PCIE配置事务451转换成对应的下行LLI服务分组453。可朝向从设备PCIE-LLI转换逻辑发送下行LLI服务分组453。
从设备PCIE-LLI转换逻辑的LLI服务分组至配置事务转换逻辑454可接收下行LLI服务分组453。转换逻辑454可被用以将下行LLI服务分组453转换成对应的下行配置事务455。可朝向从设备PCIE端点逻辑425发送下行PCIE配置事务455。
从设备PCIE端点逻辑425可将朝向消息信令中断的上行消息信令中断456发送至从设备PCIE-LLI转换逻辑的LLI服务事务转换逻辑457。转换逻辑457可被用以将上行消息信令中断456转换成对应的上行LLI服务分组458。可朝向主设备PCIE-LLI转换逻辑发送上行LLI服务分组458。
主设备PCIE-LLI转换逻辑的LLI服务事务至消息信令中断转换逻辑459可接收上行LLI服务事务458。转换逻辑459可被用以将上行LLI服务事务458转换成对应的上行消息信令中断460。可朝向主设备处理器402发送上行消息信令中断460。
为进一步阐释PCIE事务可如何被传送至LLI事务层分组，考虑一些说明性示例可能是有用的。存储器映射读取和其他存储器映射事务可不具有数据负载。在这种情况下，可基于对应的PCIE事务字段(例如，48位PCIE请求首部格式)来填充LLI分组的大多字段(例如，73位LLI命令请求分组)。例如，PCIE事务的地址和长度字段可被直接映射至对应的LLI事务层分组的长度和地址字段。其他字段，诸如请求者ID、标签和BE字段可被静态设置。其他字段，诸如存储器属性，可作为ser字段的部分被发送。现在考虑存储器映射写入或具有数据有效载荷的其他存储器映射事务。如上文刚刚所描述的，PCIE写入请求事务可被转换成LLI命令请求分组。另外，每64位PCIE数据有效载荷可被转换成LLI写数据请求分组。类似的方法可被用于读取响应。现在考虑PCIE配置事务。PCIE配置事务(例如，48位PCIE配置请求事务)可被转换成LLI服务分组(例如，73位LLI服务写地址请求包)。特定字段，诸如请求者ID、标签、总线/设备(Dev)/函数(Fn)代码字段，可被静态设置。寄存器号可作为地址的部分被发送。其他字段，如所需，可作为未使用地址字段的部分被发送。
图5是一种PCIE根联合体集成端点逻辑的实施例525的框图。在一些实施例中，图5的端点逻辑525可被包括于图1的LLI从设备120中。另外，端点逻辑525可被包括于类似或完全不同于图1的LLI从设备中。另外，图1的LLI从设备可包括于与图5中相同、类似或完全不同的端点逻辑。
端点逻辑包括用于服务PCIE存储器映射事务的逻辑562，以及用于发起PCIE存储器映射事务的逻辑563。端点逻辑还包括用于服务PCIE配置事务的逻辑564，以及PCIE兼容的配置寄存器和能力结构565。端点逻辑还包括用于以信号发送PCIE兼容的消息信令中断的逻辑566。在一些实施例中，这些逻辑中的每个都可与传统PCIE根联合体集成端点逻辑类似、大致相同或相同。在一些实施例中，端点逻辑被包括于其中的LLI从设备可不具有PCIE总线，并且/或者端点逻辑可不与PCIE总线(即使存在)耦合或通信。
图6是一种本发明实施例可被结合于其中的移动无线设备实施例670的框图。在不同的实施例中，移动无线设备可包括笔记本电脑、平板、智能手机、蜂窝电话、数字音频播放器或其他本领域已知的移动无线设备。在一些实施例中，图1的LLI主和/或从设备可被包括于图6的移动无线设备中。另外，图1的LLI主和/或从设备可被包括于类似或完全不同于图6的设备中。另外，图6的设备可包括与图1中相同、类似或完全不同的LLI主和/或从设备。
移动无线设备包括应用处理器片上系统(SoC)601。SoC具有处理器602和LLC控制器606。SoC可包含如本文他处所公开的转换逻辑实施例。包括天线的蜂窝调制解调器620A具有通过LLI链路615A与LLC控制器606耦合的LLI控制器621A。包括天线的WiFi调制解调器620B具有通过LLI链路615B与LLC控制器606耦合的LLI控制器621B。偶极子天线被用于一些但不是所有的无线设备中。易失性或非易失性存储器620C具有通过LLI链路615C与LLC控制器606耦合的LLI控制器621C。被包括于一些但非所有设备中的易失性存储器的一个示例是动态随机存取存储器(DRAM)。被包括于一些但非所有设备中的非易失性存储器的一个示例是闪存。输入/输出(I/O)设备620D具有通过LLI链路615D与LLC控制器606耦合的LLI控制器621D。一些适合的I/O设备示例包括但不仅限于扬声器或其他音频输出设备、按键输出、显示设备输出、触摸屏输入、振动器输出等。蜂窝调制解调器、WiFi调制解调器、易失性或非易失性存储器、或者I/O设备中的任意项可包含本文中他处所公开的转换逻辑和端点逻辑的实施例。移动无线设备还包括与SoC 601耦合的功率芯片671。功率芯片与电池672耦合，电池可被用来为移动无线设备供电。
转至图7，示出了分层协议栈的实施例。分层协议栈700包括任何形式的分层通信堆栈，例如快速通道互连(QPI)堆栈、PCIe堆栈、下一代高性能计算互连堆栈或其他分层堆栈。在一个实施例中，协议堆栈700是包括事务层705、链路层710和物理层720的PCIe协议堆栈。接口可被表示为通信协议堆栈700。表示为通信协议堆栈还可被称为实现/包括协议堆栈的模块或接口。
快速PCI在元件之间采用分组进行信息通信。分组在事务层705和数据链路层710中形成以将信息从发送元件运送至接收元件。随着发送的数据流动通过其他层，它们在那些层上用处理分组所需的附加信息进行扩展。在接收侧，出现相反的过程，并且分组从它们的物理层720表现转变为数据链路层710表现，而最终(对于事务层分组)转变为可通过接收设备的事务层705被处理的形式。
在一实施例中，事务层705将在设备处理核心和互连架构之间提供接口，例如，数据链路层710和物理层720。对此，事务层705的主要责任是分组(例如，事务层分组，或TLP)的组装和拆解。事务层705通常为TLP管理信用基础流量控制。PCIe执行分割事务，例如具有通过时间分隔的请求和响应的事务，该分割事务允许链路运送其他业务量，而目标设备为响应收集数据。
另外，PCIe运用基于信用的流量控制。在该方案中，设备为事务层705中的每个接收缓冲器公布初始的信用量。在链路另一端的外部设备，诸如图1中的控制集线器115，对通过每个TLP消耗的信用进行计数。如果事务未超过信用额度，则事务可被发送。一旦接收到响应，信用量会被恢复。信用方案的优点在于只要没有达到信用额度，信用返回的延迟不影响性能。
在一个实施例中，四个事务地址空间包括配置地址空间、存储器地址空间、输入/输出地址空间，和消息地址空间。存储器空间事务包括用以至/从存储器映射位置传送数据的一个或多个读取请求和写入请求。在一实施例中，存储器空间事务能够使用两种不同的地址格式，例如，短地址格式，诸如32位地址，或长地址格式，诸如64位地址。配置空间事务被用以访问PCIe设备的配置空间。去往配置空间的事务包括读取请求和写入请求。消息空间事务(或，只是消息)被定义以支持PCIe代理之间的带内通信。
因此，在一个实施例中，事务层705组装分组首部/有效载荷706。现有分组首部/负载的格式可在PCIe规范网站上的PCIe规范中找到。
图8示出了一种本文所讨论的接口中的一个或多个的示例协议堆栈的实施例。例如，互连可包括提供电气/物理通信的物理层(PHY)，而更高等级层次，诸如协议、事务、应用、或链路层，可提供额外的通信功能。这里，MPHY850能用多个不同的协议层，诸如DigRF 855、UniPro 860、LLI 865、SSIC 870(例如USB 3协议)、或PCIe 875(例如快速移动(MobileExpress))来实现。物理层也包括D-PHY 805。协议层也包括CSI 810和DSI 815。应用层也包括CSI 811、CSI 816、CSI 856、CSI 861、CSI 867、CSI 871、和CSI 876。
参照图9，一种低功耗计算平台的实施例被绘出。在一实施例中，低功耗计算平台900包括用户设备(UE)。在一些实施例中，UE是指可被用以通信的设备，例如具有语音通信能力的设备。UE的示例包括电话、智能手机、平板、超便携笔记本、和低功耗笔记本。然而，低功耗计算平台也可指任何其他获得低功耗工作点的平台，例如，平板、低功耗笔记本、超便携或超薄笔记本、微服务器服务器、低功耗台式电脑、发送设备、接收设备、或其他任何已知或可用的计算平台。所示的平台描述了数个不同的互连以耦合多个不同的设备。下面提供了这些互连的示例性讨论，以提供本文所公开的装置和方法的实现和包含物的选择。然而，低功耗平台900不需要包括或实现所描述的互连或设备。另外，未被具体示出的其他设备和互连结构可被包括在内。
从框图的中央开始，平台900包括应用处理器905。这经常包括低功耗处理器，其可以是本文中所描述或工业中已知的处理器配置的一个版本。作为示例，处理器900由片上系统(SoC)实现。作为具体的说明性示例，处理器900包括基于英特尔架构核心(Architecture CoreTM)的处理器，诸如i3、i5、i7或可从加利福尼亚州圣克拉拉的英特尔公司获得的另一该类处理器。然而，需要理解的是，其他低功耗处理器，诸如可从加利福尼亚州桑尼维尔超微半导体公司(AMD)获得的、从加利福尼亚州桑尼维尔的MIPS技术公司获得的基于MIPS的设计、ARM控股有限公司或其客户授权的基于ARM的设计、或其被授权者或使用者可替代出现在其他实施例中，例如苹果(Apple)A5/A6处理器、高通(Qualcomm)骁龙(Snapdragon)处理器、或TI OMAP处理器。注意，作为先前这些公司的处理器和SoC技术，与主处理器900分立示出的更多元件可被集成在SoC上。因此，类似的互连(及其中的发明)可“在管芯上(on-die)”被使用。
在一个实施例中，应用处理器905运行操作系统、用户界面和应用。这里，应用处理器905经常接受或与指令集架构(ISA)相关联，操作系统、用户界面和应用利用该指令集架构来指示处理器905的操作/执行。它通常也连接至传感器、照相机、显示器、话筒和大容量存储器。一些实现将时间关键的电信相关处理卸载至其他组件。
如所示出，主处理器905被耦合至无线接口930，诸如WLAN、WiGig、WirelessHD、或其他无线接口。这里LLI、SSIC、或UniPort兼容接口被用以耦合主处理器905和无线接口930。
LLI代表低延迟接口。LLI通常使在两个设备之间能够共享存储器。双向互连接口在两个设备之间传输存储器事务，并允许设备访问另一设备的本地存储器；这经常无需软件干预来完成，即使它是一个单一设备。LLI，在一实施例中，允许三个等级的业务量，在链路上运送信号，减少GPIO计数。作为示例，LLI为诸如以下更详细描述的MPHY之类的通信或物理层(PHY)定义了分层协议堆栈。
SSIC是指超速芯片连接。SSIC可使高速USB设备的设计能够采用低功耗物理层。作为示例，采用MPHY层，而为了更好的功率性能，将USB3.0兼容协议和软件用于MPHY上。
UniPro描述了具有物理层抽象的分层协议堆栈，为广泛的设备和组件(应用处理器、协处理器、调制解调器、和外围设备)提供通用的、错误处理的、高速的解决方案，并且支持不同类型的数据流量，包括控制消息、批量数据传输和分包数据流。UniPro可支持MPHY或DPHY的使用。
其他接口也可通过利用本文中所描述的装置和方法的其他接口直接耦合至主处理器905，例如调试990、网络985、显示器970、照相机975、和存储980。
调试接口990和网络985通过调试接口991(例如PTI)或网络连接(例如在功能网络连接985上操作的调试接口)与应用处理器905通信。
显示器970包括一个或多个显示器。在一个实施例中，显示器970包括具有一个或多个能够接收/感测触摸输入的触摸传感器的显示器。这里显示器970通过显示器接口(DSI)971被耦合至应用处理器905。DSI 971在主处理器和外围设备之间定义协议，其可使用D-PHY物理接口。它通常对视频格式和信号采用像素格式和定义的命令集，例如显示像素接口2(DPI-2)，并控制显示模块参数，例如通过显示命令集(DCS)。作为示例，DSI 971操作于大约每通道1.5Gb/s或至6Gb/s。
在一个实施例中，照相机975包括用于静止图片、视频捕捉或两者的图像传感器。前置和后置照相机在移动设备上是普遍的。双照相机可被用以提供立体视觉支持。如所示的，照相机975通过外围设备互连，诸如CSI976，被耦合至应用处理器905。CSI 976在外围设备(例如，照相机、图像信号处理器)和主处理器(例如，905、基带、应用引擎)之间定义接口。在一实施例中，图像数据传输在DPHY上被执行，DPHY是一种具有数据和时钟信号的单向差分串行接口。在一个实施例中，外围设备的控制发生在独立的返回信道上，例如照相机控制。作为说明性示例，CSI的速度范围可从50Mbps至2Gbps，或其中的任何范围/数值。
在一个示例中，存储980包括被应用处理器905用以储存大量信息的非易失性存储器。这可基于闪存技术或磁性类型存储，诸如硬盘。这里，980通过通用闪存存储器(UFS)互连981被耦合至处理器905。在一个实施例中，UFS 981包括为低功耗计算平台定制的互连，诸如移动系统。作为示例，它利用队列特征以增加随机读/写速度来提供200和500MB/s之间的传输率(例如，300MB/s)。在一种实现中，UFS 981采用MPHY物理层和协议层，诸如UniPro。
调制解调器910经常表示调制器/解调器。调制解调器910通常提供接口至蜂窝网络。它能够以不同的网络类型和不同的频率进行通信，取决于使用的是哪个通信标准。在一实施例中，语音和数据连接两者都被支持。调制解调器910使用诸如LLI、SSIC、UniPro、快速移动等中的一个或多个互连之类的任何已知互连被耦合至主机905。
在一个实施例中，控制总线被用以耦合控制或数据接口，诸如，无线935、扬声器940、话筒945。该总线的示例是SLIMbus；SLIMbus一种能够支持多种音频和控制解决方案的灵活的低功耗多点接口。其他示例包括PCM、I2S、I2C、SPI、和UART。无线935包括接口，诸如在两个设备之间的近距离通信标准(例如，蓝牙或NFC)，能够三角测量位置和/或时间的导航系统(例如，GPS)，模拟或无线电广播的接收器(例如，FM收音机)，或其他已知的无线接口或标准。扬声器940包括任何产生声音的设备，例如用以产生铃声或音乐的机电设备。多扬声器可被用于立体声或多通道声音。话筒945通常被用于语音输入，例如在电话期间的对话。
射频集成电路(RFIC)915执行模拟处理，例如射频信号处理，例如放大、混频、滤波、和数字转换。如所示，RFIC 915通过接口912被耦合至调制解调器910。在一实施例中，接口912包括支持通信标准，诸如LTE、3GPP、EGPRS、UMTS、HSPA+、和TD-SCDMA的双向、高速接口(例如，DigRF)。作为具体的示例，DigRF使用基于M-PHY物理层的面向框架的协议。DigRF通常是指RF友好、低延迟、低功率具有最优管脚数，当前操作于每通道1.5或3Gbps之间，并可被配置以多通道(例如4通道)。
接口961(例如，RF控制接口)包括支持简单至复杂设备的灵活总线。作为具体的示例，接口961包括为RF前端组件的控制所设计的灵活的双线串行总线。总线主控器可写入和读取至多个设备，例如用以放大RF信号的功率放大器950，用以接收传感器输入的传感器、用以在取决于网络模式的RF信号路径之间切换的开关模块960，以及用以补偿糟糕的天线条件或增强带宽的天线调谐器965。在一实施例中，为了时序关键事件和低EMI，接口961具有群组触发函数。
功率管理920被用以向移动设备900中所有不同的组件提供经过功率管理的电压，例如降低电压或增加它以提高移动设备中元件的效率。在一个实施例中，它也控制和监视电池的电荷以及剩余能量。可在功率管理920和电池之间使用电池接口。作为说明性示例，该电池接口包括移动终端和智能/低成本电池之间的单线通信。
现参照图10，示出存在于根据本发明实施例的计算机系统中的组件的框图。如图10中所示，系统1000包括组件的任意组合。这些元件可作为IC、其部分、分立电子器件、或其他模块、逻辑、硬件、软件、固件、或其适应于计算机系统中的组合被实现，或者作为被包含在计算机系统机壳内的组件。还要注意的是，图10的框图旨在示出计算机系统的许多元件的高等级视图。然而，需要理解的是，所示的一些元件可被省略，额外的元件可以出现，而所示元件的不同排布可发生于其他实现中。因此，以上所描述的发明可被实现于以下所示或所述的一个或多个互连的任意部分中。
如在图10中可见，在一个实施例中，处理器1010包括微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器、或其他已知的处理元件。在所示的实现中，处理器1010充当主处理单元和用于与系统1000的许多不同组件的通信的中枢。作为一个示例，处理器1000由片上系统(SoC)实现。作为具体的说明性示例，处理器1010包括基于英特尔架构核心(Architecture CoreTM)的处理器，诸如i3、i5、i7或可从加利福尼亚州圣克拉拉的英特尔公司获得的另一该类处理器。然而，需要理解的是，其他低功耗处理器，诸如可从加利福尼亚州桑尼维尔超微半导体公司(AMD)获得的、从加利福尼亚州桑尼维尔的MIPS技术公司获得的基于MIPS的设计、ARM控股有限公司或其客户授权的基于ARM的设计、或其被授权者或使用者可替代出现在其他实施例中，例如苹果(Apple)A5/A6处理器、高通(Qualcomm)骁龙(Snapdragon)处理器、或TI OMAP处理器。需要注意的是，许多此类处理器的客户版本是被修改和变更过的；然而，如处理器许可方所公开的，他们可支持或识别执行规定算法的特定指令集。这里，微架构实现可改变，但处理器的架构功能通常是一致的。在一种实现中，关于处理器1010的架构和操作的某些细节会在之后被讨论，以提供说明性的示例。
在一个实施例中，处理器1010与系统存储器1015通信。作为说明性示例，其在实施例中可通过多个存储器设备被实现，以提供给定数量的系统存储器。作为示例，存储器可依照电子设备工程联合委员会(JEDEC)基于低功耗双数据率(LPDDR)的设计，例如，根据JEDEC JESD 209-2E(2009年4月发布)的当前LPDDR2标准，或将提供LPDDR2扩展以增加带宽的被称为LPDDR3或LPDDR4的下一代LPDDR。在不同的实现中，单独的存储器设备可具有不同的封装类型，诸如单管芯封装(SDP)、双管芯封装(DDP)或四管芯封装(Q17P)。在一些实施例中，这些设备直接被焊接至主板上以提供低轮廓解决方案，而在另一些实施例中，设备被配置作为被指定连接器依次耦合至主板的一个或多个存储器模块。当然，其他存储器实现是可能的，诸如其他类型的存储器模块，例如，不同品种的双列直插存储器模块(DIMM)，包括但不仅限于microDIMM、MiniDIMM。在一个特别的说明性实施例中，存储器规格在2GB和16GB之间，并且可被配置作为DDR3LM封装或LPDDR2或LPDDR3存储器，其通过球栅阵列(BGA)被焊接至主板上。
为了供以永久储存信息(诸如数据、应用、一个或多个操作系统等)，大容量存储器1020也可耦合至处理器1010。在不同的实施例中，为了使更薄更轻的系统设计成为可能，并且为了改进系统响应，大容量存储器可通过SSD实现。然而在另一些实施例中，大容量存储器可主要采用具有较小量SSD存储充当SSD缓存的硬盘驱动器(HDD)来实现，以使在断电事件期间内容状态和其他该类信息的非易失性储存成为可能，从而使得快速上电可发生在系统活动的再启动上。同样示于图10中，闪存设备1022可被耦合至处理器1010，例如，通过串行外设接口(SPI)。该闪存设备可提供系统软件的非易失性存储器，包括基本输入/输出软件(BIOS)以及系统的其他固件。
在不同的实施例中，系统的大容量存储器通过SSD独自或作为磁盘、光盘或其他具有SSD缓存的驱动来实现。在一些实施例中，大容量存储器作为SSD或作为与恢复(RST)缓存模块一起的HDD被实现。在不同的实施例中，HDD提供320GB至4兆兆字节(TB)及以上之间的存储，而RST缓存用具有24GB-256GB容量的SSD实现。需要注意的是，这样的SSD缓存可被配置作为单级缓存(SLC)或多级缓存(MLC)选项以提供合适的响应等级。在仅SSD的选择中，模块可被容纳于不同的位置中，诸如在mSATA或NGFF插槽中。作为示例，SSD具有从120GB-1TB范围的容量。
不同的输入/输出(IO)设备可出现在系统1000中。在图10的实施例中具体示出的是显示器1024，其可以是被配置在机壳盖部的高清晰度LCD或LED面板。该显示面板也可供于触摸屏1025，例如，在显示面板上外部适应的，从而使得通过用户与该触摸屏的交互，用户输入可被提供至系统以使期望的操作成为可能，例如，关于信息的显示、信息的访问等。在一个实施例中，显示器1024可通过能作为高性能图像互连来实现的显示互连被耦合至处理器1010。触摸屏1025可通过另一互连被耦合至处理器1010，在实施例中该互连可以是I2C互连。如图10中进一步示出的，除触摸屏1025以外，通过触摸方式的用户输入也可通过触摸板1030发生，这可在机壳中被配置，并且也可被耦合至与触摸屏1025相同的I2C互连。
在不同的实施例中，显示器可具有不同的尺寸，例如，11.6"或13.3"屏幕，并且可具有16：9的纵横比，以及至少300尼特亮度。显示器也可具有全高清(HD)分辨率(至少1920x1080p)，与嵌入式显示端口(eDP)兼容，并且是具有面板自刷新的低功耗面板。
关于触摸屏能力，系统可为显示器提供多点触摸面板，它是多点触摸电容式的，并具有至少5手指的能力。而在一些实施例中，显示器可具有10手指的能力。在一个实施例中，触摸屏被容纳于防损伤和刮擦得玻璃中，并为低摩擦进行涂层(例如，Gorilla GlassTM或Gorilla Glass 2TM)以减少“手指烫伤(finger burn)”并避免“手指跳跃(finger skipping)”。为提供增强的触摸体验和响应，在一些实现中，触摸面板具有多点触摸功能，例如，在两指缩放过程中每静态视图小于2帧(30Hz)，以及200ms内每帧(30Hz)小于1cm(比手指指示滞后)的单点触摸功能。在一些实现中，显示器支持具有也与面板表面齐平的最小屏幕外框的边缘至边缘玻璃，以及使用多点触摸时的有限干扰。
为了感知计算和其他目的，不同的传感器可在系统中存在，并可以不同的方式被耦合至处理器1010。某些惯性和环境传感器可通过传感器中枢1040(例如通过I2C互连)耦合至处理器1010。在图10中所示的实施例中，这些传感器可包括加速度计1041、环境光传感器(ALS)1042、指南针1043和陀螺仪1044。其他环境传感器可包括一个或多个温度传感器1046，在一些实施例中其通过系统管理总线(SMBus)总线耦合至处理器1010。
例如，对于功率管理/电池寿命问题，至少部分地基于来自环境光传感器的信息，确定平台的位置处的环境光条件，并且相应地控制显示器的亮度。这样，操作显示器所消耗的功率在某些光条件下被降低。
在实施例中，OS可以是8OS，其实现连接待机(Connected Standby)(本文中也被称为Win8CS)。Windows 8连接待机(Connected Standby)或具有类似状态的其他OS可通过如本文所描述的平台提供非常低的超空闲功率以使应用能够在非常低功率损耗的情况下保持连接，例如，至基于云端的位置。平台可支持3功率状态，即，屏幕开启(正常)；连接待机(作为默认的关闭状态)；以及关断(零瓦特功率损耗)。这样，在连接待机状态下，平台是逻辑开启的(在最低的功率等级)，即便屏幕是关闭的。在这样的平台中，，部分地由于卸载技术以使得最低功耗的元件能够执行操作，可使功率管理对应用透明并保持恒定的连接性。
再在图10中所见，不同的外围设备可通过少管脚数(LPC)互连耦合至处理器1010。在所示的实施例中，不同的组件可通过内嵌的控制器1035被耦合。这类组件可包括键盘1036(例如，通过PS2接口耦合)、风扇1037、以及温度传感器1039。在一些实施例，触摸板1030也可通过PS2接口耦合至EC 1035。另外，安全处理器，例如可信平台模块(TPM)1038，其依照可信计算组织(TCG)TPM规范1.2版本，日期2003年10月2日，也可通过该LPC互连耦合至处理器1010。然而，理解本发明的范围并不仅限于此，而安全处理和安全信息的储存可在另一受保护的位置，例如在安全协处理器中的静态随机存取存储器(SRAM)，或作为仅在受安全飞地(SE)处理器模式保护时解密的加密数据块。
在一个具体的实现中，外围端口可包括高清媒体接口(HDMI)连接器(其可具有不同的形状因数，例如全尺寸、迷你或微型)；一个或多个USB端口，例如依照通用串行总线修订3.0规范(2008年11月)的全尺寸外部端口，其中至少一个端口在系统处于连接待机状态下并被插入至AC墙体电源时被供电，用来为USB设备(诸如智能手机)的充电进行供电。另外一个或多个ThunderboltTM端口可被提供。其他端口可包括外部可接入读卡器，例如全尺寸SD-XC读卡器和/或WWAN的SIM读卡器(例如，8管脚读卡器)。对于音频，具有立体声和话筒能力(例如，组合功能)的3.5mm插孔可存在，并支持插孔检测(例如，耳机仅支持在盖子中采用话筒或在电线中具有话筒的耳机)。在一些实施例中，该插孔可在立体声耳机和立体声话筒输入之间复用。同样，功率插孔可被用于耦合至AC块。
系统1000可与外部设备以各种方式(包括无线地)进行通信。在图10中所示的实施例中，不同的无线模块，其中每个可对应被配置用于特定无线通信协议的无线电，被示出。短距离无线通信的一种方法(诸如近场)可以是通过近场通信(NFC)单元1045，在一个实施例中，其可通过SMBus与处理器1010通信。注意，通过该NFC单元1045，彼此紧密靠近的设备可以进行通信。例如，用户通过将两个设备以紧密关系适配在一起并使诸如识别信息支付信息的信息、诸如图像数据等的数据的传输成为可能，可使系统1000能够与另一(例如，)便携设备(诸如用户的智能手机)进行通信。无线电力传输也可通过采用NFC系统进行。
采用如本文中所描述的NFC单元，用户可通过将设备侧边至侧边地碰合并且并排地放置设备，利用在一个或多个此类设备的线圈之间的耦合，实现近场耦合功能(例如，近场通信和无线电力传输(WPT))。更具体而言，实施例为设备提供策略性塑形和摆放的铁氧体材料，以提供更好的线圈耦合。每个线圈都有一电感与其相关联，其可与阻性的、容性的、和系统的其他特征一起共同被选择，以使系统具有共同的谐振频率。
如图10中还可见的，额外的无线单元可包括其他短距离无线引擎，包括WLAN单元1050和蓝牙单元1052。采用WLAN单元1050，依照指定的电气和电子工程师协会(IEEE)802.11标准的Wi-FiTM通信可被实现，而通过蓝牙单元1052，通过蓝牙协议的短距离通信可发生。这些单元可通过，例如USB链路或通用异步收发器(UART)链路与处理器1010通信。或者，这些单元可通过根据快速外部设备互连(PCIeTM)协议(例如，根据快速PCI规范基本规范版本3.0(发布于2007年1月17日))或另一该类协议(例如串行数据输入/输出(SDIO)标准)耦合至处理器1010。当然,这些外围设备之间的实际物理连接(其可在一个或多个插卡上进行配置)可通过NGFF连接器的方式适配于主板。
另外，例如根据蜂窝或其他无线广域协议的无线广域通信可通过WWAN单元发生，其可耦合至用户识别模块(SIM)1057。另外，为了能够接收和使用本地信息，GPS模块1055也可存在。注意，在图10所示的实施例中，WWAN单元1056和例如照相机模块1054的集成捕获设备可通过指定的USB协议(诸如USB 2.0或3.0链路)或UART或I2C协议进行通信。同样，这些单元的实际物理连接可通过将NGFF插卡适配于NGFF连接器被配置于主板上。
在具体的实施例中，无线功能可模块化地被提供，例如以具备Windows8CS支持的WiFiTM 802.11ac解决方案(例如，向下兼容IEEE 802.11abgn的插卡)。此卡可被配置于内部插槽中(例如，通过NGFF适配器)。可提供额外的模块以用于蓝牙功能(例如，具有向下兼容性的蓝牙4.0)以及无线显示功能。另外，可通过单独的设备或多功能设备提供NFC支持，并且为了方便访问，可如同示例，将其置于机壳的右前部。另一额外的模块可以是能为3G/4G/LTE和GPS提供支持的WWAN设备。该模块可在内部(例如，NGFF)插槽中实现。可提供集成天线支持以用于WiFiTM、蓝牙、WWAN、NFC和GPS，使其能够从WiFiTM至WWAN无线电、根据无线千兆规范(2010年7月)的无线千兆(WiGig)无缝切换，或相反。
为提供音频输入和输出，音频处理器可通过数字信号处理器(DSP)1060被实现，其可通过高清音频(HDA)链路耦合至处理器1010。类似的，DSP 1060可与集成编码器/解码器(CODEC)以及可耦合至输出扬声器1063的放大器1062，该扬声器可在机壳中被实现。类似的，放大器和CODEC1062可被耦合以从话筒1065(其在一实施例中可通过双阵列话筒(诸如数字话筒阵列)来实现)接收音频输入以提供高质量音频输入，以使能在系统中进行不同操作的语音激活控制。还要注意的是，可从放大器/CODEC1062提供音频输出至耳机插孔1064。尽管在图10的实施例中与这些具体元件被示出，但需要理解的是，本发明的范围不仅限于这方面。
在一些实施例中，处理器可由外部电压调节器(VR)和被集成在处理器管芯内的多个内部电压调节器，被称为全集成电压调节器(FIVR)，进行供电，在处理器中多FIVR的采用使元件分组至独立的功率层中成为可能，从而使得功率由FIVR仅被调节和提供至分组中的那些元件。在功率管理期间，当处理器被置于特定低功耗状态时，一个FIVR指定的功率层可被掉电或关闭，而另一FIVR的另一功率层保持活跃或完全供电。
在一个实施例中，在一些深度睡眠状态期间维持的功率层可被用来为若干I/O信号开启I/O管脚，例如处理器和PCH之间的接口、与外部VR的接口、和与EC 1035的接口。该维持的功率层还供电给支持板上SRAM或其他缓存存储器的管芯上电压调节器，处理器内容在睡眠状态期间被储存于该板上SRAM或其他缓存存储器中。维持的功率层还被用以开启监视和处理不同唤醒源信号的处理器唤醒逻辑。
在功率管理期间，在处理器进入特定深度睡眠状态时，其他功率层被掉电或关闭的同时，维持的功率层保持开启以支持以上提及的组件。然而，当那些元件不被需要时，这可导致不必要的功率损耗或耗散。为此，实施例可提供连接待机睡眠状态，以采用专用功率层维持处理器上下文。在一实施例中，连接待机睡眠状态方便处理器采用PCH资源来进行唤醒，PCH资源自身可与处理器一起存在于封装中。在一个实施例中，连接待机睡眠状态方便在PCH中维持处理器架构功能直至处理器唤醒，这使能够关闭所有不必要的处理器元件(其之前在深度睡眠状态期间保持开启)，包括关闭所有时钟。在一实施例中，PCH包含用于在连接待机状态期间控制系统的时间戳计数器(TSC)和连接待机逻辑。维持功率层的集成电压调节器也可驻留在PCH上。
在一实施例中，在连接待机状态期间，集成电压调节器可用作保持开启的专用功率层以支持专用缓存存储器，在处理器进入深度睡眠状态和连接待机状态时处理器上下文(诸如临界状态变量)被储存于其中。该临界状态可包括与架构、微架构、调试状态、和/或与处理器相关联的类似状态变量相关联的状态变量。
在连接待机状态期间，来自EC 1035的唤醒源信号可被发送至PCH而非处理器，从而使得PCH可替代处理器管理唤醒过程。另外，TSC被保持在PCH中以方便维持处理器架构功能。尽管在图10的实施例中与这些具体元件被示出，但需要理解的是，本发明的范围不仅限于这方面。
处理器中的功率控制可导致增强的功率节省。例如，可动态地在核心之间分配功率，单独的核心可改变频率/电压，并且可提供多重深度低功耗状态以使非常低功率损耗成为可能。另外，核心或独立核心部分的动态控制可供以通过在不使用时关闭元件来降低功耗。
一些实现可提供特定的功率管理IC(PMIC)以控制平台功率。采用该解决方案，在指定的待机状态下，例如在Win8连接待机状态下，系统在延长的持续时间内可看到非常低(例如，少于5％)的电池退化。在Win8空闲状态下，电池寿命延长，例如可实现9小时(例如，处于150尼特)。对于视频播放，可实现长电池寿命，例如，全HD视频播放可持续至少6小时。在一个实现中的平台，例如，对于采用SSD的Win8CS可具有35瓦时(Whr)，对于采用HDD与RST缓存配置的Win8CS可具有40-44Whr的能量容量。
在不同的实现中，诸如TPM之类的安全模块可被集成至处理器中，或可以是分立器件，诸如TPM 2.0设备。利用集成安全模块(也被称为平台信任技术(PTT))，可使得BIOS/固件对于某些安全特征暴露某些硬件特征，这些安全特征包括安全指令、安全引导、防盗技术、身份保护技术、信任执行技术(TXT)、及可管理性引擎技术以及诸如安全键盘和显示之类的安全用户界面。
图4和5中任一项所描述的组件、特征、和细节也可选择性地被用于图1、2、或3中的任一项中。另外，本文中为任意装置所描述的元件、特征、和细节也可选择性地被用于本文中所描述的任意方法中，其在实施例中可由和/或与该类装置一起被执行。
以下示例关于进一步的实施例。示例中的细节可被用于一个或多个实施例的任意地方。
示例1是包括处理器的互连架构设备，用于生成与LLI不兼容(或者具有与LLI不同的互连协议)的事务。该设备还包括与处理器耦合的转换逻辑，该转换逻辑将与LLI不兼容(或者具有与LLI不同的互连协议)的事务转换成LLI分组。该设备还包括与转换逻辑耦合的LLI控制器，该LLI控制器用于将互连架构设备与LLI链路耦合，该LLI控制器用于在LLI链路上发送与LLI分组相对应的码元。
示例2包括示例1的主题，其中，可选择地，转换逻辑包括用于将从外部设备互连(PCI)事务、快速外部设备互连(PCIE)事务和扩展外部设备互连(PCI-X)事务中选择的事务转换成LLI分组。
示例3包括示例1的主题，其中，可选择地，事务将被用于与LLI链路耦合的互连架构设备的枚举和配置中的至少一项。
示例4包括示例1的主题，其中，可选择地，事务从PCI配置事务和PCIE配置事务中被选择，而其中转换逻辑用于将配置事务转换成LLI服务分组。
示例5包括示例1的主题，其中，可选择地，事务从PCI存储器映射事务和PCIE存储器映射事务中被选择，而其中转换逻辑用于将存储器映射事务转换成LLI事务分组。
示例6包括示例1的主题，其中，可选择地，转换逻辑用于将LLI分组提供至LLI控制器的LLI堆栈的事务层。
示例7包括示例1-6中任一项的主题，包括与处理器耦合的存储器、储存在存储器中的模块。该模块从枚举模块和配置模块中被选择。该模块与事务兼容(或者具有与LLI不同的互连协议)。处理器响应执行模块的一个或多个指令以生成事务。
示例8包括示例1-6中任一项的主题，其中，可选择地，互连架构设备不具有符合与事务兼容(或者具有与LLI不同的互连协议)的互连协议的互连。
示例9是包括LLI控制器的互连架构设备，所述LLI控制器将互连架构设备与LLI链路耦合，所述LLI控制器在所述LLI链路上接收码元。该设备还包括与LLI控制器耦合的转换逻辑，该转换逻辑将与接收码元对应的LLI分组转换成与LLI不兼容(或其具有不同于LLI的互连协议)的事务。该设备还包括具有与事务兼容的互连协议(或其具有不同于LLI的互连协议)的逻辑，该逻辑与转换逻辑耦合以服务事务。
示例10包括示例9的主题，其中，可选择地，转换逻辑包括用于将所述LLI分组转换为从PCI事务、PCIE事务和PCI-X事务中选取的事务的逻辑。
示例11包括示例9的主题，其中，可选择地，与事务兼容(或其具有不同于LLI的互连协议)的逻辑包括PCI端点逻辑和PCIE端点逻辑之一。
示例12包括示例9的主题，其中，可选择地，与事务兼容(或其具有不同于LLI的互连协议)的逻辑包括根联合体集成端点逻辑。
示例13包括示例9的主题，其中，可选择地，事务将被用于以下的至少一项：配置互连架构设备至与LLI链路耦合的互连架构设备；以及枚举互连架构设备至与LLI链路耦合的互连架构设备。
示例14包括示例9的主题，其中，可选择地，LLI分组包括LLI服务分组，而其中转换逻辑用于将LLI服务分组转换为PCI配置事务和PCIE配置事务之一。
示例15包括示例9的主题，其中，可选择地，LLI分组包括LLI事务分组，而其中转换逻辑用于将LLI事务分组转换为PCI存储器映射事务和PCIE存储器映射事务之一。
示例16包括示例9-15中任一项的主题，其中，可选择地，转换逻辑用于从LLI控制器的LLI堆栈的事务层接收LLI分组，而其中与事务兼容(或其具有不同于LLI的互连协议)的逻辑不与采用所述互连协议的互连耦合。
示例17是在互连架构设备中的方法，该方法包括产生与LLI不同的互连协议的事务的互连架构设备。该方法也包括将事务转换成LLI分组，该事务具有相比LLI不同的互连协议。方法还包括在LLI链路上发送对应于所述LLI分组的码元。
示例18包括示例17的主题，其中，可选择地，转换包括将PCI事务、PCIE事务和PCI-X事务之一转换为LLI分组。
示例19包括示例17-18中任一项的主题，其中，可选择地，产生包括产生所述事务作为与所述LLI链路耦合的互连架构设备的枚举和配置中的至少一项的部分。
示例20是互连架构设备中的方法，该方法包括在互连架构设备的LLI链路上接收码元。方法也包括将源自接收码元的LLI分组转换为事务，该事务具有与LLI不同的互连协议。方法也包括服务具有相比LLI不同的互连协议的事务。
示例21包括示例20的主题，其中，可选择地，转换包括将LLI分组转换为基于PCI协议的事务，其中服务包括用基于PCI协议的端点逻辑来服务事务。
示例22包括示例20-21中任一项的主题，可选择地包括基于对事务的服务执行以下至少一项：配置互连架构设备至互连架构设备；以及枚举互连架构设备至互连架构设备。
示例23是包括电池、偶极子天线、储存基于PCI的协议模块的存储器、LLI链路、和与LLI链路耦合的互连架构设备。互连架构设备包括转换逻辑，以将LLI分组转换为基于PCI协议的事务，其中从与LLI链路耦合的LLI堆栈接收LLI分组。
示例24包括示例23的主题，其中，可选择地，基于PCI协议的事务包括枚举互连架构设备事务和配置互连架构设备事务中的至少一项。
示例25包括示例23-24中任一项的主题，包括用于与转换逻辑耦合以从转换逻辑接收事务的基于PCI的逻辑。基于PCI的逻辑不与基于PCI的协议总线耦合。
示例26包括装置，以执行包括集成电路的存储器映射事务。集成电路包括处理单元，以产生存储器映射事务，该存储器映射事务与快速外部设备互连(PCIe)协议标准兼容。集成电路包括转换逻辑，用于将PCIe存储器映射事务转换为与其它协议标准兼容的经转换分组。集成电路包括移动物理层(MPHY)，该移动物理层与MIPI标准兼容，以在链路上传送经转换分组。
示例27是包括产生具有与LLI不同的互连协议的事务的装置的互连架构设备。该设备还包括与用于产生的装置耦合的转换装置，用于将具有与LLI不同的互连协议的事务转换为LLI分组。设备还包括与转换装置耦合的发送装置，该发送装置用于在LLI链路上发送对应于LLI分组的码元。
示例28是包括将互连架构设备与LLI链路耦合和在LLI链路上接收码元的耦合装置的LLI链路的互连架构设备。该设备还包括与LLI链路的耦合装置耦合的转换装置，将从码元导出的LLI分组转换成具有与LLI不同的互连协议的事务的转换装置。为了服务该事务，该设备还包括服务装置，其具有与LLI不同的互连协议并与转换装置耦合。
示例29包括装置，用于执行如权利要求17-19中任一项的方法。
示例30包括装置，包括执行如权利要求17-19中任一项的方法的装置。
示例31包括系统，该系统包括存储器、电池、和无线调制解调器，该系统用于执行如权利要求17-19中任一项的方法。
示例32包括装置，用于执行如权利要求20-22中任一项的方法。
示例33包括装置，包括用于执行如权利要求20-22中任一项的方法的装置。
示例34包括系统，该系统包括存储器、电池、和无线调制解调器，该系统用于执行如权利要求20-22中任一项的方法。
示例35包括装置，用于执行大致如本文所描述的方法。
示例36包括装置，包括用来执行大致如本文所描述的方法的装置。
在描述和权利要求中，术语“耦合(coupled)”和“连接(connected)”及其衍生物可被使用。需要理解的是，这些术语并不旨在用作彼此的同义词。相反，在特定的实施例中，“连接(connected)”可被用于表明两个或多个元素彼此直接或电气的接触。“耦合(coupled)”可表示两个或多个元素有直接的物理或电气接触。然而，“耦合(coupled)”也可表示两个或多个元素彼此没有直接的接触，但是仍彼此相互合作和相互作用。例如，处理器可通过居间互连和/或一个或多个其他元件与PCIE-LLI转换模块耦合。在图中，箭头被用以显示连接和耦合关系。
在描述和权利要求中，术语“逻辑(logic)”可被使用。如本文中所使用的，逻辑可包括硬件、固件、软件、或其组合。逻辑的示例包括集成电路、专用集成电路、模拟电路、数字电路、编程逻辑设备、包括指令的存储器设备等。在一些实施例中，硬件逻辑可包括晶体管和/或门电路，可能连同其他电路元件一起。
术语“和/或(and/or)”可被使用。如本文中所使用的，术语“和/或(and/or)”表示一个或另一个或两者(例如，A和/或B表示A或B或A和B两者)。
在上面的描述中，出于解释的目的，许多具体细节被公开以提供本发明实施例的透彻理解。然而，对于本领域的技术人员而言，一个或多个其他实施例显然无需这些具体细节中的一些亦可实施。所描述的具体实施例不是用来限制本发明的，而是通过示例实施例对其进行说明。本发明的范围不通过具体示例而通过权利要求来确定。在其他情况下，众所周知的电路、结构、设备、和操作以框图的形式或不具有细节地被示出，以避免模糊对描述的理解。
需要适当考虑的是，引用标号、或引用标号的端部，在附图中反复使用以指示对应或类似的元素，其可选择地具有相似或相同的特性，除非另有指定或显而易见。在一些情况下，多个元件被描述的地方，其可被结合成单一元件。在另一些情况下，单一元件被描述的地方，其可被分成多个元件。
不同的操作和方法被描述。一些方法在流程图中以相对基础的形式被描述，但操作可被选择性地添加至和/或去除自方法中。另外，尽管流程图示出了根据示例实施例的操作的具体顺序，该具体顺序是示意性的。替代实施例可选择性地以不同的顺序执行操作，组合某些操作、重叠某些操作等。
一些实施例包括制品(例如，计算机程序产品)，其包括机器可读介质。该介质可包括以机器可读的形式提供例如储存，信息的机制。机器可读介质可包括，或在其上存储，一个或多个、或指令序列，如果和/或在其由机器执行时使得机器执行和/或导致机器执行一个或多个本文中所描述的操作、方法、或技术。在一些实施例中，机器可读介质可包括有形的和/或非临时性的机器可读储存介质。例如，有形的非瞬态的机器可读储存介质可包括软盘、光存储介质、光盘、CD-ROM、磁盘、磁光盘、只读存储器(ROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、随机访问存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、闪存、相变存储器等。有形介质可包括一个或多个固态或有形物理数据储存材料，诸如，举例而言，半导体材料、相变材料、磁性材料等。数据储存介质不由瞬态传播信号组成，例如，载波、红外信号、数字信号等。在一些实施例中，储存介质是非易失性的。
合适机器的示例包括，但不仅限于，台式电脑、膝上型电脑、笔记本、上网本、平板、智能手机、蜂窝电话、移动互联网设备(MID)、移动无线设备、移动终端、电池供电电子设备、媒体播放器、以及具有一个或多个处理器的其他计算或电子设备。该类电子设备通常包括与一个或多个其他元件耦合的一个或多个处理器，诸如一个或多个临时机器可读存储介质、用户输入/输出设备(例如，键盘、触摸屏、和/或显示器)。处理器和其他元件的耦合通常是通过一个或多个总线和桥接器(也被称为总线控制器)。
还需要理解的是,贯穿本说明书的“一个实施例”、“一实施例”、或“一个或多个实施例”，举例而言，表示可包括于本发明实施中的具体特征。类似的，需要理解的是，出于简化本公开和帮助理解不同发明方面的目的，本描述中不同的特征有时被组合在单一实施例、附图、或其描述中。然而，该公开的方法不应被解释为反映本发明需要比每项权利要求中明确陈述更多特征的意图。相反，如以上权利要求所反映的，发明方面在于可比单一公开实施例的所有特征较少的特征中。这样，详细描述之前的权利要求由此被明确地合并于详细描述中，并且每个权利要求本身作为本发明独立的实施例。

Claims (25)

1.一种互连架构设备包括：
处理器，用于产生与LLI不兼容的事务；
转换逻辑，所述转换逻辑与所述处理器耦合，所述转换逻辑用于将与LLI不兼容的所述事务转换成LLI分组；以及
LLI控制器，所述LLI控制器与所述转换逻辑耦合，所述LLI控制器用于将所述互连架构设备与LLI链路耦合，所述LLI控制器用于在所述LLI链路上发送与所述LLI分组相对应的码元。
2.如权利要求1所述的设备，其特征在于，所述转换逻辑包括用于将从外部设备互连(PCI)事务、快速外部设备互连(PCIE)事务和扩展外部设备互连(PCI-X)事务中选择的事务转换成LLI分组的逻辑。
3.如权利要求1所述的设备，其特征在于，所述事务将被用于与所述LLI链路耦合的设备的枚举和配置中的至少一项。
4.如权利要求1所述的设备，其特征在于，所述事务从PCI配置事务和PCIE配置事务中被选择，而其中所述转换逻辑用于将所述配置事务转换成LLI服务分组。
5.如权利要求1所述的设备，其特征在于，所述事务从PCI存储器映射事务和PCIE存储器映射事务中被选择，而其中所述转换逻辑用于将所述存储器映射事务转换成LLI事务分组。
6.如权利要求1-5中任一项所述的设备，其特征在于，所述转换逻辑用于将所述LLI分组提供至所述LLI控制器的LLI堆栈的事务层。
7.如权利要求1-5中任一项所述的设备，还包括：
存储器，与所述处理器耦合；以及
模块，所述模块被储存在所述存储器中，所述模块从枚举模块和配置模块中被选择，所述模块具有与LLI不同的互连协议，而其中所述处理器用于响应于执行所述模块的一个或多个指令来产生事务。
8.如权利要求1-5中任一项所述的设备，其特征在于，所述互连架构设备相比LLI不具有遵守与所述事务兼容的互连协议的互连。
9.一种互连架构设备包括：
LLI控制器，所述LLI控制器用于将所述互连架构设备与LLI链路耦合，所述LLI控制器用于在所述LLI链路上接收码元；
转换逻辑，所述转换逻辑与所述LLI控制器耦合，所述转换逻辑用于将与所接收码元相对应的LLI分组转换成不与LLI兼容的事务；以及
具有与所述事务兼容的互连协议的逻辑，与所述转换逻辑耦合以服务所述事务。
10.如权利要求9所述的设备，其特征在于，所述转换逻辑包括用于将所述LLI分组转换为从PCI事务、PCIE事务和PCI-X事务中选择的事务的逻辑。
11.如权利要求9所述的设备，其特征在于，具有与所述事务兼容的所述互连协议的所述逻辑包括PCI端点逻辑和PCIE端点逻辑之一。
12.如权利要求11所述的设备，其特征在于，具有与所述事务兼容的所述互连协议的所述逻辑包括根联合体集成端点逻辑。
13.如权利要求9所述的设备，其特征在于，所述事务用于以下至少一项：将所述互连架构设备配置至与所述LLI链路耦合的互连架构设备；以及将所述互连架构设备枚举至与所述LLI链路耦合的互连架构设备。
14.如权利要求9-13中任一项所述的设备，其特征在于，所述LLI分组包括LLI服务分组，并且其中所述转换逻辑用于将所述LLI服务分组转换为PCI配置事务和PCIE配置事务之一。
15.如权利要求9-13中任一项所述的设备，其特征在于，所述LLI分组包括LLI事务分组，并且其中所述转换逻辑用于将所述LLI事务分组转换为PCI存储器映射事务和PCIE存储器映射事务之一。
16.如权利要求9-13中任一项所述的设备，其特征在于，所述转换逻辑用于从所述LLI控制器的LLI堆栈的事务层接收所述LLI分组，而其中具有与所述事务兼容的所述互连协议的所述逻辑不与使用所述互连协议的互连耦合。
17.一种互连架构设备中的方法，包括：
产生事务，所述事务具有与所述互连架构设备中的LLI不同的互连协议；
将所述事务转换成LLI分组，所述事务具有与所述LLI不同的互连协议；以及
在LLI链路上传送与所述LLI分组相对应的码元。
18.如权利要求17所述的方法，其特征在于，转换包括将PCI事务、PCIE事务和PCI-X事务之一转换为所述LLI分组。
19.如权利要求17-18中任一项所述的方法，其特征在于，产生包括产生所述事务作为与所述LLI链路耦合的互连架构设备的枚举和配置中的至少一项的部分。
20.一种互连架构设备中的方法，包括：
在所述互连架构设备的LLI链路上接收码元；
将从所接收码元导出的LLI分组转换为具有与LLI不同的互连协议的事务；以及
服务具有与所述LLI不同的互连协议的所述事务。
21.如权利要求20所述的方法，其特征在于，转换包括将所述LLI分组转换为基于PCI的协议的事务，并且其中服务包括用基于PCI的协议的端点逻辑来服务所述事务。
22.如权利要求20-21中任一项所述的方法，其特征在于，还包括基于对所述事务的服务来执行以下至少一项：配置所述互连架构设备至另一设备；以及枚举所述互连架构设备至另一个设备。
23.一种系统，包括：
电池；
偶极子天线；
存储器，用于存储基于PCI的协议模块；
LLI链路；
互连架构设备，所述互连架构设备与所述LLI链路耦合，所述互连架构设备包括：
转换逻辑，用于将LLI分组转换为基于PCI的协议的事务，其中所述LLI分组从与所述LLI链路耦合的LLI堆栈被接收。
24.如权利要求23所述的系统，其特征在于，所述基于PCI的协议的所述事务包括用于枚举所述互连架构设备的事务和用于配置所述互连架构设备的事务中的至少一项。
25.一种用于执行存储器映射事务的装置，包括：
集成电路，包括：
处理元件，用于产生与快速外部设备互连(PCIe)协议标准兼容的存储器映射事务；
转换逻辑，用于将所述PCIe存储器映射事务转换为与另一协议标准兼容的经转换分组；以及
移动物理层(MPHY)，所述移动物理层与MIPI标准兼容，用于在链路上传送所述经转换分组。
CN201380071645.8A 2013-02-28 2013-02-28 将一种互连协议的枚举和/或配置机制用于不同的互连协议 Active CN104956347B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/028365 WO2014133527A1 (en) 2013-02-28 2013-02-28 Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol

Publications (2)

Publication Number Publication Date
CN104956347A true CN104956347A (zh) 2015-09-30
CN104956347B CN104956347B (zh) 2018-05-22

Family

ID=51428644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380071645.8A Active CN104956347B (zh) 2013-02-28 2013-02-28 将一种互连协议的枚举和/或配置机制用于不同的互连协议

Country Status (9)

Country Link
US (1) US9405718B2 (zh)
EP (1) EP2962210A4 (zh)
JP (1) JP6080984B2 (zh)
KR (1) KR101695712B1 (zh)
CN (1) CN104956347B (zh)
BR (1) BR112015017867A2 (zh)
RU (1) RU2633126C2 (zh)
TW (1) TWI590056B (zh)
WO (1) WO2014133527A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450759A (zh) * 2016-06-01 2017-12-08 立顶科技有限公司 触摸屏驱动电路及含有该触摸屏驱动电路的触摸传感装置
CN111565444A (zh) * 2020-05-26 2020-08-21 展讯通信（上海）有限公司 一种通信装置
CN113641627A (zh) * 2015-05-21 2021-11-12 高盛有限责任公司 通用并行计算架构
CN114556315A (zh) * 2019-10-16 2022-05-27 惠普发展公司， 有限责任合伙企业 存储器的有效放置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301364B (zh) * 2011-06-27 2013-01-02 华为技术有限公司 Cpu互联装置
JP6139689B2 (ja) 2012-10-22 2017-05-31 インテル・コーポレーション 装置
US9396152B2 (en) * 2013-03-15 2016-07-19 Intel Corporation Device, system and method for communication with heterogenous physical layers
US10162786B2 (en) 2014-12-01 2018-12-25 SK Hynix Inc. Storage node based on PCI express interface
US9324397B1 (en) 2015-01-16 2016-04-26 Qualcomm Incorporated Common die for supporting different external memory types with minimal packaging complexity
WO2016122461A1 (en) * 2015-01-27 2016-08-04 Hewlett Packard Enterprise Development Lp In-line memory module carrier for an m.2 form factor module
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
US9697168B2 (en) 2015-03-25 2017-07-04 Intel Corporation Apparatus, system and method for sharing physical layer logic across multiple protocols
US9817787B2 (en) * 2015-03-26 2017-11-14 Intel Corporation Method, apparatus and system for encapsulating information in a communication
EP3289961A4 (en) * 2015-04-30 2018-12-26 Sony Olympus Medical Solutions Inc. Signal processing device and medical observation system
US10210134B2 (en) * 2015-05-21 2019-02-19 Goldman Sachs & Co. LLC General-purpose parallel computing architecture
KR102268699B1 (ko) 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US20170286357A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Method, Apparatus And System For Communicating Between Multiple Protocols
US10031882B2 (en) 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
TWI579699B (zh) * 2016-06-01 2017-04-21 英業達股份有限公司 伺服器系統
KR102656189B1 (ko) * 2016-07-19 2024-04-11 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치를 제어하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 스토리지 장치의 컨트롤러의 동작 방법
US10261924B2 (en) * 2016-08-03 2019-04-16 Nxp Usa, Inc. Communication system for transmitting and receiving control frames
TWI602127B (zh) * 2016-10-21 2017-10-11 宇瞻科技股份有限公司 電子卡及其偵測方法
WO2018200761A1 (en) * 2017-04-27 2018-11-01 Liqid Inc. Pcie fabric connectivity expansion card
US10588016B2 (en) 2017-06-23 2020-03-10 Visa International Service Association Adapter for providing unified transaction interface
TWI653854B (zh) 2017-08-01 2019-03-11 宏碁股份有限公司 終端裝置維護系統與終端裝置維護方法
US10754810B2 (en) * 2017-12-29 2020-08-25 Viavi Solutions Inc. Interposer for peripheral component interconnect express generation 4
KR102504660B1 (ko) 2018-02-05 2023-03-02 삼성전자주식회사 응용 프로세서, 전장 프로세서, 그리고 응용 프로세서를 포함하는 컴퓨팅 장치
CN108536626A (zh) * 2018-03-28 2018-09-14 深圳市四季宏胜科技有限公司 通道桥接方法、桥接设备、计算机设备和计算机程序产品
KR20210126854A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 시스템 및 그 제어 방법
KR20210126852A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 제어 서버 및 그 제어 방법
KR20210126853A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 제어 서버
US11487683B2 (en) * 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip
TWI806262B (zh) * 2021-11-29 2023-06-21 慧榮科技股份有限公司 橋接裝置與資料儲存系統
TWI806276B (zh) * 2021-12-08 2023-06-21 慧榮科技股份有限公司 資料儲存裝置與資料儲存系統
TW202324986A (zh) 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用於互連協定的錯誤處理的方法、控制器以及儲存裝置
CN114567569B (zh) * 2022-02-25 2023-10-20 西安微电子技术研究所 一种PCIe仿真数据可视化方法、系统、设备及介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080104303A1 (en) * 2006-10-25 2008-05-01 Jeffrey Kevin Jeansonne Low latency event communication system and method
US20080162750A1 (en) * 2006-12-29 2008-07-03 Prashant Sethi Low latency mechanism for data transfers between a media controller and a communication device
CN101546745A (zh) * 2008-03-28 2009-09-30 英特尔公司 芯片互连混合机构
CN101620585A (zh) * 2008-05-30 2010-01-06 英特尔公司 为片上系统(SoC)提供外围组件互连(PCI)兼容的事务级协议
US20100146089A1 (en) * 2008-12-09 2010-06-10 International Business Machines Corporation Use of Peripheral Component Interconnect Input/Output Virtualization Devices to Create High-Speed, Low-Latency Interconnect
CN101873339A (zh) * 2009-03-31 2010-10-27 英特尔公司 灵活地将终端逻辑集成到各种平台
CN101901199A (zh) * 2010-07-30 2010-12-01 中兴通讯股份有限公司 一种数据透明传输的方法及系统
CN102098212A (zh) * 2009-12-11 2011-06-15 韩国电子通信研究院 用于处理外围组件互连快速协议的设备
CN102576313A (zh) * 2009-11-02 2012-07-11 惠普发展公司，有限责任合伙企业 采用分布式嵌入式切换的多处理计算
US20120226835A1 (en) * 2005-10-04 2012-09-06 Mammen Thomas PCI Express to PCI Express based low latency interconnect scheme for clustering systems
CN102707991A (zh) * 2012-05-17 2012-10-03 中国科学院计算技术研究所 多根i/o 虚拟化共享方法和系统
WO2013004825A1 (en) * 2011-07-06 2013-01-10 St-Ericsson Sa A method for controlling transaction exchanges between two integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796963A (en) * 1996-05-16 1998-08-18 National Instruments Corporation System and method for converting VXI bus cycles to PCI burst cycles
US7340548B2 (en) * 2003-12-17 2008-03-04 Microsoft Corporation On-chip bus
EP1856880A2 (en) * 2004-10-29 2007-11-21 NTT DoCoMo, Inc. Method and apparatus for switching between different protocol implementations
US7502377B2 (en) * 2004-10-29 2009-03-10 Intel Corporation PCI to PCI express protocol conversion
US8347010B1 (en) 2005-12-02 2013-01-01 Branislav Radovanovic Scalable data storage architecture and methods of eliminating I/O traffic bottlenecks
JP2008287557A (ja) * 2007-05-18 2008-11-27 Renesas Technology Corp バスシステム及びマイクロコンピュータ
WO2012038546A1 (en) * 2010-09-23 2012-03-29 St-Ericsson Sa Multi-lane data transmission de-skew
US9916257B2 (en) * 2011-07-26 2018-03-13 Intel Corporation Method and apparatus for TLB shoot-down in a heterogeneous computing system supporting shared virtual memory
US20140089553A1 (en) 2012-09-24 2014-03-27 Broadcom Corporation Interface between a host and a peripheral device
US9229896B2 (en) * 2012-12-21 2016-01-05 Apple Inc. Systems and methods for maintaining an order of read and write transactions in a computing system

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120226835A1 (en) * 2005-10-04 2012-09-06 Mammen Thomas PCI Express to PCI Express based low latency interconnect scheme for clustering systems
US20080104303A1 (en) * 2006-10-25 2008-05-01 Jeffrey Kevin Jeansonne Low latency event communication system and method
US20080162750A1 (en) * 2006-12-29 2008-07-03 Prashant Sethi Low latency mechanism for data transfers between a media controller and a communication device
CN101546745A (zh) * 2008-03-28 2009-09-30 英特尔公司 芯片互连混合机构
CN101620585A (zh) * 2008-05-30 2010-01-06 英特尔公司 为片上系统(SoC)提供外围组件互连(PCI)兼容的事务级协议
US20100146089A1 (en) * 2008-12-09 2010-06-10 International Business Machines Corporation Use of Peripheral Component Interconnect Input/Output Virtualization Devices to Create High-Speed, Low-Latency Interconnect
CN101873339A (zh) * 2009-03-31 2010-10-27 英特尔公司 灵活地将终端逻辑集成到各种平台
CN102576313A (zh) * 2009-11-02 2012-07-11 惠普发展公司，有限责任合伙企业 采用分布式嵌入式切换的多处理计算
CN102098212A (zh) * 2009-12-11 2011-06-15 韩国电子通信研究院 用于处理外围组件互连快速协议的设备
CN101901199A (zh) * 2010-07-30 2010-12-01 中兴通讯股份有限公司 一种数据透明传输的方法及系统
WO2013004825A1 (en) * 2011-07-06 2013-01-10 St-Ericsson Sa A method for controlling transaction exchanges between two integrated circuits
CN102707991A (zh) * 2012-05-17 2012-10-03 中国科学院计算技术研究所 多根i/o 虚拟化共享方法和系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641627A (zh) * 2015-05-21 2021-11-12 高盛有限责任公司 通用并行计算架构
CN107450759A (zh) * 2016-06-01 2017-12-08 立顶科技有限公司 触摸屏驱动电路及含有该触摸屏驱动电路的触摸传感装置
CN114556315A (zh) * 2019-10-16 2022-05-27 惠普发展公司， 有限责任合伙企业 存储器的有效放置
US11798599B2 (en) 2019-10-16 2023-10-24 Hewlett-Packard Development Company, L.P. Efficient placement of memory
CN114556315B (zh) * 2019-10-16 2023-12-01 惠普发展公司，有限责任合伙企业 存储器的有效放置
CN111565444A (zh) * 2020-05-26 2020-08-21 展讯通信（上海）有限公司 一种通信装置
CN111565444B (zh) * 2020-05-26 2023-05-26 展讯通信（上海）有限公司 一种通信装置

Also Published As

Publication number Publication date
WO2014133527A1 (en) 2014-09-04
KR101695712B1 (ko) 2017-01-12
TW201445317A (zh) 2014-12-01
JP2016513326A (ja) 2016-05-12
EP2962210A1 (en) 2016-01-06
TWI590056B (zh) 2017-07-01
US20140289434A1 (en) 2014-09-25
CN104956347B (zh) 2018-05-22
RU2633126C2 (ru) 2017-10-11
US9405718B2 (en) 2016-08-02
EP2962210A4 (en) 2016-11-02
KR20150103136A (ko) 2015-09-09
JP6080984B2 (ja) 2017-02-15
RU2015131352A (ru) 2017-02-01
BR112015017867A2 (pt) 2018-12-18

Similar Documents

Publication Publication Date Title
CN104956347B (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
CN104050114B (zh) 同步端口进入低功率状态的系统、方法和设备
CN104063290B (zh) 处理超时的系统、方法和装置
EP3274855B1 (en) Selectively enabling first and second communication paths using a repeater
US20170262395A1 (en) Method, apparatus, system for including interrupt functionality in sensor interconnects
CN108701109A (zh) 用于计算机扩展总线的插件机制的方法、装置和系统
CN105027444B (zh) 集成时钟差分缓冲
CN105830053A (zh) 用于快速配置机制的装置、方法和系统
WO2018125504A1 (en) Apparatuses for periodic universal serial bus (usb) transaction scheduling at fractional bus intervals
CN109634899A (zh) 针对pcie进行sris模式选择的系统、方法和装置
EP4141680A1 (en) Debug data communication system for multiple chips
WO2022103488A1 (en) Disaggregation of computing devices using enhanced retimers with circuit switching
US20220116322A1 (en) Interconnect network for multi-tile system on chips
US20220113967A1 (en) Accelerator fabric for discrete graphics
US20220121594A1 (en) Soc architecture to reduce memory bandwidth bottlenecks and facilitate power management
Jinwu et al. Driving Program Design of Wireless Sensor Node

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant