CN104050114B - 同步端口进入低功率状态的系统、方法和设备 - Google Patents

同步端口进入低功率状态的系统、方法和设备 Download PDF

Info

Publication number
CN104050114B
CN104050114B CN201410158195.2A CN201410158195A CN104050114B CN 104050114 B CN104050114 B CN 104050114B CN 201410158195 A CN201410158195 A CN 201410158195A CN 104050114 B CN104050114 B CN 104050114B
Authority
CN
China
Prior art keywords
logic
state
equipment
reception
logical sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410158195.2A
Other languages
English (en)
Other versions
CN104050114A (zh
Inventor
M·韦格
S·W·利姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104050114A publication Critical patent/CN104050114A/zh
Application granted granted Critical
Publication of CN104050114B publication Critical patent/CN104050114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0203—Power saving arrangements in the radio access network or backbone network of wireless communication networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

描述了同步端口进入最低功率状态的系统、装置和方法。端口的所有逻辑在进入所述最低功率状态之前被置于中间状态。

Description

同步端口进入低功率状态的系统、方法和设备
技术领域
8(网络)接口提供足够的灵活性，以便对多种应用有吸引力，但它也可以被一种物理层技术所覆盖。移动产业处理器接口联盟(MIPI)定义了多个高速串行链路标准。
背景技术
MIPI的M-PHY(一种为移动平台而开发的物理层技术)提供两种传输模式：低速和高速，每一种都支持多个变速齿轮，并且也支持多种省电状态：对于高速模式的STALL，对于低速模式的SLEEP，以及HIBERN8。STALL和SLEEP在它们各自的传输模式中被优化以进行快速唤醒，然而HIBERN8是非常低功率的模式，其具有较长的唤醒时间。M-PHY也被定义支持光链路。
附图说明
本发明是通过而非限于在附图的图中的实例来示意的，附图中相同的标号表示相同的元件。应该注意的是，在本公开中对于“一”或“一个”实施例的不同引用并不必然对于相同的实施例，并且这种引用意味着至少一个。进一步地，当特定特征、结构或者特性关联于实施例被描述时，应当认为它是在本领域技术人员的知识范围内影响与其他实施例相联系的这种特征、结构或特性，无论是否明确描述。
图1示出了示例性的M-PHY链路；
图2示出了用于PCI-Express的MIPI M-PHY的示例性适应；
图3示出了在不同的视图中的PCIe实施的实施例；
图4示出了在M-PHY中进入HIBERN8的示例性定时考虑；
图5示出了用于穿过端口同步进入HIBERN8的方法的实施例；以及
图6示出了图示运转中的图5的方法的原则的示例性定时图表。
图7示出了包括外围部件互连快速(PCIe)兼容体系结构的计算系统的实施例。
图8示出了包括分层堆叠的PCIe兼容互连体系结构的实施例。
图9示出了在互连体系结构中将被生成或接收的PCIe兼容请求或分组的实施例。
图10示出了PCIe兼容互连体系结构的发送器或接收器对的实施例。
图11示出了低功率计算平台的实施例。
图12示出了将通过互连体系结构的不同物理层传输的不同协议的实施例。
图13示出了计算系统的框图的实施例。
图14示出了计算系统的框图的另一实施例。
具体实施方式
在接下来的描述中，会阐述许多具体细节。但是，应当理解的是，可以不用这些具体细节来实践本发明的实施例。在其他例子中，没有详细呈现已知的电路、结构或者技术，以便不会模糊对本说明书的理解。但是，应当理解的是，本领域技术人员可以不需要这些具体细节实践本发明。本领域的普通技术人员利用所包括的描述将不需要过多实验，而能够实现适当的功能。
在本说明书中对“一个实施例”、“实施例”、“示例性实施例”等的引用表示所描述的实施例可以包括特定特征、结构或者特性，但是每个实施例并不必然包括该特定特征、结构或特性。而且，这样的短语不一定是指相同的实施例。进一步地，当特定特征、结构或者特性关联于实施例被描述时，应当认为本领域技术人员将认识到与其他实施例相联系来实施这种特征、结构或特性，无论是否明确描述。在接下来的说明书和权利要求中，会用到术语“耦合”和“连接”以及它们的派生词。应当理解的是，这些术语并不旨在作为彼此的同义词。“耦合”被用来表示彼此直接物理或电接触的两个或更多个元件相互合作或影响。“连接”被用来表示在互相耦合的两个或更多个元件之间建立通信。
一种互连构造体系结构包括外围部件互连(PCI)快速(PCIe)体系结构。PCIe的主要目的是使得来自不同供应商的部件和设备能够在跨越多个细分市场、客户端(台式和移动)、服务器(标准和企业)以及嵌入式和通信设备的开放式体系结构中互相操作。PCIExpress是一种为多种未来计算和通信平台定义的高性能、通用的I/O互连。一些PCI属性(例如其使用模型、装载-存储体系结构和软件接口)已经通过其修正而被维持，然而先前的并行总线实施方式已经被高度可扩展的、完全串行接口所代替。更新版本的PCI Express利用点对点互连、基于交换机的技术和分组协议的优点，来提供信水平的性能和特征。功率管理、服务质量(QoS)、热插拔/热交换支持、数据完整性和错误处理是其中一些由PCIExpress支持的高级特征。
参考图7，示出了由与一组部件互连的点对点链路组成的构造的实施例。系统700包括耦合到控制器中心715的处理器705和系统存储器710。处理器705包括任何处理元件，例如微处理器、主机处理器、嵌入式处理器、协处理器或其他处理器。处理器705通过前端总线(FSB)706耦合到控制器中心715。在一个实施例中，FSB 706是如下描述的串行点对点互连。在另一个实施例中，链路706包括与不同的互连标准兼容的串行的、差分互连体系结构。
系统存储器710包括任何存储器设备，例如随机存取存储器(RAM)、非易失性(NV)存储器或其他可被系统700中的设备访问的存储器。系统存储器710通过存储器接口716耦合到控制器中心715。存储器接口的例子包括双倍数据速率(DDR)存储器接口、双通道DDR存储器接口、以及动态RAM(DRAM)存储器接口。
在一个实施例中，控制器中心715是在外围部件互连快速(PCIe或PCIE)互连层级中的根中心、根联合体或根控制器。控制器中心715的例子包括芯片组、存储器控制器中心(MCH)、北桥、互连控制器中心(ICH)、南桥、以及根控制器/中心。通常，术语“芯片组”是指两个物理上独立的控制器中心，即耦合到互联控制器中心(ICH)的存储器控制器中心(MCH)。注意，当控制器715与I/O设备以如下描述的类似方式进行通信时，当前系统通常包括与处理器705集成的MCH。在一些实施例中，通过根联合体715可选地支持点对点路由。
这里，控制器中心715通过串行链路719耦合到交换机/网桥720。输入/输出逻辑717和721，其也可以指的是接口/端口717和721，包括/实施分层协议栈来提供控制器中心715和交换机720之间的通信。在一个实施例中，多个设备能够耦合到交换机720。
交换机/网桥720从设备725上行(即，朝向根联合体向上一层级)路由分组/消息到控制器中心715，和从处理器705或系统存储器710下行(即，从根控制器向下一层级)到设备725。在一个实施例中，交换机720指的是多个虚拟PCI-到-PCI网桥设备的逻辑组合。设备725包括待被耦合到电子系统的任意内部或外部设备或者部件，例如I/O设备、网络接口控制器(NIC)、附加卡、音频处理器、网络处理器、硬盘驱动、存储设备、CD/DVD ROM、监控器、打印机、鼠标、键盘、路由器、便携存储设备、火线设备、通用串行总线(USB)设备、扫描仪、以及其他输入/输出设备。通常在PCIe本地，例如设备被称作端点。虽然没有特别表示，但设备725可以包括支持传统或其他版本的PCI设备的PCIe到PCI/PCI-X网桥。在PCIe中的端点设备通常被归类为传统、PCIe或根联合体集成的端点。
图形加速器730也通过串行链路732耦合到控制器中心715。在一个实施例中，图形加速器730被耦合到MCH，其被耦合到ICH。然后交换机720以及相应地I/O设备725被耦合到ICH。I/O逻辑731和718也来实施分层协议栈以在图形加速器730和控制器中心715之间通信。类似于上面讨论的MCH，图形控制器或图形加速器730自身可以被集成到处理器705中。
转向图8，示出了分层协议栈的实施例。分层协议栈800包括任何形式的分层通信栈，例如快速路径互连(QPI)栈、PCie栈、下一代高性能计算互连栈或其他分层栈。虽然紧接着下面参考图7-10的讨论与PCIe栈相关，但是相同的概念可以被应用到其他互连栈。在一个实施例中，协议栈800是PCIe协议栈，其包括事务层805、链路层810和物理层820。如图7中的接口717、718、721、722、726和731的接口可以被表示为通信协议栈800。作为通信协议栈的表示也可被称作实施/包括协议栈的逻辑或接口。
PCI Express使用分组在部件之间通信信息。分组形成在事务层805和数据链路层810中，以携带从传送部件到接收部件的信息。当传送分组流经其他层时，它们被扩展带有在那些层处理分组所必要的附加信息。在接收侧进行相反的过程，并且分组从它们的物理层820表示变换为数据链路层810表示，并且最后(对于事务层分组)的形式是可以被接收设备的事务层805处理的形式。
事务层
在一个实施例中，事务层805提供设备的处理核心和互连体系结构之间的接口，例如数据链路层810和物理层820。在这方面，事务层805的主要责任是组装和拆装分组(即，事务层分组或TLP)。事务层805通常管理TLP的基于信用的流量控制。PCIe实施拆分事务，即，按时间分隔的具有请求和响应的事务，允许链路在目标设备收集用于响应的数据的同时携带其他业务。
另外，PCIe利用基于信用的流量控制。在这个方案中，设备为在事务层805中的每一个接收缓冲器发布初始信用量。在链路对端的外部设备，例如图7中的控制器中心715，计算每个TLP消费的信用数量。如果该事务没有超出信用限度，则传送该事务。一旦接收到响应，就存储一些信用。信用方案的优点是如果没有达到信用现则则信用返回的时延不会影响性能。
在一个实施例中，四个事务地址空间包括配置地址空间、存储器地址空间、输入/输出地址空间和消息地址空间。存储器空间事务包括一个或多个读取请求和写入请求以将数据传输到存储器映射位置/从存储器映射位置传输数据。在一个实施例中，存储器空间事务能够使用两个不同的地址格式，例如，如32比特地址的短地址格式，或如64比特地址的长地址格式。配置空间事务被用来访问PCIe设备的配置空间。到配置空间的事务包括读取和写入请求。消息空间事务(或简称消息)被定义为支持在PCIe代理之间的带内通信。
因此，在一个实施例中，事务层805组装分组报头/有效负载806。当前分组报头/有效负载的格式可以在PCIe规范网站的PCIe规范中找到。
快速参考图9，示出了PCIe事务描述符的实施例。在一个实施例中，事务描述符900是用于携带事务信息的机制。在这方面，事务描述符900支持系统中的事务的识别。其他潜在用途包括跟踪默认事务次序的修改和使事务与信道相关联。
事务描述符900包括全局标识符字段902、属性字段904和信道标识符字段906。在所示出的例子中，全局标示符字段902被描述为包括本地事务标识符字段908和源标识符字段910。在一个实施例中，全局事务标识符902对于所有未完成的请求是唯一的。
根据一种实现，本地事务标识符字段908是由请求代理生成的字段，并且它对于所有要求所述请求代理完成的未完成的请求是唯一的。此外，在这个例子中，源标识符910唯一地识别在PCIe层级内的请求者代理。相应地，本地事务标识符908字段与源ID 910一起提供在层级域内事务的全局识别。
属性字段904指定事务的特性和关系。在这方面，属性字段904潜在地被用来提供附加信息，其允许修改事务的缺省处理。在一个实施例中，属性字段904包括优先级字段912、预留字段914、排序字段916和无探听字段918。这里，优先级子字段912可以被发起者(initiator)更改来分配优先级给事务。预留的属性字段914被预留以供将来、或者供应商定义的用途。使用优先级或安全属性的可能使用模型可以使用该预留属性字段来实现。
在这个例子中，排序属性字段916可用于提供可选的信息，传达可以修改缺省的排序规则的排序类型。根据一个示例性实现，排序属性“0”表示将应用缺省的排序规则，其中排序属性“1”表示松散排序，其中写入可以在相同的方向通过(pass)写入，并且读取完成可以在同一个方向通过写入。探听属性字段918被用来确定事务是否被探听。如所示，信道ID字段906识别与事务相关联的信道。
链路层
链路层810，也称作数据链路层810，用作在事务层805和物理层820之间的中间阶段。在一个实施例中，数据链路层810的责任是为在链路的两个部件之间交换事务层分组(TLP)提供可靠的机制。数据链路层810的一侧接受由事务层805组装的TLP，应用分组序列标识符811(即标识号或分组号)，计算和应用错误检测码(即CRC 812)，并且提交更改后的TLP到物理层820用于跨越物理设备传输到外部设备。
物理层
在一个实施例中，物理层820包括逻辑子块821和电子块822，用于物理地传送分组到外部设备。这里，逻辑子块821负责物理层821的“数字”功能。在这方面，逻辑子块包括传送部分和接收部分，所述传送部分用于准备由物理子块822传送的传出信息，而所述接收部分在将接收到的信息传递到链路层810之前识别并且准备所述接收到的信息。
物理块822包括发送器和接收器。该发送器由逻辑子块821提供符号，在其上发送器串行化并且发送到外部设备。该接收器被提供有来自外部设备的串行化符号并将接收到的信号变换成比特流。该比特流被反串行化并且被提供给逻辑子块821。在一个实施例中，采用8b/10b传输代码，其中十比特符号被传送/接收。这里，特殊的符号被用来用帧823对分组成帧。另外，在一个例子中，接收器也提供从输入的串行流恢复的符号时钟。
如上所述，虽然参考PCIe协议栈的特定实施例讨论了事务层805、链路层810和物理层820，但是分层协议栈不限于此。事实上，任何分层协议可以被包括/实现。如一个例子中，表示为分层协议的端口/接口包括：(1)用于组装分组的第一层，即事务层；用于排序分组的第二层，即链路层；以及用于传送分组的第三层，即物理层。如特定的例子，利用常见的标准接口(CSI)分层协议。
接下来参考图10，示出了PCIe串行点到点构造的实施例。虽然示出了PCIe串行点到点链路的实施例，但是串行点到点链路不限于此，因为它包括用于传送串行数据的任何传送路径。在所示的实施例中，基本的PCIe链路包括两个、低电压、差分驱动信号对：传送对1006/1011和接收对1012/1007。相应地，设备1005包括用于传送数据到设备1010的传送逻辑1006和从设备1010接收数据的接收逻辑1007。换句话说，两个传送路径(即路径1016和1017)和两个接收路径(即路径1018和1019)被包括在PCIe链路中。
传送路径是指传送数据的任何路径，例如传输线、铜线、光缆、无线通信信道、红外线通信链路或其他通信路径。在两个设备(例如设备1005和设备1010)之间的连接是指如链路415的链路。链路可以支持一个航道(lane)-每个航道代表一组差分信号对(一对用于传送，一对用于接收)。为了扩展带宽，链路可以聚合由xN表示的多条航道，这里N是任意支持的链路带宽，例如1、2、4、8、12、16、32、64或更宽。
差分对是指两条传送路径(例如线路416和417)，用于传送差分信号。如在一个例子中，当线路416从低电压电平切换到高电压电平，即上升沿，线路417从高逻辑电平驱动到低逻辑电平，即下降沿。差分信号潜在地表明更好的电特性，例如更好的信号完整性，即交叉耦合、电压过冲/下冲、振铃等。这允许更好的定时窗口，其能够实现更快的传输频率。
参考图11，描述了低功率计算平台的实施例。在一个实施例中，低功率计算平台1100包括用户设备(UE)。在一些实施例中，UE是指可以被用来通信的设备，例如具有语音通信能力的设备。UE的例子包括电话、智能电话、平板电脑、超便携笔记本电脑和低功率笔记本电脑。但是，低功率计算平台也可以指用于获得较低功率操作点的任何其他平台，例如平板电脑、低功率笔记本电脑、超便携或超薄笔记本电脑、微型服务器服务器、低功率台式机、传送设备、接收设备或者任何其他已知的或可用的计算平台。所示出的平台描述了耦合多个不同设备的许多不同互连。下面提供这些互连的示例性讨论以提供关于本文公开的装置和方法的实施方式和包含物的选项。但是，低功率平台1100不被要求包括或实施所描述的互连或设备。此外，可以包括没有被特别示出的其他设备和互连结构。
在图的中心开始，平台1100包括应用处理器1105。通常这包括低功率处理器，其可以是这里描述的或工业中已知的处理器配置的一个版本。作为一个例子，处理器1100被实施为在片上系统(SoC)。作为具体图示的例子，处理器1100包括基于体系结构核心TM(Architecture CoreTM)处理器，例如i3、i5、i7或者其他这种可从美国加州圣可拉拉的英特尔公司获得的处理器。然而，可以理解的是，其他低功率处理器，例如可从美国加州森尼维尔的Advanced Micro Devices,Inc.(AMD)获得的、从美国加州森尼维尔的MIPSTechnologies,Inc.的基于MIPS设计、从ARM Holdings,Ltd.或其客户许可的基于ARM设计，或他们的或许可的人或使用者可以代替出现在其他实施例中，例如苹果A5/A6处理器、高通Snapdragon处理器或TI OMAP处理器。注意，随着来自这些公司的处理器和SoC技术的发展，示出的从主机处理器1100分离的更多部件可以集成到SoC上。结果，可以“片内(on-die)”使用相似的互连(和其中的发明)。
在一个实施例中，应用处理器1105运行操作系统、用户接口和应用程序。这里，应用处理器1105通常认出指令集体系结构(ISA)或者与其相关联，操作系统、用户接口和应用程序利用所述ISA来指导处理器1105的操作/执行。它还通常接口连接到传感器、摄像机、显示器、麦克风和大容量存储装置。一些实施方式卸载时间关键的电信相关处理到其他部件。
如所描述的，主机处理器1105被耦合到无线接口1130，例如WLAN、WiGig、WirelessHD或其他无线接口。这里利用LLI、SSIC或UniPort兼容互连来耦合主机处理器1105和无线接口1130。
LLI代表低时延接口。LLI通常支持两个设备之间的存储器共享。双向接口在两个设备之间传输存储器事务，并且允许设备访问另一设备的本地存储器；通常这不需要软件介入即可完成，就好像它是单个设备。在一个实施例中，LLI允许三类业务在链路上携带信号、减少GPIO计数。作为一个例子，LLI定义了用于通信的分层协议栈或物理层(PHY)，例如下面将更详细描述的MPHY。
SSIC是指超高速内部芯片。SSIC可以支持使用低功率物理层的高速USB设备的设计。作为一个例子，利用MPHY层，同时为了更好的功率性能而在MPHY上利用USB 3.0兼容协议和软件。
UniPro描述了具有物理层抽象的分层协议栈，提供了用于互连范围广泛的设备和部件的通用目的、错误处理、高速解决方案：应用处理器、协处理器、调制解调器和外围设备，以及支持不同类型的数据业务，该数据业务包括控制消息、批量数据传输与分组化流。UniPro可以支持MPHY或DPHY的使用。
其他接口也可以通过可以利用这里描述的设备和方法的其他接口直接耦合到主机处理器1105，例如调试1190、网络1185、显示器1170、摄像机1175和存储装置1180。
调试接口1190和网络1185通过例如PTI的调试接口1191或网络连接(例如在功能网络连接1185上操作的调试接口)与应用处理器1105通信。
显示器1170包括一个或多个显示器。在一个实施例中，显示器1170包括具有一个或多个能够接收/感应触摸输入的触摸传感器的显示器。这里，显示器1170通过显示器接口(DSI)1171被耦合到应用处理器1105。DSI 1171定义了在主机处理器和外围设备之间的协议，其可以利用DPHY物理接口。它通常采用像素格式和为视频格式和信令定义的命令集，例如显示像素接口2(DPI-2)，和控制显示逻辑参数，例如通过显示命令集(DCS)。作为一个例子，DSI1 171以接近每航道1.5Gb/s到6Gb/s进行操作。
在一个实施例中，摄像机1175包括用于静止图片、视频捕捉或者两者的图像传感器。正面和背面摄像头是在移动设备上常见的。双摄像头可被用来提供立体支持。如所描述的，摄像机1175通过例如CSI 1176的外围互连耦合到应用处理器1105。CSI 1176定义了在外围设备(例如，摄像机、图像信号处理器)和主机处理器(例如，1105、基带、应用引擎)之间的接口。在一个实施例中，通过DPHY、具有数据和时钟信号的单向差分串行接口来执行图像数据传输。在一个实施例中，在单独的反向通道进行外围设备的控制，例如摄像机控制。作为示例性例子，CSI的速度范围可以是从50Mbps-2Gbps，或者其中的任意范围/值。
在一个例子中，存储装置1180包括非易失性存储器，其被应用处理器1105用来存储大量信息。它可以基于Flash技术或磁存储类型，例如硬盘。这里，1180通过通用闪存(UFS)互连1181被耦合到处理器1105。在一个实施例中，UFS 1181包括专为低功率计算平台(例如移动系统)定制的互连。作为一个例子，它提供200和500MB/s之间的传输速率(例如300MB/s)，其利用排队特征来增加随机读取/写入速度。在一个实施方式中，UFS 1181使用MPHY物理层和协议层，例如UniPro。
调制解调器1110通常代表调制器/解调器。调制解调器1110通常向蜂窝网络提供接口。它能够与不同的网络类型和不同频率通信，这取决于使用哪个通信标准。在一个实施例中，同时支持语音和数据连接。调制解调器1110利用任何已知的互连被耦合到主机1105，所述互连例如是一个或多个LLI、SSIC、UniPro、Mobile Express等。
在一个实施例中，利用控制总线来耦合控制或数据接口，例如无线1135、扬声器1140、麦克风1145。这种总线的一个例子是SLIM总线；灵活的低功率多点接口能够支持宽范围的音频和控制方案。其他例子包括PCM、I2S、I2C、PSI和UART。无线1135包括接口，例如两个设备之间的短程通信标准(例如蓝牙或NFC)、能够三角测量位置和/或时间的导航系统(例如GPS)、用于模拟或无线电广播(例如，FM无线电)的接收器，或其他已知的无线接口或标准。扬声器1140包括用于产生声音的任何设备，例如产生铃声或音乐的机电设备。多个扬声器可以被用于立体声或多通道声音。麦克风1145通常被用于语音输入，例如在通话过程中说话。
射频集成电路(RFIC)1115用于执行模拟处理，例如处理无线电信号，如放大、混频、滤波和数字转换。如所描述的，RFIC 1115通过接口1112被耦合到调制解调器1110。在一个实施例中，接口1112包括支持通信标准(例如LTE、3GPP、EGPRS、UMTS、HSPA+和TD-SCDMA)的双向高速接口(例如，DigRF)。作为特定的例子，DigRF利用基于M-PHY物理层的面向帧的协议。DigRF通常是指RF，其友好、低时延、低功率，且具有最优的引脚数，其当前以每个航道1.5-3Gbps进行操作，并且可配置为带有多个航道，例如4个航道。
接口1161(例如RF控制接口)包括可以支持简单到复杂设备的灵活总线。作为特定的例子，接口1161包括灵活的双线式串行总线，其被设计用于控制RF前端部件。一个总线主控可以向多个设备写入和读取多个设备，这些设备例如放大RF信号的功率放大器1150、接收传感器输入的传感器、依靠网络模式在RF信号路径之间切换的开关逻辑1160，以及补偿坏的天线条件或者增强带宽的天线调谐器1165。在一个实施例中，接口1161具有用于定时关键事件和低EMI的组触发器功能。
功率管理1120被用来为在移动设备1110中的所有不同部件提供功率管理的电压，例如降低或增加电压来提高移动设备中的部件的效率。在一个实施例中，它还控制和监控电池的充电和剩余能量。可以在功率管理1120和电池之间利用电池接口。作为说明性的例子，电池接口包括在移动终端和智能/低成本电池之间的单线通信。
图12示出了这里讨论的一个或多个接口的示例性协议栈的实施例。例如，互连可以包括物理层(PHY)用于提供电/物理通信，同时更高级别的层(例如协议、事务、应用或链路层)可以提供附加的通信功能。这里MPHY12 50能够实施有多个不同协议层，例如DigRF12 55、UniPro 12 60、LLI 12 65、SSIC 12 70(即，USB 3协议)、或PCIe 12 75(即MobileExpress)。
图1示出了示例性M-PHY链路。链路由下行端口和上行端口以及一个或多个子链路103组成，子链路包括M-TX(M-PHY电传送模块)107的一个或多个航道109、M-RX(M-PHY电接收器模块)111和线。在一些实施例中，该线是双绞线，其耦合到M-RX的两个引脚和M-TX的两个引脚上。每个航道109具有它自己的到协议层的接口。航道109是单向的、单信号、物理传送信道，其用于从点A到点B传输信息。每个M-TX或M-RX分别具有一个差分电输入或输出线接口，它们对应每个模块的两个信令引脚。在组成一个接口端口的设备中，一组M-TX和M-RX被标识为M-port105。
图2示出了在PCI-Express(PCIe)中使用的MIPI M-PHY的示例性适应(这种配置将被称为M-PCIe)。M-PCIe包括事务层201，其主要责任是组装和拆装事务层分组(TLP)。TLP被用来通信事务，例如读取和写入，以及某些类型的事件。
数据链路层203用作事务层201和物理层205之间的中间阶段。数据链路层的主要责任包括链路管理和数据整合，包括误差检测和误差校正。
物理层205包括用于接口操作的所有电路，其包括驱动器和输入缓冲器、并串转换和串并转换、PLL和阻抗匹配电路。它也包括与接口初始化和保持相关的逻辑功能，所述保持包括链路训练状态和状态机(LTSSM)。这个层205负责将从数据链路层203处接收到的信息转换成适当的序列化格式，并且在与连接到链路的另一侧的设备兼容的频率和带宽跨越PCI Express传送它。在M-PCIe中，物理层205合并M-PHY特征，例如M-TX和R-TX。
图3示出了在不同视图中PCIe的实现的实施例。如所示，在M-PORT上的TX-LANE(n)指M-TX模块和用于传送子链路的发送器差分对信号TXDP和TXDN，其中n对应于由传送子链路支持的M-TX模块的航道数。在M-PORT上的RX-LANE(m)指M-RX模块和用于接收子链路的接收器差分对信号RXDP和RXDN，其中m对应于由接收子链路支持的M-RX模块的航道数。
最小链路配置由用于传送子链路的一个航道和用于接收子链路的一个航道组成。这种组合被识别为LANE PAIR0，并且是链路初始探索和配置过程所需要的。LANE PAIR0由下行端口上的TX-LANE(0)和RX-LANE(0)以及对应的上行端口上的RX0-LANE(0)和TX-LANE(0)组成。
对于将“被配置”的任何航道，TX-LANE(x)必须与对应的远端RX-LANE(x)相连。TX-LANE和RX-LANE的数目必须通过特定于实现的机制由系统积分器静态确定。
当从SAVE状态转变到HIBERN8时，M-RX将不在对线路上的DIF-Z观察作为HIBERN8退出条件之前解释线路状态。对于从ACTIVATED进入到HIBERN8的每个航道，协议将确保M-RX在M-TX之前进入HIBERN8。
M-PHY支持服务于不同目的的多个不同状态。M-PHY的一个状态被称为HIBERN8。这种状态在保持线路的配置设置的同时实现超低功率。它是不丢失配置信息的最深的低功率状态。
线路状态包括低速模式(LS-MODE)或高速模式(HS-MODE)。HS-MODE是高速操作回路，其包括STALL和HS-BURST状态。HS-BURST是HS-MODE的数据传送状态。STALL是在HS-BURST之间的省电状态。LS-MODE具有比HS-BURST更慢的数据传送状态。
当发生故障时，在操作期间，M-PHY支持经由线路的M-RX的复位。在HIBERN8中，M-TX被设置为高阻抗，并且M-RX在DIF-Z处保持线路。可以从LINE-CFG、STALL、SLEEP和DISABLED M-PHY状态进入HIBERN8。根据M-PHY规范，在从SAVE状态(例如STALL、SLEEP、HIBERN8、DISABLED和UNPOWERED)转变到HIBERN8时，对于从ACTIVATED进入HIBERN8的每个航道，该协议会确保M-RX在M-TX之前进入HIBERN8。图4示出在M-PHY中进入HIBERN8的定时考虑。在这些定时考虑中，M-RX必须在接收尾脉冲(tail-of-burst,TOB)的25ns之内进入HIBERN8，并且T-RX必须在M-RX之后并且在TOB的50-1000ns之内进入HIBERN8。这样，协议层必须确保本地接收器在远程发送器进入HIBERN8之前进入HIBERN8。这要求在HIBERN8进入要求的两个端口之间保持同步。
图4的示例性定时考虑仅能确保HIBERN8进入要求跨越端口，只有在两个端口之间的配置时钟是公用的，或者时钟具有相同的频率并且同步。在实践中，这是极少的情况。
图5示出了跨越端口同步进入HIBERN8的方法的实施例。在一些实施例中，所有的TX-LANE(来自下行和上行端口)发送至少一个EIOS一个电闲置有序集(EIOS)到它们对应的在501处的接收端口上的M-RX模块。
在一些实施例中，每个航道(M-RX和M-TX)在503处停止它的HS-BURST状态。在利用EIOS的实施例中，这种停止响应于接收或发送EIOS。例如，在一些实施例中，当时完成发送EIOS时，想要HIBERN8下降的端口的M-TX停止HS-BURST；而当从没有下降的端口的M-TX接收到EIOS时，所述端口的M-RX将停止HS-BURST。在接收端口，当从想要进入HIBERN8的端口的M-TX接收到EIOS时，M-RX模块发生HS-BURST的转变，并且当完成发送EIOS时，M-TX发生转变。
在这时，在505处，航道准备进入STALL状态，并且它们转变到STALL状态。
在507处，在所有航道都处于STALL之后，RX-LANES被配置为立刻进入HIBERN8。在一些实施例中，直到接收到重新配置触发器(RCT)才发生转变到HIBERN8。RCT是启动到HIBERN8的转变的内部驱动事件，该转变使得线路信号从DIF-N切换到DIF-Z。
在509处，在航道已经进入STALL后的最小预定时间段之后，TX-LANES转变成HIBERN8。该最小时间段大于或等于跨越线路的端口上的最慢时钟配置。在一些实施例中，这个定义的时间段是1us。同步后的这种方法确保接收器航道总是比发送器航道早进入HIBERN8。
图6示出了图示运转中的图5的方法的原则的示例性定时图表。在这个例子中，下行端口和上行端口具有不同的时钟，上行的时钟比下行的时钟快。如图所示，下行端口想要将它和上行端口之间的链路状态从L0转变到L1N8。如图所示，下行端口首先发送EIOS到上行端口。一旦发送完EIOS，下行端口的M-TX状态从HS-BURST转变到STALL的已知状态。在上行端口的对应M-RX中，它也转变到STALL。在这时，M-TX的线路状态进入到DIF-N。注意下行端口的R-TX和上行端口的M-TX仍然在HS-BURST。
当上行端口从下行端口接收到EIOS时，其向下行端口发送对应的EIOS。在EIOS完成时，上行端口的M-TX从HS-BURST进入STALL，下行端口的对应M-RX也如此。RCT与这种转变同步，并且开始上行端口的M-RX和M-TX进入HIBERN8的定时要求。如图所示，上行端口的M-RX比上行端口的M-TX早进入HIBERN8。在上行端口已经进入HIBERN8之后的某个点，如上所述，下行端口将进入M-RX首先进入的HIBERN8(由RCT触发)。
可以使用软件、固件和/或硬件的不同组合来实现本发明的不同实施例。因此，可以使用在一个或多个电子设备(例如，终端系统、网络元件)上存储和执行的代码和数据来实现图中示出的技术。这种电子设备利用计算机可读介质来存储和(内部地和/或通过网络与其他电子设备一起)通信代码和数据，所述计算机可读介质例如是非瞬态计算机可读存储介质(例如，磁盘；光盘；随机存取存储器；只读存储器；闪存设备；相变存储器)和瞬态计算机可读传输介质(例如，电的、光学的、声学的或其他形式的传播信号-例如载波、红外信号、数字信号)。另外，这种电子设备通常包括一组一个或多个处理器，其耦合到一个或多个其他部件，例如一个或多个存储设备(非瞬态机器可读存储介质)、用户输入/输出设备(例如，键盘、触摸屏和/或显示器)、以及网络连接。这组处理器和其他部件的耦合通常是通过一个或多个总线和网桥(也可以叫做总线控制器)。因此，给定电子设备的存储设备通常存储用于在所述电子设备的一组一个或多个处理器上执行的代码和/或数据。
虽然上面这里图中的流程图示出了由本发明的某些实施例执行的操作的特定顺序，但可以理解的是这种次序是示例性的(例如，可选的实施例可以以不同的顺序执行这些操作，合并某些操作，交叠某些操作等)。
注意，可以在如前面提到的任何电子设备或系统中实现上面描述的设备、方法和系统。如具体说明，下面的图提供了利用如这里描述的本发明的实例性系统。由于下面会更详细地描述系统，所以将根据上面的讨论公开、描述和重温多个不同的互连。并且显而易见的是，上面描述的先进性可以被应用到任意的那些互连、构造或体系结构上。
现在参考图13，示出了依据本发明实施例的在计算机系统中存在的部件的框图。如图13所示，系统1300包括部件的任意组合。这些部件可以实现为IC及其部分、离散电子设备、或其他逻辑、逻辑、硬件、软件、固件、或其在计算机系统中适应的组合，或实现为合并在计算机系统的机架内的部件。也要注意的是，图13的框图意图示出计算机系统的多个部件的高级视图。但是，应当理解的是，可以忽略一些示出的部件，可能存在附加的部件，并且在实施中可以对示出的这些部件进行不同安排。结果，以上描述的发明可以实现在以下示出或描述的一个或多个互连的任何部分中。
如图13所示，在一个实施例中，处理器1310包括微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器、或其他已知的处理元件。在所示出的实施方式中，处理器1310用作主要处理单元和中心枢纽，用于与系统1300的许多各种部件进行通信。作为一个例子，处理器1300被实施为片上系统(SoC)。作为特定的说明性例子，处理器1310包括基于英特尔体系结构核心TM(Intel Architecture CoreTM)的处理器，例如i3、i5、i7或者可从美国加州圣可拉拉的英特尔公司处获得的其他这种处理器。然而，可以理解的是其他低功率处理器，例如可从美国加州森尼维尔的Advanced Micro Device，Inc.(AMD)获得的、从美国加州森尼维尔的MIPS Technologies,Inc.的基于MIPS设计、从由ARM Holdings,Ltd.或其客户许可的基于ARM设计，或他们的许可的人或使用者可以代替出现在其他实施例中，例如苹果A5/A6处理器、高通Snapdragon处理器或TI OMAP处理器。注意，这种处理器的许多客户版本被修改和更改；但是它们可以支持或者识别执行如处理器许可方所阐述的定义的算法的特定指令集。这里微体系结构实施可以改变，但是处理器的体系结构功能通常是不变的。下面会讨论在一个实施方式中关于处理器1310的体系结构和操作的某些细节以提供示意性例子。
在一个实施例中，处理器1310与系统存储器1315通信。作为说明性的例子，在实施例中可以经由多个存储器设备来实施以提供给定量的系统存储器。作为例子，存储器能够依据电子器件工程联合委员会(JEDEC)基于低功率双倍数据速率(LPDDR)设计，例如根据JEDEC JESD 209-2E(2009年4月出版)的当前LPDDR2标准，或者被称为将为LPDDR2提供扩展以增加带宽的LPDDR3或LPDDR4的下一代LPDDR标准。在各种实现中，个体存储器设备具有不同的封装类型，例如单芯片封装(SDP)、双芯片封装(DDP)或者四芯片封装(Q17PD)。在一些实施例中，这些设备被直接焊接到母板上以提供较低的配置(profile)解决方案，而在其他实施例中，这些设备被配置为一个或多个存储器逻辑，其反过来由给定的连接器耦合到母板上。当然，其他存储器实现是可能的，例如其他类型的存储器逻辑，例如不同种类的双列直插式存储器逻辑(DIMM)，包括但不限于微DIMM、MiniDIMM。在一个特定说明性实施例中，存储器的大小在2GB到16GB之间，并且可以被配置为DDR3LM封装或LPDDR2或LPDDR3存储器，其经由球栅阵列(BGA)被焊接到母板上。
为了提供信息(例如数据、应用程序、一个或多个操作系统等)的持续存储，也可以耦合大容量存储装置1320到处理器1310。在各种实施例中，为了实现更薄、更轻的系统设计以及为了提高系统响应能力，可以经由SSD实现该大容量存储装置。但是在其他实施例中，可以主要使用具有少量SSD存储的硬盘驱动(HDD)实施该大容量存储装置，以充当SSD高速缓存来实现在功率下降事件期间的上下文状态和其他这种信息的非易失性存储，这样在系统活动的重新启动时可以发生快速通电。也如图13所示，闪存设备1322例如可以经由串行外围接口(SPI)耦合到处理器1310。该闪存设备可以提供系统软件的非易失性存储，包括基本输入/输出软件(BIOS)以及系统的其他固件。
在各种实施例中，系统的大容量存储由SSD单独来实现，或实现为具有SSD高速缓存的磁盘、光盘或其它驱动。在一些实施例中，大容量存储被实现为SSD或作为伴随着恢复(RST)高速缓存逻辑的HDD。在各种实现中，HDD提供在320GB-4太字节(TB)之间的存储，并且在RST高速缓存被实现有24GB-256GB容量的SSD时还向上。注意，这种SSD高速缓存可以被配置为单级高速缓存(SLC)或多级高速缓存(MLC)选项，以提供适当水平的响应。在仅SSD选项中，可以在各种位置上容纳逻辑，例如在mSATA或NGFF插槽中。作为例子，SSD具有120GB-1TB范围的容量。
在系统1300内可以有各种输入/输出(IO)设备。在图13的实施例中具体示出的是显示器1324，其可以是在机架盖部内配置的高清晰度LCD或LED面板。该显示器面板还可以提供触摸屏1325，例如适应在显示器面板的外部，这样经由用户与该触摸屏的交互，可以向系统提供用户输入来实现想要的操作，例如关于信息的显示、信息的访问等。在一个实施例中，显示器1324可以经由显示器互连被耦合到处理器1310，所述显示器互连被实现为高性能图形互连。触摸屏1325可以经由另一互连耦合到处理器1310，所述另一互连在实施例中可以是I2C互连。进一步如图13所示，除了触摸屏1325外，还可以经由触摸板1330来实现通过触摸的用户输入，触摸板1330可以配置在机壳内并且也可以耦合到与触摸屏1325相同的I2C互连。
显示器面板可以在多种模式下操作。在第一模式中，显示器面板可以布置为透明状态，在这个状态中，显示器面板对可见光是透明的。在各种实施例中，显示器面板的大部分可以是显示器，除了围绕周边的边框。当在笔记本模式下运行系统并且在透明状态下操作显示器面板时，用户可以观看呈现在显示器面板上的信息，同时也能够观看在显示器后面的对象。另外，位于显示器后面的用户可以观看显示器面板上显示的信息。或者，显示器面板的操作状态可以是不透明状态，在该状态下，可见光不会穿过该显示器面板。
在平板模式下，当基底面板的底表面停在一表面上或者被用户持有时，系统被折叠关闭，这样显示器面板的后显示表面进入朝外面向用户的休息状态。在操作的平板模式下，后显示表面执行显示器和用户接口的角色，因为该表面可能具有触摸屏功能并且可以执行传统显示屏设备(例如平板设备)的其他已知功能。为此，显示器面板可以包括透明度调整层，其被放置在触摸屏层和前显示表面之间。在一些实施例中，该透明度调整层可以是电致变色层(EC)、LCD层或EC和LCD层的组合。
在各种实施例中，显示器可以具有不同的尺寸，例如11.6〞或13.3〞屏幕，并且可以具有16:9的宽高比，以及至少300尼特的亮度。显示器还可以具有全高清(HD)解决方案(至少1920×1080p)，与嵌入式显示端口(eDP)兼容，并且具有带面板自刷新的低功率面板。
关于触摸屏能力，系统可以提供显示屏多触摸面板，其是多触摸电容式的并且是可以使用至少五个手指。并且在一些实施例中，显示器可以使用10个手指。在一个实施例中，触摸屏可以容纳在用于低摩擦的耐损害和耐划伤玻璃和镀膜(例如，Gorilla GlassTM或Gorilla Glass 2TM)中，以降低“手指烧伤”和避免“手指跳跃”。为提供增强的触摸体验和响应，在一些实现中，触摸面板具有多触摸功能，例如在双指缩放期间，每静态视图少于2帧(30Hz)；以及具有单触摸功能，200ms(手指到指针的滞后)每帧(30Hz)少于1cm。在一些实现中，显示器支持具有最小屏幕边框的边缘到边缘玻璃，该屏幕边框也与面板表面平齐，并且当使用多触摸时限制IO干扰。
为了感知计算和其他目的，在系统内可以有各种传感器，这些传感器可以以不同的方式耦合到处理器1310。某些惯性和环境传感器可以通过传感器中心1340(例如经由I2C互连)耦合到处理器1310。在图13中所示出的实施例中，这些传感器可以包括加速度计1341、环境光传感器(ALS)1342、指南针1343和陀螺仪1344。其他环境传感器可以包括一个或多个热传感器1346，在一些实施例中它们经由系统管理总线(SMBus)耦合到处理器1310。
利用平台中的各种惯性和环境传感器，可以实现许多不同的使用情况。这些使用情况支持包括感知计算的高级计算操作，并还允许增强关于功率管理/电池寿命、安全和系统响应。
例如关于功率管理/电池寿命的问题，至少部分基于来自环境光传感器的信息，确定在平台位置的环境光条件，并且相应地控制显示器的强度。因此，在特定光条件下降低了在操作显示屏中消耗的功率。
关于安全操作，基于从传感器获取的上下文信息，例如位置信息，可以确定用户是否被允许来访问特定的安全文档。例如，用户可以被允许在工作的地方或者家里的位置来访问这些文档。但是，当该平台出现在公开位置时，用户被阻止访问这些文档。在一个实施例中，该确定基于位置信息，例如经由GPS传感器或者地标的摄像机识别来确定。其他安全操作可以包括提供彼此近距离内设备的配对，例如这里描述的便携式平台和用户的台式电脑、移动电话等等。在一些实现中，当这些设备被如此配对时，可以经由近场通信来实现特定的共享。但是当设备超出特定的范围时，这种共享会失效。此外，当在公共位置时，在对如这里描述的平台和智能手机进行配对时，可以配置警报以在设备移动到超出彼此预定的距离时被触发。相反，当这些配对的设备在安全的位置时，例如工作的地方或家庭位置，这些设备可以超出这一预订的限制而不会触发这种警报。
利用传感器信息还可以增强响应。例如，即使当平台处于低功率状态，传感器仍能够以相对低的频率运行。相应地，确定平台位置的任何改变，例如如由惯性传感器、GPS传感器等等所确定的。如果这些改变没有注册，则快速连接到例如Wi-FiTM接入点或类似的无线使能器的先前无线中心，因为在这种情况下没有必要扫描可用的无线网络资源。因此，实现当从低功率状态唤醒时更高水平的响应。
可以理解的是，利用在如这里描述的平台内经由集成传感器获得的传感器信息可以实现许多其他使用情况，并且上面的例子仅仅是为了说明的目的。使用如这里描述的系统，感知计算系统可以允许加入可选的输入模式，包括手势识别，并且使系统能够感知用户的操作和意图。
在一些实施例中，可以存在一个或多个红外的或热感测元件、或感测用户的存在或移动的任何其他元件。这种感测元件可以包括多个一起工作或依次工作或两者兼有的不同元件。例如，感测元件包括提供初步感测的元件，如光或声音投射，其后通过例如飞行摄像机或图案化的光摄像机的超声时间来感测手势检测。
在一些实施例中，系统还包括生成照明线的光发生器。在一些实施例中，该线提供关于虚拟边界的视觉提示，即在空间内的假想或虚拟位置，在此处用户经过或突破虚拟边界后平面的动作被解释为意图与计算系统接合。在一些实施例中，照明线可以随着计算系统转变到关于用户的不同状态来改变颜色。照明线可以被用来向空间内的虚拟边界的用户提供视觉提示，并且可以由系统用来确定计算机关于用户的状态中的转变，包括确定用户何时希望与计算机接合。
在一些实施例中，计算机感测用户的位置并且操作以将用户的手通过虚拟边界的移动解释为指示用户意图与该计算机接合的手势。在一些实施例中，当用户通过虚拟线或平面时，光发生器所产生的光可能改变，因此向用户提供表明用户已经进入提供手势的区域的视觉反馈，从而向计算机提供输入。
显示屏可以提供计算系统的状态关于用户的转变的视觉指示。在一些实施例中，第一屏幕处于第一状态，在该状态下，由系统感测用户的存在，例如通过使用一个或多个感测元件。
在一些实现中，系统用于感测用户的身份，例如通过面部识别。这里，到第二屏幕的转变可以设置在第二状态，在该状态下，计算系统已经识别了用户身份，其中该第二屏幕为用户提供表明用户已经转变进入新状态的视觉反馈。到第三屏幕的转变可以发生在第三状态，在该状态下，用户已经确认用户的识别。
在一些实施例中，计算系统可以使用转变机制来确定用户的虚拟边界的位置，其中虚拟边界的位置随着用户和上下文而变化。计算系统可以生成光，例如照明线，来指示用于与系统接合的虚拟边界。在一些实施例中，计算系统可以处于等待状态，并且可以生成第一颜色的光。计算系统可以检测用户是否已经到达通过虚拟边界，例如通过利用感测元件来感测用户的存在和移动。
在一些实施例中，如果已经检测到用户已经越过虚拟边界(例如用户的手比虚拟边界线更靠近计算系统)，则计算系统可以转变到从用户接收手势输入的状态，其中指示该转变的机制可以包括指示虚拟边界改变成第二颜色的光。
在一些实施例中，计算系统然后可以确定是否检测到手势移动。如果检测到手势移动，则计算系统可以继续手势识别过程，其可以包括使用来自手势数据库的数据，该手势数据库位于计算设备的存储器中，或者可以由计算设备访问。
如果识别出用户的手势，则计算系统可以响应输入执行功能，且如果用户在虚拟边界内，则返回接收另外的手势。在一些实施例中，如果没有识别出手势，则计算系统可以转变到错误状态，其中指示错误状态的机制可以包括指示该虚拟边界改变变为第三颜色的光，如果用户在虚拟边界之内，则系统返回接收另外的手势以用于与计算系统接合。
如上所述，在其他实施例中，该系统可以被配置为可转换的平板电脑系统，其可以至少在两种不同模式下使用，即平板模式和笔记本模式。可转换的系统可以有两个面板，即显示面板和基座面板，这样在平板模式下这两个面板被部署在彼此顶部上的堆栈内。在平板模式下，显示面板面朝外，并且可以提供如在传统平板电脑中的触摸屏功能。在笔记本模式下，两个面板可以布置为打开的翻盖配置。
在各种实施例中，加速度计可以是3轴加速度计，其具有至少50Hz的数据速率。也可以包括陀螺仪，其可以是3轴陀螺仪。此外，可以有电子指南针/磁力计。而且，可以提供一个或多个接近传感器(例如当人们靠近(或不靠近)该系统时打开盖子来感测，并且调整功率/性能来延长电池寿命)。对于包括加速度计、陀螺仪和指南针的一些OS的传感器融合能力可以提供增强的特征。此外，经由具有实时时钟(RTC)的传感器中心，当系统的剩余部分处于低功率状态时，可以实现从传感器机制中唤醒来接收传感器输入。
在一些实施例中，内部盖子/显示器打开开关或传感器来指示盖子何时关闭/打开，并且其能被用来使系统进入连接待机或从连接待机状态自动唤醒。其他系统传感器可以包括用于内部处理器、存储器和表面温度监控的ACPI传感器，来基于感测到的参数实现对处理器和系统操作状态的改变。
在一个实施例中，OS可以是8 OS，其实施连接待机(这里也称为Win8CS)。Windows 8连接待机或者具有相似状态的另一OS可以经由这里描述的平台提供超低空闲功率来使得应用能够保持连接，例如以极低功耗连接到基于云的位置。该平台能够支持3种功率状态，即屏幕开启(正常)；连接待机(作为缺省“关闭”状态)；以及关机(功耗零瓦)。因此在连接待机状态，平台在逻辑上是开启的(以最小功率水平)，即使屏幕是关闭的。在这样的平台下，功率管理对应用是透明的，并且维持持续的连接，部分是由于卸载技术以使最低功率部件能够执行操作。
同样参见图13，各种外围设备经由低引脚数(LPC)互连耦合到处理器1310。在所示的实施例中，可以通过嵌入式控制器1335耦合各种部件。这些部件可以包括键盘1336(例如经由PS2接口耦合)、风扇1337、以及热传感器1339。在一些实施例中，触摸板1330也经由PS2接口耦合到EC1335。此外，安全处理器也经由这个LPC互连耦合到处理器1310，该安全处理器例如是依据公开日为2003年10月2日的可信计算组(TCG)TPM规范第1.2版的可信平台逻辑(TPM)1338。但是，可以理解的是，本发明的范围不限于这方面，并且安全信息的安全处理和存储可以在另一受保护的位置，例如在安全协处理器中的静态随机存取存储器(SRAM)、或者如只有在由安全区域(SE)处理器模式保护时被解密的加密数据块。
在特定的实现中，外围端口可以包括高清晰度媒体接口(HDMI)连接器(其可以具有不同形状因子，例如全尺寸、小型或微型)；一个或多个USB端口，例如依据通用串行总线3.0版本规范(2008年11月)的全尺寸外部端口，当系统处于连接待机状态并插入AC墙上电源时，有至少一个端口被通电以用于对USB设备(例如智能手机)充电。此外，可以提供一个或多个ThunderboltTM端口。其他端口可以包括外部可访问的读卡器，例如用于WWAN的全尺寸SD-XC读卡器和/或SIM读卡器(例如，8引脚读卡器)。对于音频，可以存在具有立体声和麦克风功能(例如，组合功能)的3.5mm插孔，支持插孔检测(例如，头戴耳机只支持使用盖子里的麦克风或者具有线缆中的麦克风的头戴式耳机)。在一些实施例中，这个插孔可以在立体头戴耳机和立体麦克风输入之间重新分配任务。同样，可以提供电源插孔以耦合到AC砖上。
系统1300可以以多种方式与外部设备通信，包括无线方式。在图13所示的实施例中，存在多个无线逻辑，其中的每一个对应于为特定无线通信协议配置的无线电。一种用于在例如近场的短距离无线通信的方式可以是经由近场通信(NFC)单元1345，其在一个实施例中经由SMBus与处理器1310通信。注意，经由该NFC单元1345，彼此很靠近的设备可以通信。例如，用户能够使得系统1300通过调整两个设备靠近在一起并且实现传送信息(例如标识信息、支付信息)、数据(例如图像数据)等，来与另一便携设备(例如用户的智能电话)通信。也可以使用NFC系统来执行无线电力传输。
使用这里描述的NFC单元，通过利用一个或多个这样的设备的线圈之间的耦合，用户可以边对边地碰撞设备且并排放置设备以进行近场耦合功能(例如近场通信和无线电力传输(WPT))。更具体地，实施例提供具有战略上成形的、并被放置的、铁氧体材料的设备，以提供更好的线圈耦合。每个线圈具有与它相关联的电感，可以与电阻、电容、和系统的其他特征相结合来选择其来实现用于系统的常见谐振频率。
进一步如图13所示，另外的无线单元可以包括其他短距离无线引擎，其包括WLAN单元1350和蓝牙单元1352。使用WLAN单元1350，可以实现依据给定的电气和电子工程师协会(IEEE)802.11标准的Wi-FiTM通信；而当经由蓝牙单元1352时，可以发生经由蓝牙协议的短距离通信。这些单元可以例如经由USB链路或者通用异步收发器(UART)链路与处理器1310通信。或者这些单元可以经由互连耦合到处理器1310，所述互连根据外围部件互连快速TM(PCIeTM)协议，例如依据PCI ExpressTM规范基本规范版本3.0(2007年1月17日出版)，或例如串行数据输入/输出(SDIO)标准的另一种这样的协议。当然，在这些外围设备之间的实际物理连接可以通过NGFF连接器与母板适应，该物理连接可以被配置在一个或多个附加卡上。
此外，例如根据蜂窝或其他无线广域协议的无线广域通信可以经由WWAN单元1356实现，WWAN单元1356反过来可以耦合到订户身份逻辑(SIM)1357。此外，为了实现位置信息的接收和使用，可以有GPS逻辑1355。注意在图13所示的实施例中，WWAN单元1356和例如摄像机逻辑1354的集成捕捉设备可以经由给定的USB协议进行通信，所述USB协议例如是USB2.0或3.0链路、或者UART或I2C协议。这些单元的实际物理连接再一次可以经由NGFF附加卡的适应连接到配置在母板上的NGFF连接器上。
在特定的实施例中，可以模块化地提供无线功能，例如通过支持Windows 8CS的WiFiTM 802.11ac方案(例如，向后兼容IEEE 802.11abgn的附加卡)。这种卡可以被配置在内部插槽中(例如经由NGFF适配器)。附加逻辑可以提供蓝牙功能(例如，具有向后兼容性的蓝牙4.0)以及无线显示功能。此外，可以经由单独的设备或者多功能设备提供NFC支持，并且该NFC支持可以例如被定位在机架的右前部以便易于访问。静态附加逻辑可以是WWAN设备，其能够为3G/4G/LTE和GPS提供支持。这种逻辑可以在内部(NGFF)插槽内实现。可以为WiFiTM、蓝牙、WWAN、NFC和GPS提供集成的天线支持，以实现从WiFiTM到WWAN无线电、依据无线千兆比特规范(2010年7月)的无线千兆比特(WiGig)的无缝转变，反之亦然。
如上所述，集成摄像机可以合并到盖子里。作为一个例子，这个摄像机可以是高分辨率摄像机，例如至少具有2.0百万像素(MP)的分辨率并且可扩展到6.0MP及以上。
为了提供音频输入和输出，可以经由数字信号处理器(DSP)1360来实现音频处理器，DSP 1360可以经由高清晰度音频(HDA)链路耦合到处理器1310。同样，DSP 1360可以与集成编码器/解码器(CODEC)和放大器1362通信，CODEC和放大器1362反过来可以耦合到输出扬声器1363，这可以在机架内实现。同样，可以耦合放大器和CODEC 1362来接收来自麦克风1365的音频输入，麦克风1365在一个实施例中可以经由双阵列麦克风(例如数字麦克风阵列)来实现以提供高质量的音频输入，从而实现系统内的各种操作的声控控制。还需要注意的是，可以向头戴耳机插孔1364提供来自放大器/CODEC 1362的音频输出。虽然在图13的实施例中示出了这些特定部件，但是可以理解的是本发明的范围不仅仅限于这方面。
在特定的实施例中，数字音频编解码器和放大器能够驱动立体声头戴耳机插孔、立体麦克风插孔、内部麦克风阵列和立体扬声器。在不同的实施中，编解码器可以被集成到音频DSP或者经由HD音频路径耦合到外围控制器中心(PCH)。在一些实现中，除了集成的立体扬声器，还可以提供一个或多个低音扬声器，并且该扬声器方案可以支持DTS音频。
在一些实施例中，处理器1310可以由外部电压调节器(VR)以及多个内部电压调节器供电，内部电压调整器被集成在处理器芯片内，并被称为全集成电压调节器(FIVR)。处理器中使用多个FIVR能够将部件分组成单独的电源层，这样由FIVR进行功率调节和只供电到组中的那些部件。在功率管理过程中，当处理器被置于某个低功率状态时，一个FIVR的特定电源层可能掉电或电力关闭，而另一FIVR的另一电源层保持活跃，或者全供电。
在一个实施例中，可以在某些深度睡眠状态期间使用持续电源层来给一些I/O信号的I/O引脚供电，例如在处理器和PCH之间的接口、带有外部VR的接口和带有EC 1335的接口。该持续电源层也给支持板上的SRAM的片上电压调节器或者在睡眠状态下存储处理器上下文的其他高速缓冲存储器供电。持续电源层也被用来给处理器的唤醒逻辑供电，该逻辑监控和处理各种唤醒源信号。
在功率管理过程中，在当处理器进入某些深度睡眠状态时其他电源层掉电或者电力关闭期间，持续电源层保持通电以支持上面提到的部件。但是，当这些部件不必要时，这会导致不必要的功率消耗或者耗散。为此，实施例可以使用专用电源层提供连接待机睡眠状态来维持处理器上下文。在一个实施例中，该连接待机睡眠状态使用PCH资源促使处理器唤醒，该PCH自身与处理器位于一封装中。在一个实施例中，连接待机睡眠状态促进维持在PCH中的处理器体系结构功能，直到处理器唤醒，这能够关闭在深度睡眠状态期间先前保留供电的所有不必要的处理器部件，包括关闭所有时钟。在一个实施例中，PCH包含时间戳计数器(TSC)以及用于在连接待机状态期间控制系统的连接待机逻辑。用于保持电源层的集成电压调节器也可以位于PCH上。
在实施例中，在连接待机状态期间，集成电压调节器可以作为专用电源层，当处理器进入深度睡眠状态和连接待机状态时，所述集成电压调节器保持通电以支持专用高速缓冲存储器，在该高速缓冲存储器中存储例如临界状态变量的处理器上下文。这种临界状态可以包括与体系结构、微体系结构、调试状态相关联的状态变量，和/或与处理器相关联的相似的状态变量。
在连接待机状态期间，来自EC 1335的唤醒源信号可以被发送到PCH，而不是发送到处理器，这样PCH可以管理唤醒处理，而不是处理器。此外，维持TSC在PCH中以促进保持处理器体系结构功能。虽然在图13的实施例中示出这些特定的部件，但是可以理解的是本发明的范围不限于这方面。
在处理器中的功率控制可以导致加强的省电。例如，可以在核心之间动态分配功率，个体核心可以改变频率/电压，并且可以提供多个深度低功率状态来实现非常低的功率消耗。此外，通过在不使用部件时关闭部件，这些核心或独立的核心部分的动态控制可以提供减少的功率消耗。
一些实现可以提供特定的功率管理IC(PMIC)来控制平台功率。使用这种方案，当处于给定的待机状态，例如处于Win8连接待机状态时，在延长的期限(例如16小时)系统可能看到非常低(例如少于5％)的电池退化。在Win8空闲状态，可以实现电池寿命超过例如9小时(例如在150nit)。关于视频重放，可以实现长的电池寿命，例如全HD视频播放可以实现最少6小时。在一个实现中的平台对于使用SSD的Win8CS具有例如35瓦特小时(Whr)的能量容量，并且(例如)对于使用具有RST高速缓存配置的HDD的Win8CS具有40-44Whr的能量容量。
特定实现可以提供支持15W标称的CPU热设计功率(TDP)，CPU TDP可配置直到接近25W TDP的设计点。平台可以包括由于上述热特性的最小通风口。此外，该平台是枕头友好的(其中没有热空气吹用户)。依赖于机架材料可以实现不同的最大温度点。在塑料机架的一个实现中(至少具有塑料的盖子或基底部)，最大操作温度可以是52摄氏度(C)。并且对于金属机架的实现，最大操作温度可以是46℃。
在不同的实现中，例如TPM的安全逻辑可以被集成到处理器，或者可以是例如TPM2.0设备的分立设备。通过集成的安全逻辑(其也可以叫做平台可信技术(PTT))，可以使得BIOS/固件能够展现用于某些安全特征的某些硬件特征，包括安全指令、安全启动，防盗技术、身份保护技术、可信执行技术(TXT)、和管理引擎技术，以及例如安全键盘和显示器的安全用户接口。
现在参考图14，其示出依照本发明实施例的第二系统1400的框图。如图14所示，多处理器系统1400是点对点互连系统，并且包括经由点对点互连1450耦合的第一处理器1470和第二处理器1480。处理器1470和1480中的每一个可以是某个版本的处理器。在一个实施例中，1452和1454是串行、点对点一致性互连构造的一部分，所述一致性互连构造例如是英特尔的快速路径互连(QPI)体系结构。因此，可以在QPI体系结构中实施本发明。
虽然仅示出两个处理器1470、1480，但可以理解的是本发明的范围不限于此。在其他实施例中，在给定处理器中可以有一个或多个附加处理器。
所示出的处理器1470和1480分别包括集成存储器控制器单元1472和1482。处理器1470还包括点对点(P-P)接口1476和1478作为其总线控制器单元的一部分；同样，第二处理器1480包括P-P接口1486和1488。处理器1470和1480可以利用点对点(P-P)接口电路1478和1488经由P-P接口1450交换信息。如图14所示，IMC 1472和1482将处理器耦合到各自的存储器，即存储器1432和存储器1434，其可以是本地附到各自处理器的主存储器的部分。
处理器1470、1480各自利用点对点接口电路1476、1494、1486、1498经由个体的P-P接口1452、1454与芯片组1490交换信息。芯片组1490也可以经由接口电路1492沿着高性能图形互连1439与高性能图形电路1438交换信息。
在两个处理器中的任一处理器内或者两者外部可以包括共享高速缓存(未示出)；然而该共享高速缓存经由P-P互连与处理器连接，这样如果处理器进入低功率模式，则任一处理器或者两个处理器的本地高速缓存信息可以被存储在共享高速缓存内。
芯片组1490可以经由接口1496耦合到第一总线1416。在一个实施例中，第一总线1416可以是外围部件互连(PCI)总线，或者是例如PCI快速总线或者另一第三代I/O互连总线的总线，但是本发明的范围不限于此。
如图14所示，各种I/O设备1414与总线桥1418耦合到第一总线1416，总线桥1418将第一总线1416耦合到第二总线1420。在一个实施例中，第二总线1420包括低引脚数(LPC)总线。各种设备被耦合到第二总线1420，包括例如键盘和/或鼠标1422、通信设备1427和存储单元1428，如硬盘驱动或其他大容量存储设备，其在一个实施例中通常包括指令/代码和数据1430。进一步地，音频I/O 1424被示出耦合到第二总线1420。注意，其他体系结构也是可以的，其中包括的部件和互连体系结构是变化的。例如，代替图14的点对点体系结构，系统可以实现多跳总线或者其他这种体系结构。
虽然关于有限数目的实施例已经描述了本发明，但是本领域技术人员会意识到从其中的各种变型和改变。意图是附加权利要求覆盖所有这种变型和改变，只要其落入本发明的真实精神和范围内。
设计可以经历从创造到模拟到制造的各种阶段。代表设计的数据可以以多种方式代表该设计。首先，如在模拟中有用的，可以使用硬件描述语言或者另外的功能描述语言来表示该硬件。此外，在设计过程的一些阶段可以生成带有逻辑和/或晶体管栅极的电路级模型。此外，大多数设计在某个阶段，达到代表在硬件模型中的各种设备的物理布置的数据水平。在使用传统半导体制造技术的情况下，代表硬件模型的数据可以是指定在为用于生成集成电路的掩膜的不同掩膜层上是否存在不同特征的数据。在该设计的任何表示中，可以以机器可读介质的任何形式存储数据。存储器或例如磁盘的磁或光存储装置可以是机器可读介质，以存储经由已调的或者生成以传输这种信息的光波或电波传输的信息。当传输指示或携带代码或设计的电载波时，到执行拷贝、缓冲或重传输电信号的程度，生成新的副本。因此，通信提供商或网络提供商可以在有形的机器可读介质上至少暂时地存储物品，例如编码成载波的信息，来体现本发明实施例的技术。
这里使用的逻辑指的是硬件、软件和/或固件的任何组合。作为例子，逻辑包括例如微控制器的硬件，其与非瞬态介质相关联以存储适于由微控制器执行的代码。因此，在一个实施例中，提及“逻辑”指的是这样的硬件：其被专门配置来识别和/或执行待保存在非瞬态介质上的代码。此外，在另一实施例中，使用逻辑指的是包括代码的非瞬态介质，其专门适于由微控制器执行以进行预定操作。可以推断，在又一实施例中，术语逻辑(在这个例子中)可以指微控制器和非瞬态介质的组合。经常被示为单独的逻辑边界通常会变化且可能重叠。例如，第一和第二逻辑可以共享硬件、软件、固件或者其组合，同时潜在地保留某个独立的硬件、软件或固件。在一个实施例中，使用术语逻辑包括例如晶体管、寄存器的硬件，或者例如可编程逻辑设备的其他硬件。
在一个实施例中，使用词组“到”或“被配置来”指的是安排、放置在一起、制造、许诺销售、进口和/或设计装置、硬件、逻辑或元件，来进行特定的或预定的任务。在这个例子中，如果设备或其元件被设计、耦合和/或互连来执行指定任务，则它即使不运行仍然“被配置来”执行所述指定任务。作为纯说明性例子，逻辑门在操作期间可以提供0或1。但是“被配置来”提供使能信号给时钟的逻辑门不包括可以提供1或0的每个潜在的逻辑门。相反，该逻辑门是以特定方式耦合的逻辑门，该方式是在操作期间1或0输出用来使能时钟。再次注意，使用术语“被配置来”不要求操作，但是相反，聚焦在装置、硬件和/或元件的潜在状态，其中在潜在状态下，装置、硬件和/或元件被设计为当该装置、硬件和/或元件运行时执行特定的任务。
此外，在一个实施例中，使用短语“能够”和或“可操作来”指的是一些装置、逻辑、硬件和/或元件被设计成以指定方式来使用该装置、逻辑、硬件和/或元件。注意，在一个实施例中使用如上的“到”、“能够”或“可操作来”指的是装置、逻辑、硬件和/或元件的潜在状态，其中该装置、逻辑、硬件和/或元件没有在运行，但是以能够用指定方式使用装置的这种方式来进行设计。
如这里使用的值包括数字、状态、逻辑状态或二进制逻辑状态的任何已知的表示。通常，使用逻辑电平、逻辑值或逻辑的值也可以指1和0的使用，其简单代表二进制逻辑状态。例如，1指的是高逻辑电平，0指的是低逻辑电平。在一个实施例中，例如晶体管或闪存单元的存储单元能够保持单个逻辑值或多个逻辑值。但是，在计算机系统中已经使用了值的其他表示。例如，十进制数“十”也可以表示为二进制值1010和十六进制字母A。因此，值包括能够保存在计算机系统中的信息的任何表示。
而且，可以用值或部分值来代表状态。作为例子，例如逻辑一的第一值可以表示缺省或初始状态，而例如逻辑零的第二值可以表示非缺省状态。此外，在一个实施例中，术语“复位”和“置位”分别是指缺省和更新的值或状态。例如，缺省值潜在地包括高逻辑值(即复位)，而更新值潜在地包括低逻辑值(即置位)。注意，可以利用值的任何组合来表示任意数目的状态。
可以通过存储在机器可访问的、机器可读的、计算机可访问的或计算机可读的介质上的由处理元件执行的指令或代码实现上面提到的方法、硬件、软件、固件或代码的实施例。非瞬态机器可访问的/可读的介质包括任何机制，其以由例如计算机或电子系统的机器可读的形式提供(即，存储和/或传输)信息。例如，非瞬态机器可访问介质包括随机存取存储器(RAM)，如静态RAM(SRAM)或动态RAM(DRAM)；ROM；磁或光存储介质；闪存设备；电存储设备；光存储设备；声存储设备；其他形式的用来保存从瞬态(传播)信号(例如，载波、红外线信号、数字信号)接收的信息的存储设备；等等，其与可从其中接收信息的非瞬态介质不同。
用来编程逻辑以执行本发明的实施例的指令可以存储在系统的存储器内，例如DRAM、高速缓存、闪存或者其他存储装置。此外，可以经由网络或者通过其他计算机可读介质分配这些指令。因此，机器可读介质可以包括用于存储或传输以由机器(例如计算机)可读的形式的信息的任何机制，但是其不限于软盘、光盘、紧凑磁盘、只读存储器(CD-ROM)和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁或光卡、闪存、或有形的、机器可读存储装置，其用于在互连网上经由电的、光的、声的或其他形式的传播信号(例如，载波、红外线信号、数字信号等)传输信息。相应地，计算机可读介质包括任何类型的有形机器可读介质，其适于存储或传输以由机器(例如计算机)可读的形式的电指令或信息。
在整个说明书中引用的“一个实施例”或“一实施例”意味着结合实施例描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在整个说明书多个地方出现的短语“在一个实施例中”或“在一实施例中”不必然全部指相同的实施例。此外，可以在一个或多个实施例中以任何合适的方式结合特定特征、结构或特性。
在前述的说明书中，参考具体的示例性实施例给出了详细的描述。但是，显然在不偏离如随附权利要求中阐述的本发明的更广泛的精神和范围的情况下，可以对其进行各种变型和改变。相应地，说明书和附图被认为是说明性意义而非限制性意义。此外，前述使用的实施例和其他示例性语言不必指相同的实施例或相同的例子，而可以指不同的和独特的实施例，以及潜在相同的实施例。
本发明的实施例包括包含传送模块和接收模块的装置，其中为了将该传送模块和接收模块转变成最低功耗状态，通过传送模块和接收模块执行下面的步骤，停止设备的接收模块和传送模块的高速数据传输速率状态，在停止所述数据传输速率状态之后，将所述接收模块和传送模块转变成省电状态，在所述接收模块和传送模块都处于省电状态之后，将所述接收模块转变成维持所述接收模块和传送模块的配置设置的最低功耗状态，在所述接收模块已经被转变到维持所述接收模块和传送模块的配置设置的所述最低功耗状态之后，将所述传送模块转变到维持所述接收模块和传送模块的配置设置的最低功耗状态。
在装置的一些实施例中，结合彼此或个别地实施下面的一个或多个：i)所述省电状态是STALL状态；ii)维持所述接收模块和传送模块的配置设置的所述最低功耗状态是HIBERN8状态；iii)在将所述接收模块转变到维持配置设置的最低功耗状态之前，接收重新配置触发；iv)在停止所述设备的所述传送模块和接收模块的高速数据传输速率状态之前，所述传送模块发送至少一个电空闲有序集到另一设备；v)所述装置支持M-PHY；以及vi)所述装置具有与耦合到其上的另一装置不同的时钟。
本发明的实施例包括一种系统，其包括：第一设备，其包括传送模块和接收模块；第二设备，其包括传送模块和接收模块；第一物理线，其在所述第一设备的所述传送模块和所述第二设备的所述接收模块之间；第二物理线，其在所述第一设备的所述传送模块和所述第二设备的所述接收模块之间，其中为了转变到维持所述接收模块和传送模块的配置设置的最低功耗状态，所述模块以这样的次序进入省电状态：所述第一设备的所述传送模块，随后是所述第二设备的所述接收模块，接着是所述第二设备的所述传送模块，最后是所述第一设备的所述接收模块，在所有的所述接收模块和传送模块都处于省电状态之后，进入维持所述接收模块和传送模块的配置设置的最低功耗状态，其中每个设备的所述接收模块在所述设备的传送模块进入最低功率状态之前进入所述状态。
在所述系统的一些实施例中，结合彼此或个别地实施下面的一个或多个：i)所述省电状态是STALL状态；ii)维持所述接收模块和传送模块的配置设置的所述最低功耗状态是HIBERN8状态；iii)在将所述接收模块转变到维持配置设置的最低功耗状态之前，接收重新配置触发；iv)在停止所述设备的所述传送模块和接收模块的高速数据传输速率状态之前，所述传送模块发送至少一个电空闲有序集到另一设备；v)所述设备支持M-PHY；以及vi)所述设备具有不同的时钟。
所述发明的实施例包括一种方法，该方法包括：停止设备的传送模块和接收模块的高速数据传输速率状态；在停止所述数据传输速率状态之后，将所述接收模块和传送模块转变到省电状态；在所述接收模块和传送模块都处于省电状态之后，将所述接收模块转变到维持所述接收模块和传送模块的配置设置的最低功耗状态；在所述接收模块已经转变到维持所述接收模块和传送模块的配置设置的所述最低功耗状态之后，将所述传送模块转变到维持所述接收模块和传送模块的配置设置的最低功耗状态。
在所述方法的一些实施例中，结合彼此或个别地实施下面的一个或多个：i)所述省电状态是STALL状态；ii)维持所述接收模块和传送模块的配置设置的所述最低功耗状态是HIBERN8状态；iii)在将所述接收模块转变到维持配置设置的最低功耗状态之前，接收重新配置触发；iv)在停止所述设备的所述传送模块和接收模块的高速数据传输速率状态之前，所述传送模块发送至少一个电空闲有序集到另一设备；v)所述设备支持M-PHY；以及vi)所述设备具有不同的时钟。

Claims (22)

1.一种用于同步端口进入低功率状态的装置，包括：
传送逻辑；
接收逻辑；
功率逻辑，其用来将所述传送逻辑和接收逻辑转变到低功率状态；
其中用来将所述传送逻辑和接收逻辑转变到低功率状态的所述功率逻辑包括用于以下操作的功率逻辑：
停止设备的接收逻辑和传送逻辑的高速数据传输速率状态；
在所述功率逻辑停止所述高速数据传输速率状态之后，将所述接收逻辑和传送逻辑转变到省电状态；
在所述接收逻辑和传送逻辑都处于所述省电状态之后，将所述接收逻辑转变到用于维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态；
在所述接收逻辑已经转变到用于维持所述接收逻辑和传送逻辑的配置设置的所述最低功耗状态之后，将所述传送逻辑转变到维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态；
其中，直到接收到重新配置触发才发生所述接收逻辑到所述最低功耗状态的转变。
2.如权利要求1所述的装置，其中，所述省电状态是STALL状态。
3.如权利要求1所述的装置，其中，维持所述接收逻辑和传送逻辑的配置设置的所述最低功耗状态是HIBERN8状态。
4.如权利要求1所述的装置，其中，在将所述接收逻辑转变到维持所述配置设置的最低功耗状态之前，接收重新配置触发。
5.如权利要求1所述的装置，进一步包括：
在停止所述设备的所述传送逻辑和接收逻辑的高速数据传输速率状态之前，所述传送逻辑发送至少一个电空闲有序集到另一设备。
6.如权利要求1-5中的任意一项所述的装置，其中，所述装置支持M-PHY。
7.如权利要求1所述的装置，其中，所述装置具有与和其耦合的另一装置不同的时钟。
8.一种用于同步端口进入低功率状态的系统，包括：
包括传送逻辑和接收逻辑的第一设备；
包括传送逻辑和接收逻辑的第二设备；
在所述第一设备的所述传送逻辑和所述第二设备的所述接收逻辑之间的第一物理线；
在所述第一设备的所述传送逻辑和所述第二设备的所述接收逻辑之间的第二物理线，其中为了转变到维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态，所述逻辑用于：
停止每个设备的所述接收逻辑和所述传送逻辑的高速数据传输速率状态；
以这样的次序进入省电状态：所述第一设备的所述传送逻辑，随后是所述第二设备的所述接收逻辑，接着是所述第二设备的所述传送逻辑，最后是所述第一设备的所述接收逻辑，
在所有的所述接收逻辑和传送逻辑都处于所述省电状态之后，进入维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态，其中每个设备的所述接收逻辑在所述设备的传送逻辑进入所述最低功耗状态之前进入所述状态；
其中，直到接收到重新配置触发才发生所述接收逻辑到所述最低功耗状态的转变。
9.如权利要求8所述的系统，其中，所述省电状态是STALL状态。
10.如权利要求8所述的系统，其中，维持所述接收逻辑和传送逻辑的配置设置的所述最低功耗状态是HIBERN8状态。
11.如权利要求8所述的系统，其中，在将所述接收逻辑转变到维持配置设置的最低功耗状态之前，接收重新配置触发。
12.如权利要求8所述的系统，进一步包括：
在停止每个设备的所述接收逻辑和所述传送逻辑的高速数据传输速率状态之前，所述传送逻辑发送至少一个电空闲有序集到另一设备。
13.如权利要求8所述的系统，其中，所述设备支持M-PHY。
14.如权利要求8所述的系统，其中，所述设备具有不同的时钟。
15.一种用于同步端口进入低功率状态的方法，包括：
停止设备的接收逻辑和传送逻辑的高速数据传输速率状态；
在停止所述高速数据传输速率状态之后，将所述接收逻辑和传送逻辑转变到省电状态；
在所述接收逻辑和传送逻辑都处于所述省电状态之后，将所述接收逻辑转变到维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态；
在所述接收逻辑已经转变到维持所述接收逻辑和传送逻辑的配置设置的所述最低功耗状态之后，将所述传送逻辑转变到维持所述接收逻辑和传送逻辑的配置设置的最低功耗状态；
其中，直到接收到重新配置触发才发生所述接收逻辑到所述最低功耗状态的转变。
16.如权利要求15所述的方法，其中，所述省电状态是STALL状态。
17.如权利要求15所述的方法，其中，维持所述接收逻辑和传送逻辑的配置设置的所述最低功耗状态是HIBERN8状态。
18.如权利要求15所述的方法，其中，在将所述接收逻辑转变到维持配置设置的最低功耗状态之前，接收重新配置触发。
19.如权利要求15所述的方法，进一步包括：
在停止所述设备的所述接收逻辑和传送逻辑的高速数据传输速率状态之前，所述传送逻辑发送至少一个电空闲有序集到另一设备。
20.如权利要求19所述的方法，其中，发送所述电空闲有序集的完成开始所述接收逻辑和传送逻辑到所述省电状态的转变。
21.一种用于同步端口进入低功率状态的装置，其包括用于执行如权利要求15-20中的任意一项所述的方法的单元。
22.一种计算机可读介质，其包含指令，当由处理器执行时，所述指令使得所述处理器执行如权利要求15-20中的任意一项所述的方法。
CN201410158195.2A 2013-03-15 2014-03-14 同步端口进入低功率状态的系统、方法和设备 Active CN104050114B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/840,172 US9563260B2 (en) 2013-03-15 2013-03-15 Systems, apparatuses, and methods for synchronizing port entry into a low power state
US13/840,172 2013-03-15

Publications (2)

Publication Number Publication Date
CN104050114A CN104050114A (zh) 2014-09-17
CN104050114B true CN104050114B (zh) 2017-12-29

Family

ID=50486736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410158195.2A Active CN104050114B (zh) 2013-03-15 2014-03-14 同步端口进入低功率状态的系统、方法和设备

Country Status (5)

Country Link
US (2) US9563260B2 (zh)
EP (1) EP2778841A3 (zh)
KR (2) KR101591818B1 (zh)
CN (1) CN104050114B (zh)
BR (1) BR102014005808A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446903B1 (en) * 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US9223388B2 (en) * 2013-01-29 2015-12-29 Hewlett Packard Enterprise Development Lp Power state transition saving session information
US9753487B2 (en) * 2013-03-14 2017-09-05 Micron Technology, Inc. Serial peripheral interface and methods of operating same
US9563260B2 (en) * 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state
US9137335B2 (en) * 2013-08-19 2015-09-15 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods
US9766692B2 (en) * 2014-08-01 2017-09-19 Apple Inc. Physical layer for peripheral interconnect with reduced power and area
US9720866B2 (en) * 2014-09-11 2017-08-01 Kabushiki Kaisha Toshiba Interface circuit executing protocol control in compliance with first and second interface standards
US9710622B2 (en) 2015-02-23 2017-07-18 Intel Corporation Instructions and logic to fork processes of secure enclaves and establish child enclaves in a secure enclave page cache
US9697168B2 (en) * 2015-03-25 2017-07-04 Intel Corporation Apparatus, system and method for sharing physical layer logic across multiple protocols
US9760515B2 (en) 2015-04-06 2017-09-12 Qualcomm Incorporated Shared control of a phase locked loop (PLL) for a multi-port physical layer (PHY)
CN106294252B (zh) * 2015-06-05 2019-07-09 瑞昱半导体股份有限公司 超高速芯片互连装置及其连接控制方法
US10089275B2 (en) 2015-06-22 2018-10-02 Qualcomm Incorporated Communicating transaction-specific attributes in a peripheral component interconnect express (PCIe) system
US10168760B2 (en) 2015-12-01 2019-01-01 Intel Corporation Power management of user interfaces with coordinated ultra-low power states
CN105472464B (zh) * 2015-12-08 2019-01-01 深圳Tcl数字技术有限公司 电视终端及其数据播放方法
CN105356916B (zh) * 2015-12-11 2018-02-16 中南大学 一种可穿戴智能设备的自适应蓝牙传输方法
CN105843767A (zh) * 2016-03-24 2016-08-10 山东超越数控电子有限公司 一种pci总线千兆网络实现方法
US10289588B2 (en) * 2016-06-30 2019-05-14 Quanta Computer Inc. Riser card
US10529135B2 (en) * 2016-07-27 2020-01-07 Google Llc Low-power mode feature identification at a head mounted display
JP2019047146A (ja) * 2017-08-29 2019-03-22 東芝メモリ株式会社 電子機器および電力管理方法
CN109426096B (zh) * 2017-08-31 2020-08-25 上海微电子装备（集团）股份有限公司 光刻机同步触发诊断方法与系统
KR102384773B1 (ko) 2017-10-12 2022-04-11 삼성전자주식회사 스토리지 장치, 컴퓨팅 시스템, 그리고 그것의 디버깅 방법
US11043158B2 (en) * 2018-01-05 2021-06-22 Intel Corporation Video bandwidth optimization for multi-monitor systems
CN108280039B (zh) * 2018-02-13 2021-02-26 龙迅半导体（合肥）股份有限公司 一种MIPI C-Phy RX端的输入信号解码电路
US10769079B2 (en) 2018-03-27 2020-09-08 Qualcomm Incorporated Effective gear-shifting by queue based implementation
TWI712893B (zh) * 2018-09-04 2020-12-11 瑞昱半導體股份有限公司 資料傳輸格式轉換電路及控制其操作的方法
KR102495030B1 (ko) * 2018-11-15 2023-02-06 매그나칩 반도체 유한회사 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템
CN110134216B (zh) * 2019-04-25 2020-09-15 维沃移动通信有限公司 一种电源控制装置、方法及终端设备
CN114730297A (zh) * 2019-12-20 2022-07-08 华为技术有限公司 数据发送单元、数据接收单元、数据发送方法及接收方法
US11841733B2 (en) * 2020-01-08 2023-12-12 Institute Of Computing Technology, Chinese Academy Of Sciences Method and system for realizing FPGA server
US11675531B2 (en) * 2020-06-17 2023-06-13 Samsung Electronics Co., Ltd. Storage device for high speed link startup and storage system including the same
WO2022068302A1 (zh) * 2020-09-30 2022-04-07 华为技术有限公司 一种芯片、通信系统及通信方法
US20210240655A1 (en) * 2020-11-16 2021-08-05 Intel Corporation Source ordering in device interconnects
US11606316B2 (en) * 2020-11-20 2023-03-14 Qualcomm Incorporated System and method for modem stabilization when waiting for AP-driven link recovery
KR20220093983A (ko) 2020-12-28 2022-07-05 삼성전자주식회사 데이터 전송률을 조정하는 스토리지 장치 및 이를 포함하는 스토리지 시스템
CN112817405B (zh) * 2021-03-01 2022-03-18 东营科技职业学院 一种教学用计算机网络安全控制装置
EP4258152A1 (en) * 2022-04-08 2023-10-11 Nxp B.V. Managing memory of a secure element domain, electronic device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206878A (zh) * 1997-07-30 1999-02-03 叶迺迪 多种波特率与多种组态的半双工式序列讯号控制方法与装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493580B2 (ja) * 1999-03-31 2010-06-30 シャープ株式会社 ワイヤレス情報伝送システムおよびワイヤレス受信装置
US6728892B1 (en) 1999-09-15 2004-04-27 Koninklijke Philips Electronics N.V. Method for conserving power in a can microcontroller and a can microcontroller that implements this method
US7178045B2 (en) 2003-12-30 2007-02-13 Intel Corporation Optimizing exit latency from an active power management state
US7313712B2 (en) 2004-05-21 2007-12-25 Intel Corporation Link power saving state
JP4182090B2 (ja) * 2004-08-05 2008-11-19 キヤノン株式会社 データ処理装置
JP4876810B2 (ja) * 2006-09-15 2012-02-15 富士ゼロックス株式会社 情報処理装置および節電プログラム
JP5182513B2 (ja) * 2007-12-27 2013-04-17 株式会社リコー 画像処理装置及びその省電力制御方法
US20100005206A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Automatic read data flow control in a cascade interconnect memory system
US9563260B2 (en) * 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1206878A (zh) * 1997-07-30 1999-02-03 叶迺迪 多种波特率与多种组态的半双工式序列讯号控制方法与装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Inter-Chip Supplement to the USB Revision 3.0 Specification;Revision 1.01;《USB 3.0 Specification》;20130211;第9-10、31、36-47、63页 *

Also Published As

Publication number Publication date
US20160259400A1 (en) 2016-09-08
KR102074018B1 (ko) 2020-02-05
BR102014005808A2 (pt) 2015-03-17
KR101591818B1 (ko) 2016-02-04
US20140269471A1 (en) 2014-09-18
EP2778841A2 (en) 2014-09-17
KR20150081419A (ko) 2015-07-14
CN104050114A (zh) 2014-09-17
US9563260B2 (en) 2017-02-07
KR20140113569A (ko) 2014-09-24
EP2778841A3 (en) 2015-02-11
US9753529B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
CN104050114B (zh) 同步端口进入低功率状态的系统、方法和设备
CN104063290B (zh) 处理超时的系统、方法和装置
CN107409056B (zh) 用于促进数据通信的装置、系统、方法和设备
CN104956347B (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
KR101995623B1 (ko) 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템
CN108701109A (zh) 用于计算机扩展总线的插件机制的方法、装置和系统
CN110532212A (zh) 用于有效外围组件管理的dvsec的系统、方法和装置
CN107924380A (zh) 使用业务类别分配高速缓存的方法、装置和系统
CN105027444B (zh) 集成时钟差分缓冲
CN109074341B (zh) 减少引脚计数接口
CN109634899A (zh) 针对pcie进行sris模式选择的系统、方法和装置
CN110348033A (zh) 减少携带差分信号对的正导体和负导体之间的偏斜
CN109936434A (zh) 非对称全双工usb ss链路的机制
CN116368477A (zh) 使用具有电路切换的增强型重定时器对计算设备的分解
TWI736559B (zh) 用以針對實體層裝置的組件傳輸資料之控制器
US20220121594A1 (en) Soc architecture to reduce memory bandwidth bottlenecks and facilitate power management
US20220113967A1 (en) Accelerator fabric for discrete graphics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant