BR102014005808A2 - Sistemas, métodos e aparelhos para sincronizar entrada de porta em um estado de energia baixa - Google Patents

Abstract

Resumo patente de invenção: "sistemas, métodos e aparelhos para sincronizar entrada de porta em um estado de energia baixa". A presente invenção refere-se a sistemas, aparelhos, e método para entrar a porta de sincronização em um estado de energia mais baixa que são descritos. Toda lógica de uma porta colocada em um estado intermediário, antes de entrar no estado de energia mais baixo

Description

Relatório Descritivo da Patente de Invenção para "SISTEMAS, MÉTODOS E APARELHOS PARA SINCRONIZAR ENTRADA DE PORTA EM UM ESTADO DE ENERGIA BAIXA".

CAMPO [001] 8(rede) interfaces que proveem flexibilidade suficiente por ser atraente para múltiplas aplicações, que podem também ser cobertas com uma tecnologia de camada física. A Aliança de Interface de Processador Móvel de Indústria (Mobile Industry Processador Interface Alliance) (MIPI) define diversos padrões de ligações (links) em série de alta velocidade.

ANTECEDENTES [002] MIPI's M-PHY (uma tecnologia de camada física que é desenvolvida para plataformas móveis) oferece dois modos de transmissão: velocidade baixa e velocidade alta, cada uma suportando engrenagens de múltiplas velocidades, e também suportarão diversos estados de economia de energia: STALL para o modo de velocidade alta, SLEEP para o modo de velocidade baixa, e HIBERN8. STALL e SLEEP são otimizadas para um despertar rápido em seus respectivos modos de transmissão, enquanto que HIBERN8 é um modo de energia muito baixa, que tem um tempo de despertar mais longo. M-PHY é também definido para suportar ligações ópticas.

BREVE DESCRIÇÃO DOS DESENHOS [003] A presente invenção é ilustrada a título de exemplo, e não a título de limitação, nas figuras dos desenhos que acompanham em que tais referências indicam elementos similares. Deverá ser observado que diferentes referências a "o/a" ou "uma/um" modalidade nesta descrição não são necessariamente para a mesma modalidade, e tais referências significam pelo menos um/uma. Ainda, quando uma qualidade, estrutura, ou característica particular é descrita em conexão com uma modalidade, ela sugere que ela está dentro do conhecimento da- queles versados na técnica para afetar tal qualidade, estrutura, ou característica em conexão com outras modalidades quer esteja ou não explicitamente descrito. [004] Figura 1 ilustra uma ligação M-MHY exemplar; [005] Figura 2 ilustra uma adaptação exemplar de MIPI M-PFIY para uso em PCI-Expresso; [006] Figura 3 ilustra uma modalidade de uma implementação de PCIe em uma vista diferente; [007] Figura 4 ilustra considerações de tempo exemplares para entrar em um FIIBERN8 em M-PHY; [008] Figura 5 ilustra uma modalidade de um método para sincronizar entrada em FIIBERN8 através de portas; e [009] Figura 6 ilustra um diagrama de tempo exemplar ilustrando os princípios do método da Figura 5 em ação. [0010] Figura 7 ilustra uma modalidade de um sistema de computação incluindo uma arquitetura complacente expressa de interconec-tar de componente periférico (PCIe). [0011] Figura 8 ilustra uma modalidade de uma arquitetura de in-terconexão complacente de PCIe incluindo uma pilha em camadas. [0012] Figura 9 ilustra uma modalidade de um pedido ou pacote complacente de PCIe para ser gerado ou recebido dentro de uma arquitetura de interconectar. [0013] Figura 10 ilustra uma modalidade de um par de transmissor e receptor para uma arquitetura de interconectar complacente de PCIe. [0014] Figura 11 ilustra uma modalidade de uma plataforma de computação de energia baixa. [0015] Figura 12 ilustra uma modalidade de protocolos diferentes para ser transmitidos em todas as camadas físicas diferentes de uma arquitetura de interconectar. [0016] Figura 13 ilustra uma modalidade de um diagrama de bloco para um sistema de computação. [0017] Figura 14 ilustra uma outra modalidade de um diagrama de bloco para um sistema de computação.

DESCRIÇÃO DETALHADA [0018] Na descrição a seguir, numerosos detalhes específicos são mencionados. Entretanto, entende-se que modalidades da invenção podem ser praticadas sem esses detalhes específicos. Em outros exemplos, circuitos, estruturas e técnicas bem conhecidas não foram mostrados em detalhes a fim de não obscurecer a compreensão desta descrição. Será percebido, entretanto, por aqueles versados na técnica, que a invenção pode ser praticada sem tais detalhes específicos. Aqueles de conhecimento comum na técnica, com as descrições incluídas, serão capazes de implementar funcionalidade apropriada sem experimentação indevida. [0019] Referências no relatório descritivo a "uma modalidade," "a modalidade," "uma modalidade de exemplo," etc., indicam que a modalidade descrita pode incluir uma qualidade, estrutura, ou característica particular, mas todas as modalidades podem não necessariamente incluir a particular qualidade, estrutura, ou característica. Além do mais, tais frases não se referem necessariamente à mesma modalidade. Além disso, quando uma qualidade, estrutura, ou característica particular é descrita em conexão com uma modalidade, sugere que ela está dentro do conhecimento daqueles versados na técnica para implementar tal qualidade, estrutura, ou característica em conexão com outras modalidades quer explicitamente descrito ou não. Na descrição e reivindicações a seguir, os termos "acoplado" e "conectado," junto com seus derivados, podem ser usados. Deverá ser entendido que esses termos não são destinados como sinônimos uma para o outro. "Acoplado" é usado para indicar que dois ou mais elementos, que po- dem ou não podem estar em contato direto físico ou elétrico uns com os outros, cooperam ou interagem uns com os outros. "Conectado" é usado para indicar o estabelecimento de comunicação entre dois ou mais elementos que estão acoplados uns com os outros. [0020] Uma arquitetura de telas interconectadas inclui arquitetura Expressa (PCIe) de Interconectar Componente Periférico (PCI) Express (PCIe). Uma principal meta de PCIe é possibilitar componentes e dispositivos de diferentes vendedores interoperar em arquitetura aberta, ampliando múltiplos segmentos de mercado; Clientes (De mesa e Móveis), Servidores (Padrão e Empresa), e dispositivos Embutidos e de Comunicação. PCI Expresso é uma E/S de alto desempenho, propósito geral interconectado, definido pra uma grande variedade de futuras plataformas de computação e comunicação. Alguns dos atributos de PCI, tais como modelo de uso, arquitetura de armazenamento de carga, e interfaces de software, têm sido mantidas através de suas revisões, enquanto que implementações de barramentos paralelos anteriores têm sido substituídos por uma interface totalmente em série, altamente escalável. As versões mais recentes de PCI Expresso tiram vantagem de avanços em interconexões ponto-a-ponto, tecnologia baseada em Comutação, e protocolo empacotado para distribuir novos níveis de desempenho e qualidades. Gerenciamento de Energia, Qualidade Do Serviço (QoS), suporte de Hot-Plug/Hot- Swap, Integridade de Dados, e Tratamento de Erros estão entre algumas das qualidades avançadas suportadas por PCI Expresso. [0021] Com referência à Figura 7, uma modalidade de um composto de tela de Ligações ponto-a-ponto que interconectam um conjunto de componentes é ilustrada. O Sistema 700 inclui o processador 705 e uma memória de sistema 710 acoplada a hub 715. O processador 705 inclui qualquer elemento de processamento, tal como um microprocessador, um processador principal, um processador embutido, um coprocessador, ou outro processador. O processador 705 é acoplado a uma hub do controlador 715 através de barramento do lado da frente (FSB) 706. Em uma modalidade, FSB 706 é interconectado em um ponto-a-ponto em série como descrito abaixo. Em outra modalidade, a ligação 706 inclui uma arquitetura em série, diferencial interconectado que é complacente com o padrão interconectado diferente. [0022] A memória de sistema 710 inclui qualquer dispositivo de memória, tal como memória de acesso randômico (RAM), memória não volátil (NV), ou outra memória que pode ser acessada pelos dispositivos no sistema 700. A memória de sistema 710 é acoplada a hub do controlador 715 através da interface de memória 716. Exemplos de uma interface de memória incluem uma interface de memória de taxa de duplos dados (DDR), uma interface de memória de canal dual DDR, e uma interface de memória dinâmica RAM (DRAM). [0023] Em uma modalidade, a hub do controlador 715 é uma hub raiz, complexo de raiz, ou controlador raiz em uma hierarquia de inter-conexão de Componente Periférico Expresso Interconectado (PCIe ou PCIE). Exemplos de hub de controlador 715 incluem um conjunto de chips, uma hub de controlador de memória (MCH), uma ponte-norte (northbridge), uma interconexão de plataforma hub (ICH) uma ponte-sul (southbridge), e um controlador de raiz/hub. Muitas vezes o termo chipset se refere a duas hubs de controlador fisicamente separadas, isto é, uma hub de controlador de memória (MCH) acoplada a uma hub de controlador interconectada (ICH). Observe que sistemas correntes muitas vezes incluem o MCH integrado com o processador 705, enquanto o controlador 715 é para se comunicar com os dispositivos de E/S, de uma maneira similar como descrito abaixo. Em algumas modalidades, o roteiro não hierárquico é opcionalmente suportado através do complexo de raiz 715. [0024] Aqui, a hub do controlador 715 é acoplada à chave/ponte 720 através da ligação em série 719. As lógicas de entrada/saída 717 e 721, que podem também ser referidas como interfaces/portas 717 e 721, incluem/implementam uma pilha de protocolos em camadas para prover comunicação entra a hub do controlador 715 e a chave 720. Em uma modalidade, múltiplos dispositivos são capazes de ser acoplados à chave 720. [0025] A chave/ponte 720 direciona embalagens/mensagens do dispositivo 725 a montante, isto é, até uma hierarquia em direção ao complexo raiz, para a hub do controlador 715 e a jusante, isto é, abaixo de uma hierarquia para longe de um controlado raiz, do processador 705 ou memória do sistema 710 para o dispositivo 725. A chave 720, em uma modalidade, é referida como uma montagem lógica de múltiplos dispositivos de ponte de PCI-a-PCI virtual. O dispositivo 725 inclui qualquer dispositivo ou componente interno ou externo para ser acoplado a um sistema eletrônico, tal como um dispositivo de E/S, um Controlador de Interface de Rede (NIC), um cartão de expansão, um processador de áudio, um processador de rede, um disco rígido, um dispositivo de armazenamento, um CD/DVD ROM, um monitor, uma impressora, um mouse, um teclado, um roteador, um dispositivo de armazenamento portátil, um dispositivo de Firewire (cabo flamenjante), um dispositivo de Barramento Serial Universal (USB), um scanner, e outros dispositivos de entrada/saída. Muitas vezes no vernáculo PCIe, tal como dispositivo, é referido como endpoint (ponto final). Embora não especificamente mostrado, o dispositivo 725 pode incluir um PCIe para a ponte PCI/PCI-X para suportar o legado e outros dispositivos da versão PCI. Dispositivos de endpoint em PCIe são muitas vezes classificados como legado, PCIe, ou pontos finais integrados do complexo de raiz. [0026] O acelerador de gráficos 730 é também acoplado a hub do controlador 715 através da ligação serial 732. Em uma modalidade, acelerador de gráficos 730 é acoplado a um MCH, que é acoplado a um ICH. A chave 720, e consequentemente o dispositivo de E/S 725, é depois acoplado ao ICH. Lógicas de E/S 731 e 718 são também para implementar uma pilha de procolos empilhados para comunicar entre o acelerador de gráficos 730 e a hub do controlador 715. Similar à discussão do MCH acima, um controlador de gráficos ou o próprio acelerador de gráficos 730 pode ser integrado no processador 705. [0027] Voltando à Figura 8 uma modalidade de uma pilha de protocolos em camadas é ilustrada. A pilha de protocolos em camadas 800 inclui qualquer forma de uma pilha de comunicações em camadas, tal como uma pilha de Interconectara o Caminho Rapidamente (Quick Path InterConnect) (QPI), uma pilha de PCie, uma pilha de interconec-tar computação de geração de alto desempenho, ou outra pilha em camadas. Embora a discussão imediatamente abaixo, em referência às Figuras 7-10, são em relação de uma pilha de PCIe, os mesmos conceitos podem ser aplicados a outras pilhas de interconectar. Em uma modalidade, a pilha de protocolos 800 é uma pilha de protocolos de PCie incluindo a camada de transação 805, camada de ligação 810, e camada física 820. Uma interface, tais como as interfaces 717, 718, 721, 722, 726, e 731 na Figura 1, pode ser representada como representada como pilha de protocolos de comunicação 800. A representação como uma pilha de protocolos de comunicação pode também ser referida como uma lógica ou interface implementar/incluir um pilha de protocolos. [0028] PCI Expresso usa compactados para comunicar informações entre componentes. Compactados são formados na Camada de Transações 805 e Camada de Ligação de Dados 810 para transportar a informação do componente de transmissão para o componente de recepção. Como os pacotes transmitidos fluem através de outras camadas, eles são estendidos com informações adicionais necessárias para manusear os pacotes nessas camadas. No lado do receptor o processo inverso ocorrer e os pacotes saem transformados de suas representações de Camada Física 820 para a representação da Camada de Ligação de Dados 810 e finalmente (para os Pacotes da Camada Transacional) para a forma que pode ser processada pela Camada Transacional 805 do dispositivo receptor.

Camada Transacional [0029] Em uma modalidade, a camada transacional 805 é para prover uma interface entre um núcleo de dispositivo de processamento e a arquitetura de interconectar, tal como camada de ligação de dados 810 e camada física 820. A esse respeito, uma responsabilidade principal da camada transacional 805 é a montagem e desmontagem de pacotes (isto é, pacotes de camada transacional, ou TLPs). A camada de tradução 805 tipicamente administra controle de fluxo da base de crédito para TLPs. PCIe implementa transações divididas, isto é, transações com pedido e resposta separados por tempo, possibilitando um link (ligação) carregar outro tráfego enquanto o dispositivo alvo reúne dados para a resposta. [0030] Além disso, PCIe utiliza o crédito baseado no controle de fluxo. Nesse esquema, um dispositivo anuncia uma quantidade inicial de créditos para cada um dos buffers receptores da Camada Transacional 805. Um dispositivo externo na extremidade oposta do link, tal como um hub do controlador 115 na Figura 1, conta o número de créditos consumidos por cada TLP. Uma transação pode ser transmitida se a transação não excede um limite de crédito. Mediante recebimento de uma resposta, uma quantidade de créditos é restaurada. Uma vantagem de um esquema de créditos é que a latência de retorno de crédito não afeta o desempenho, uma vez que o limite de crédito não é encontrado. [0031] Em uma modalidade, quatro espaços de endereços de transações incluem um espaço de endereço de configuração, um espaço de endereço de memória, um espaço de endereço de entra-da/saída, e um espaço de endereço de mensagem. Transações de espaço de memória incluem um ou mais dos pedidos de leitura e pedidos de escrita para transferir dados para/de um local de memória mapeada. Em uma modalidade, transações de espaço de memória são capazes de usar dois formatos de endereços diferentes, por exemplo, um formato de endereço curto, tal como um endereço de 32-bits, ou um formato de endereço longo, tal como um endereço de 64-bits. Transações de espaço de configuração são usadas para acessar espaço de configuração dos dispositivos de PCIe. Transações para o espaço de configuração incluem pedidos de leitura e pedidos de escrita. Transações de espaço de mensagem (ou, simplesmente mensagens) são definidas para suportar comunicação em banda entre agentes de PCIe. [0032] Para este fim, em uma modalidade, a camada transacional 805 monta pacote e cabeçalho/carga útil (payload) 806. O formato para pacotes de atuais de cabeçalhos/cargas úteis pode ser encontrados no website do relatório descritivo de PCIe e do relatório descritivo de PCIe. [0033] Referindo-se rapidamente à Figura 9, uma modalidade de um descritor de transação de PCIe é ilustrada. Em uma modalidade, o descritor de transação 900 é um mecanismo para carregar informações de transações. A esse respeito, o descritor de transação 900 suporta identificação de transações em um sistema. Outros usos potenciais incluem modificações de trajetórias de transação padrão ordenando e fazendo associação de transação com canais. [0034] Descritor de transação 900 inclui o campo de identificador global 902, campo de atributos 904 e campo de identificador de canal 906. No exemplo ilustrado, o campo do identificador global 902 é retra- tado compreendendo o campo identificador de transações locais 908 e campo identificador de fontes 910. Em uma modalidade, o identificador de transações global 902 é único para todos os pedidos pendentes. [0035] De acordo com uma implementação, o campo identificador de transações locais 908 é um campo gerado por um agente de pedidos, e é único para todos os pedidos pendentes que requerem uma conclusão para aquele agente solicitador. Além do mais, neste exemplo, o identificador de fontes 910 unicamente identifica o agente solicitador dentro de uma hierarquia de PCIe. Desta maneira, junto com a fonte ID 910, o campo do identificador de transações local 908 provê identificação global de uma transação dentro de um domínio de hierarquia. [0036] O campo de atributos 904 especifica características e relacionamentos da transação. A esse respeito, o campo de atributos 904 é potencialmente usado para prover informação adicional que permite modificação do manuseio do padrão das transações. Em uma modalidade, o campo de atributos 904 inclui o campo de prioridades 912, o campo reservado 914, campo de disposição 916, e campo não snoop 918. Aqui, o subcampo de prioridade 912 pode ser modificado por um iniciador para designar uma prioridade para a transação. O campo de atributo reservado 914 é deixado reservado para uso futuro, ou definido pelo vendedor. Modelos de utilização possíveis usando atributos de prioridade ou segurança podem ser implementados usando o campo de atributo reservado. [0037] Neste exemplo, o campo de atributo de disposição 916 é usado para suprir informações opcionais transmitindo o tipo de disposição que pode modificar as regras de disposição padrão. De acordo com uma implementação de exemplo, um atributo de ordenação de "0" denota as regras de disposição padrão que são para aplicar, em que um atributo de disposição de "1" denota disposição relaxada, em que escritas podem passar escritas à mesma direção, e conclusões de leitura podem passar escritas na mesma direção. O campo de atributo de snoop 918 é utilizado para determinar se as transações são snooped. Como mostrado, o Campo de ID de canal 906 identifica um canal com o qual uma transação é associada.

Camada de Link (Ligação) [0038] A camada de link 810, também referida como camada de ligação de dados 810, atua como um estágio intermediário entre a camada transacional 805 e a camada física 820. Em uma modalidade, uma responsabilidade da camada de ligação de dados 810 é prover um mecanismo confiável para troca de Pacotes de Camada Transacional (TLPs) entre dois componentes uma ligação (link). Um lado da Camada de Ligação de Dados 810 aceita TLPs montadas pela Camada Transacional 805, aplica o identificador da sequência de pacotes 811, isto é, um número de identificação ou um número de pacote, calcula e aplica um código de detecção de erros, isto é, CRC 812, e submete as TLPs modificadas para a Camada Física 820 para transmissão ao longo de um dispositivo físico para um externo.

Camada Física [0039] Em uma modalidade, a camada física 820 inclui sub-bloco lógico 821 e sub-bloco elétrico 822 para transmitir fisicamente um pacote para um dispositivo externo. Aqui, o sub-bloco lógico 821 é responsável pelas funções "digitais" da Camada Física 821. A este respeito, o sub-bloco lógico inclui uma seção de transmitir para preparar informação de saída para transmissão pelo sub-bloco físico 822, e uma seção de receptor para identificar e preparar informações recebidas antes de passá-las para a Camada de Link 810. [0040] O bloco físico 822 inclui um transmissor e um receptor. O transmissor é suprido pelo sub-bloco lógico 821 com símbolos, que o transmissor serializa e transmitir para um dispositivo externo. O recep- tor é suprido com símbolos serializados de um dispositivo externo e transforma os sinais recebidos em um fluxo de bits. O fluxo de bits é de-serializado e suprido para o sub-bloco lógico 821. Em uma modalidade, um código de transmissão 8b/10b é empregado, em que dez símbolos de bit são transmitidos/recebidos. Aqui, símbolos especiais são usados para moldar um pacote com quadros 823. Além disso, em um exemplo, o receptor também provê um relógio símbolo recuperado do fluxo em série entrando. [0041] Como estabelecido acima, embora a camada transacional 805, a camada de link 810, e a camada física 820 são discutidas em referência a uma modalidade específica de uma pilha de protocolos de PCIe, uma pilha de protocolos em camadas não é tão limitada. De fato, qualquer protocolo em camadas pode ser incluído/implementado. Como um exemplo, uma porta/interface que é representada como um protocolo em camadas inclui: (1) uma primeira camada para montar os pacotes, isto é, uma camada transacional; uma segunda camada para sequenciar pacotes, isto é, uma camada de ligação (link); e uma terceira camada para transmitir os packets, isto é, uma camada física. Como um exemplo específico, um protocolo em camadas de uma interface padrão comum (CSI) é utilizado. [0042] Referindo em seguida à Figura 10, uma modalidade de um ponto serial PCIe para ponto de tela é ilustrada. Embora uma modalidade de um link de ponto-a-ponto serial PCIe seja ilustrado, um link de ponto-a-ponto a serial não é assim limitado, pois ele inclui qualquer caminho de transmissão para transmitir dados em série. Na modalidade mostrada, um link de PCIe básico inclui dois pares de seis de baixa voltagem, diferencialmente acionados: um par para transmitir 1006/1011 e um para receber 1012/1007. Por conseguinte, o dispositivo 1005 inclui lógica de transmissão 1006 para transmitir dados para o dispositivo 1010 e lógica de receber 1007 para receber dados do dis- positivo 1010. Em outras palavras, duas vias de transmissão, isto é, vias 1016 e 1017, e duas vias de recebimento, isto é, vias 1018 e 1019, estão incluídas em um link de PCIe. [0043] Uma via de transmissão se refere a qualquer via para transmitir dados, tais como uma linha de transmissão, uma linha de cobre, uma linha óptica, um canal de comunicação sem fio, um link de comunicação infravermelha, ou outra via de comunicação. Uma conexão entre dois dispositivos, tais como dispositivo 1005 e dispositivo 1010, é referida como um link (ligação), tal como o link 415. Um link pode suportar uma faixa - cada faixa representando um conjunto de pares de sinais diferenciais (um par para transmissão, um par para recepção). Para escalar a banda larga, um link pode agregar múltiplas faixas denotadas por xN, em que N é qualquer largura de Link suportada, tais como 1,2, 4, 8, 12, 16, 32, 64, ou mais larga. [0044] Um par de diferenciais se refere a duas vias de transmissão, tais como as linhas 416 e 417, para transmitir sinais diferenciais. Como um exemplo, quando a linha 416 alterna de um nível de voltagem baixa para um nível de voltagem alta, isto é, uma borda se elevando, a linha 417 conduz de um nível de lógica alto para um nível de lógica baixo, isto é, uma borda caindo. Sinais diferenciais potencialmente demonstram melhores características elétricas, tais como melhor integridade de sinal, isto é, acoplamento cruzado, ultrapassagem/ redução da voltagem, soando, etc. Isto possibilita melhor janela de sincronização, que possibilita frequência de transmissão mais rápidas. [0045] Com referência à Figura 11, uma modalidade de uma plataforma de computação de energia baixa é retratada. Em uma modalidade, a plataforma de computação de energia baixa 1100 inclui um equipamento do usuário (UE). Um UE se refere a, em algumas modalidades, um dispositivo que pode ser usado para comunicar, tal como um dispositivo com capacidade de comunicação de voz. Exemplos de uma UE incluem um telefone, um smartphone, um tablet, notebook ul-traportátil, e um notebook de energia baixa. Entretanto, uma plataforma de computação de energia baixa pode, também, se referir a qualquer outra plataforma para obter um ponto operacional de energia mais baixa, tal como um tablet, notebook de energia baixa, um notebook ultraportátil ou ultrafino, um servidor microsservidor, um desktop (área de trabalho) de energia baixa, um dispositivo transmissor, um dispositivo receptor, ou qualquer outra plataforma de computação conhecida ou disponível. A plataforma ilustrada retrata um número de diferentes interconexões para acoplar múltiplos dispositivos diferentes. Discussões exemplares desse interconectar são providas abaixo para prover opções sobre implementação e inclusão de aparelhos e métodos descritos aqui. Entretanto, uma plataforma de energia baixa 1100 não é requerida para incluir ou implementar as interconexões ou dispositivos ilustrados. Além disso, outras estruturas de dispositivos e in-terconexão que não são especificamente mostradas podem ser incluídos. [0046] Partindo do centro do diagrama, a plataforma 1100 inclui o processador de aplicações 1105. Muitas vezes este inclui um processador de energia baixa, que pode ser uma versão de uma configuração de processador descrita aqui ou conhecida na indústria. Como um exemplo, o processador 1100 é implementado como um sistema de um chip (SoC). Como um exemplo ilustrativo específico, o processador 1100 inclui um processador baseado em Intel® Architecture Core™-tal como um i3, i5, i7 ou um outro tal processador disponível de Intel Corporation, Santa Clara, CA. Entretanto, entender que outros processadores de energia baixa tais como disponíveis de Advanced Micro Devices, Inc. (AMD) de Sunnyvale, CA, um design baseado em MIPS-de MIPS Technologies, Inc. de Sunnyvale, CA, um design baseado em ARM- licenciado de ARM Holdings, Ltd. ou cliente dos mesmos, ou seus licenciados ou adaptadores podes, ao contrário, estar presentes em outras modalidades tais como um processador Apple A5/A6, um processador Qualcomm Snapdragon, ou processador TI OMAP. Observe que a medida que o processador e as tecnologias SoC dessas companhias avançam, mais componentes ilustrados como separados do processador principal 1100 podem ser integrados em um SoC. Como resultado, interconectores similares (e invenções a esse respeito) podem ser usados "on-die." [0047] Em uma modalidade, o processador aplicativo 1105 executa um sistema operacional, interface do usuário e aplicativos. Aqui, o processador de aplicativos 1105 muitas vezes reconhece ou está associado com uma Instruction Set Architecture (Arquitetura de Conjunto de Instruções) (ISA) que o sistema operacional, interface do usuário, e aplicativos utilizam para dirigir operação/execução do processador 1105. Ele também tipicamente faz interface para sensores, câmeras, exibições, microfones e armazenamento de massa. Algumas telecomunicações de tempo críticas de descarga de implementações relacionadas a processamento para outros componentes. [0048] Como ilustrado, o processador principal 1105 é acoplado a uma interface sem fio 1130, tal como WLAN, WiGig, Sem fioHD, ou outras interfaces sem fio. Aqui uma interconexão complacente LLI, SSIC, ou UniPort é utilizada para acoplar o processador principal 1105 e a interface sem fio 1130. [0049] LLI representa interface de latência baixa. LLI tipicamente possibilita compartilhar a memória entre dois dispositivos. Um interface bidirecional transporta transações de memórias entre dois dispositivos e permite um dispositivo acessar a memória local de outro dispositivo; muitas vezes isto é feito sem intervenção do software, como se ele fosse um dispositivo único. LLI, em uma modalidade, permite três classes de trajeto, sinais de carregamento sobre o link, redução da conta de GPIO. Como um exemplo, LLI define uma pilha de protocolos em camadas para comunicação ou uma camada física (PHY), tal como uma MPHY que é descrita em mais detalhes abaixo. [0050] SSIC se refere à SuperSpeed Inter-Chip. SSIC pode possibilitar o design de dispositivos de USB de velocidade alta usar uma camada física de energia baixa. Como um exemplo, uma camada de MPHY é utilizada, enquanto os protocolos complacentes e o software de USB 3.0 são utilizados durante a MPHY para melhor desempenho de energia. [0051] UniPro descreve uma pilha de protocolos em camadas com abstração de camada física, provendo um propósito geral, manuseio de erro, solução de velocidade alta para interconectar uma ampla faixa de dispositivos e componentes: processadores de aplicativos, copro-cessadores, modems, e periféricos, como também tipos diferentes de suporte de trajeto de dados incluindo mensagens de controle, transferência de dados de massa e fluxo de dados (streaming) empacotados. UniPro pode suportar o uso de uma MPHY ou DPHY. [0052] Outras interfaces podem também acoplar diretamente ao processador principal 1105, tais como depurador 1190, Rede 1185, Visor (Display) 1170, câmera 1175, e armazenagem 1180 através de outras interfaces que podem utilizar os aparelhos e métodos descritos aqui. [0053] Interface de depurador 1190 e rede 1185 se comunicam com o processador de aplicativos 1105 através de uma interface de depurador 1191, por exemplo PTI, ou conexão de rede, por exemplo, uma interface de depurador que opera sobre uma conexão de rede funcional 1185. [0054] O Visor 1170 inclui uma ou mais exibições. Em uma modalidade, o visor 1170 inclui uma exibição com um ou mais sensores de toque capazes de receber/sentir entrada de toque. Aqui, o visor 1170 é acoplado ao processador de aplicativos 1105 através de uma interface de visor (DSI) 1171. DSI 1171 define protocolos entre o processador principal e os dispositivos periféricos que podem utilizar uma interface física de D-PHY. Ela tipicamente adota formatos de poíxel e um conjunto de comandos definido para formatos de vídeo e sinalização, tais como Interface de Pixel de Visor 2 (DPI-2), e parâmetros de lógica de visor de controle, tais como através de um Conjunto de Comandos de Exibição (DCS). Como um exemplo, DSI 1171 opera a aproximadamente 1.5Gb/s por faixa ou a 6 Gb/s. [0055] A Câmera 1175, em uma modalidade, inclui um sensor de imagem usado para imagens paradas, captura de vídeo, ou ambas. Câmeras laterais de frente e de trás são comuns em dispositivos móveis. Câmeras duais podem ser usadas para prover suporte estereoscópico. Como ilustrado, a câmera 1175 é acoplada ao processador de aplicativos 1105 através de um interconector periférico, tal como CSI 1176. CSI 1176 define uma interface entre um dispositivo periférico (por exemplo câmera, Processador de Sinal de Imagem) e um processador principal (por exemplo 1105, motor de aplicativo de banda de base). Em uma modalidade, as transferências de dados de imagem são realizadas sobre uma DPHY, uma interface serial diferencial unidi-recional com dados e sinais de relógio. O controle do periférico, em uma modalidade, ocorre sobre um canal traseiro separado, tal como controle de câmera. Como um exemplo ilustrativo, a velocidade de CSI pode variar de 50 Mbps - 2 Gbps, ou qualquer variação/valor a esse respeito. [0056] A armazenagem 1180, em um exemplo, inclui uma memória não volátil usada pelo processador de aplicativos 1105 para armazenar grandes quantidades de informação. Ela pode ser baseada em tecnologia Instantânea ou um tipo magnético de armazenagem, tal como disco rígido. Aqui, 1180 é acoplado ao processador 1105 através de interconectar Armazenagem Instantânea Universal (Universal Flash Storage) (UFS) 1181. UFS 1181, em uma modalidade, inclui uma in-terconexão que é talhada para plataformas de computações de energia baixa, tais como sistemas móveis. Como um exemplo, ela provê entre 200 a 500MB/S de taxa de transferência (por exemplo, 300 MB/s) utilizam características de formação de filas para aumentar as velocidades de leitura/escritas randômicas. Em uma implementação, UFS 1181 usa a camada física MPHY e uma camada de protocolo, tal como UniPro. [0057] O Modem 1110 muitas vezes representa Modula-dor/desmodulador. O modem 1110 tipicamente provê a interface para a rede de celular. Ele é capaz de se comunicar com diferentes tipos de redes e diferentes frequências, dependendo de qual comunicação padrão é usada. Em uma modalidade, ambas as conexões de voz e dados são suportadas. O Modem 1110 é acoplado ao hospedeiro 1105 utilizando qualquer interconexão conhecida, tais como um ou mais de LLI, SSIC, UniPro, Expresso Móvel, etc. [0058] Em uma modalidade, um barramento de controle é utilizado para acoplar interfaces de controle ou dados, tais como sem fio 1135, alto-falante 1140, microfone 1145. Um exemplo tal barramento é SLIMbus; uma interface de multi-drop de energia baixa flexível capaz de suportar uma ampla faixa de áudio e soluções de controle. Outros exemplos incluem PCM, I2S, I2C, SPI, e UART. 1135 sem fio inclui uma interface, tal como um padrão de comunicação de faixa curta entre dois dispositivos (por exemplo Bluetooth ou NFC), um sistema de navegarão capaz de triangular posição e/ou tempo (por exemplo GPS), um receptor para transmissões de rádio ou analógicas (por exemplo Radio FM), ou outra interface ou padrão sem fio conhecido. Autofalante(s) 1140 inclui (incluem) qualquer dispositivo para gerar som, tal como um dispositivo eletro-mecânico para gerar tons de anel ou música. Múltiplos autofalantes podem ser usados para som de estéreo ou multicanais. O Microfone 1145 é muitas vezes utilizado para entrada e voz, tal como conversa durante uma chamada. [0059] Circuito Integrado de Frequência de Rádio (RFIC) 1115 é para realizar processamento analógico, tal como um processamento de sinais de rádio, por exemplo, amplificação, mistura, filtragem, e conversão digital. Como ilustrado, RFIC 1115 é acoplado ao modem 1110 através da interface 1112. Em uma modalidade, a interface 1112 inclui um interface de alta velocidade, bidirecional (por exemplo DigRF) que suporta padrões de comunicação, tais como LTE, 3GPP, EGPRS, UMTS, HSPA+, e TD-SCDMA. Como um exemplo específico, DigRF utiliza um protocolo de estrutura orientada baseado em uma camada física M-PHY. DigRF é tipicamente referido como um RF amigável, de baixa latência, baixa energia com contar pino otimizado que operações atualmente entre 1,5 ou 3 Gbps por faixa são configuráveis com múltiplas faixas, tais como 4 faixas. [0060] A Interface 1161 (por exemplo, uma interface de controle de RF) inclui um barramento flexível para suportar dispositivos simples a complexos. Como um exemplo específico, a interface 1161 inclui um barramento em série de dois fios flexível, desenhado para controle de componentes auxiliares (Front-End) RF. Um mestre de barramento poderá escrever e ler para múltiplos dispositivos, tais como amplificador de energia 1150 para ampliar o sinal de RF, sensores para receberem entrada de sensor, lógica(s) de ligação 1160 para ligar entre as vias de sinais RF dependendo de um modo de rede, e ajustadores de antenas 1165 para compensar as más condições das antenas ou intensificar a banda larga. A Interface 1161, em uma modalidade, tem uma função de disparo de grupo para eventos de sincronização crítica e EMI baixa. [0061] O gerenciamento de energia 1120 é usado para prover to- dos os componentes diferentes no dispositivo móvel 1100 com voltagem de energia gerenciada, tal como diminuindo a voltagem ou umec-tado para melhorar a eficiência para componentes no dispositivo móvel. Em uma modalidade, ele também controla e monitora a carga da batería e energia remanescente. Uma interface de bateria pode ser utilizada entre gerenciamento da energia 1120 e a bateria. Como um exemplo ilustrativo, a interface da bateria inclui uma comunicação de fio único entre um terminal móvel e baterias inteligentes/custo baixo. [0062] A Figura 12 ilustra uma modalidade de uma pilha de protocolo exemplar para uma ou mais das interfaces discutidas aqui. Por exemplo, uma interconexão pode incluir uma camada física (PHY) para prover comunicação elétrica/física, enquanto camadas de nível mais alto, tais como protocolo, transação, aplicativo, ou camada de link, podem prover funcionalidade de comunicação adicional. Aqui, MPHY 12 50 é capaz de ser implementada com uma pluralidade de diferentes camadas de protocolo, tais como DigRF 12 55, UniPro 12 60, LLI 12 65, SSIC 12 70 (isto é, protocolos de USB 3), ou PCIe 12 75 (isto é, Expresso Móvel). [0063] A Figura 1 ilustra um link M-PHY exemplar. Um link consiste em uma porta a jusante e uma porta a montante e um ou mais sub-links 103 que incluem um ou mais caminhos 109 de um M-TX (módulo de transmissor elétrico M-PHY) 107, um M-RX (módulo receptor elétrico M-PHY) 111, e uma linha. Em algumas modalidades, a linha é um par de linhas enrolado que acopla aos dois pinos no M-RX e dois pinos no M-TX. Cada faixa 109 tem sua própria interface para a camada de protocolo. Uma faixa 109 é um sinal unidirecional, único, canal de transmissão física usada para transportar informação do ponto A para ponto B. Cada M-TX ou M-RX tem uma interface de linha de saída ou entrada elétrica diferencial, respectivamente, que corresponde a dois pinos de sinalização para cada módulo. Um conjunto de M-TXs e M- RXs em um dispositivo que compõe uma porta de interface é denotado como uma porta M-105. [0064] A Figura 2 ilustra uma adaptação exemplar de MIPI M-PHY para uso no PCI-Expresso (PCIe) (essa configuração será referida como M-PCIe). M-PCIe inclui uma camada transacional 201 cuja principal responsabilidade é a montar e desmontar os Pacotes da Camada Transacional (TLPs). TLPs são usados para comunicar transações, tais como ler e escrever, como também certos tipos de eventos. [0065] A camada de ligação de dados 203 serve como um estágio intermediário entre a camada transacional 201 e a camada física 205. As responsabilidades principais da camada de ligação de dados inclui gerenciamento de ligação (link) e integridade de dados, incluindo detecção de erros e correção de erros. [0066] A camada física 205 inclui todo o circuito para operação de interfaces, incluindo condutor e buffers de entrada, conversão paralela-para-serial e serial-para-paralela, PLL(s), e circuito de comparação de impedância. Inclui também funções lógicas relacionadas à inicialização e manutenção da interface incluindo um status de treinamento de link e máquina de estado (LTSSM). Essa camada 205 é responsável pela informação de conversão recebida da camada de ligação de dados 203 dentro de um formato serializado apropriado e a transmitindo ao longo do Link Expresso de PCI em uma frequência e largura compatíveis com o dispositivo conectado ao outro lado do link. Em M-PCIe, a camada física 205 incorpora qualidades de M-PHY tais como M-TX e R-TX. [0067] A Figura 3 ilustra uma modalidade de uma implementação de PCIe em uma visão diferente. Como mostrado, uma TX-LANE(n) na PORTA M se refere ao módulo de M-TX e sinais de pares diferenciais transmissores TXDP e TXDN para transmitir o SUB-LINK, em que n corresponde ao número de LANE do M-TX MÓDULO suportado pelo SUB-LINK de transmissão. O RX-LANE(m) em uma M-PORT se refere ao M-RX MÓDULO e sinais de pares diferencias receptores RXDP e RXDN para receber SUB-LINK, em que m corresponde ao número de LANE do M-RX MÓDULO suportado pelo SUB-LINK receptor. [0068] A configuração mínima de LINK consiste em um LANE para transmitir SUB-LINK e um LANE para receber SUB-LINK. Esta combinação é identificada como LANE PAIRO e é requerida para a Descoberta Inicial do LINK e processo de Configuração. LANE PAIRO consiste em TX-LANE(O) e RX-LANE(O) na Porta a Jusante e os correspondentes RXO-LANE(O) e TX-LANE(O) na Porta a Montante. [0069] Para qualquer LANE ser "configurado," o TX-LANE(x) deve ser conectado ao RX-LANE(x) remoto correspondente. A numeração de TX-LANE e RX-LANE deve ser determinada estatisticamente pelo sistema integrador através de mecanismos de implementação específicos. [0070] Mediante transição para HIBERN8 a partir de um estado SAVE, o M-RX não interpretará o estado de LINE antes de observar DIF-Z na LINE como uma condição de saída de HIBERN8. Para cada LANE entrando HIBERN8 a partir de ACTIVATED, o protocolo deverá garantir que M-RX entra HIBERN8 antes de M-TX. [0071] M-PHY suporta muitos estados diferentes que servem diferentes propósitos. Um estado de M-PHY é chamado HIBERN8. Esse estado possibilita consumo de energia ultrabaixo, enquanto mantém conjuntos de configuração da linha. É o mais profundo estado de energia baixa sem a perda de informação de configuração. [0072] Os estados de linha incluem modo de Velocidade Baixa (LS-MODE) ou modo de Velocidade Alta (HS-MODE). O HS-MODE é um loop operacional de velocidade alta que inclui os estados de STALL e HS-BURST. HS-BURST é o estado de transmissão de dados de HS-MODE. STALL é um estado de economia de energia entre HS- BURSTs. LS-MODE tem um estado de transmissão de dados mais lento do que HS-BURST. [0073] M-PHY suporta a reinicialização de M-RX através de uma linha durante a operação, quando há um mal funcionamento. Em Hl-BERN8, o M-TX é estabelecido para uma alta impedância e o M-RX mantém a linha em DIF-Z. A entrada de HIBERN8 pode ocorrer a partir dos estados de LINE-CFG, STALL, SLEEP, e DISABLED M-PHY. De acordo com a especificação de M-PHY, mediante transição para Hl-BERN8 de um estado de SAVE (tal campo STALL, SLEEP, HIBERN8, DISABLED, e UNENERGIAED), para cada LANE entrando HIBERN8 a partir de ACTIVATED, o protocolo deverá garantir que M-RX entra Hl-BERN8 antes de M-TX. A Figura 4 ilustra considerações de tempo exemplares para entrar em um HIBERN8 em M-PHY. Nessas considerações de tempo, M-RX ceve entrar HIBERN8 dentro de 25 ns do recebimento de um extremo final de rompimento (TOB), e T-RX deve entrar HIBERN8 depois de M-RX e dentro de 50-1,000 ns do TOB. Como tal, a camada de protocolo deve garantir que o receptor local entra HIBERN8 antes do transmissor remoto entrar HIBERN8. Isto requer sincronização entre as duas portas nos requisitos de entrada de HIBERN8. [0074] As considerações de tempo exemplares da Figura 4 só podem garantir os requisitos de entrada de HIBERN8 através das portas somente se os relógios da configuração, entre as duas portas, são comuns ou os relógios são da mesma frequência e sincronizados. Na prática, este é raramente o caso. [0075] A Figura 5 ilustra uma modalidade de um método para sincronizar a entrada em HIBERN8 através das portas. Na mesma modalidade, todas as TX-LANES (ambas das portas a jusante e a montante) enviam pelo menos um EIOS um conjunto elétrico ordenado inativo (EIOS) para seus módulos M-RX correspondentes na porta de recebí- mento em 501. [0076] Em algumas modalidades, cada lane (M-RX ed M-TX) termina seu estado de HS-BURST em 503. Em modalidades que utilizam EIOS, essa terminação é em resposta para receber ou enviar um EIOS. Por exemplo, em algumas modalidades, o M-TX da porta que quer baixar HIBERN8 termina HS-BURST mediante a conclusão do envio de EIOS e do M-RX daquela porta terminará HS-BURST mediante recebimento de um EIOS a partir de um M-TX da porta que não desceu. Na porta de receber, a transição para fora de HS-BURST ocorre para o módulo de M-RX mediante recebimento do EIOS a partir de M-TX da porta desejando para HIBERN8 e ocorre para o M-TX mediante a conclusão do envio de EIOS. [0077] Nesse ponto, as faixas estão prontas para entrar o estado de STALL e suas transições para o estado de STALL em 505. Essas faixas são agora sincronizada. [0078] Depois de todas as faixas estarem em STALL, as RX-LANES são configuradas para entrar HIBERN8 imediatamente em 507. Em algumas modalidades, uma transição para HIBERN8 não ocorre até um disparo de reconfiguração (RCT) é recebido. Um RCT é um evento internamente guiado que inicia uma transição para Hl-BERN8 causando o sinal de LINE (linha) para ligar de DIF-N para DIF-Z. [0079] A transição de TX-LANES para HIBERN8 depois de um período de tempo mínimo definido, depois das faixas terem entrados STALL em 509. Esse período mínimo é maior do que ou igual a configuração de relógio mais lenta nas portas ao longo da linha. Em algumas modalidades, este período definido é 1 us. Essa abordagem depois da sincronização garante que as faixas de receptor sem pré entram HIBERN8 antes das faixas de transmissor. [0080] A Figura 6 ilustra um diagrama de tempo exemplar ilustran- do os princípios do método da Figura 5 em ação. Nesse exemplo, a porta a jusante e a porta a montante têm diferentes relógios com a montante sendo mais rápido d que a jusante. Como ilustrado, a porta a jusante quer a transição do estado de link entre ela e a porta a montante de LO para L1N8. Como mostrado, a porta a jusante envia um EIOS primeiro para a porta a montante. Mediante conclusão do envio de EIOS, as transições do estado de M-TX da porta a jusante de HS-BURST para o conhecido estado de STALL. No M-RX correspondente da porta a montante, ele também tem transições para STALL. No estado de linha do M-TX vai para DIF-N nessa ocasião. Observe que o R-TX da porta a jusante e o M-TX da porta a montante ainda estão em HS-BURST. [0081] A porta a montante, mediante recebimento de EIOS a partir da porta a jusante, envia um EIOS correspondente para a porta a jusante. Na conclusão dos EIOS o M-TX da porta a montante entra em STALL a partir de HS-BURST como faz o M-RX correspondente da porta a jusante. Um RCT é sincronizado com essa transição e começa os requisitos de tempo para a entrada de HIBERN8 do M-RX e M-TX da porta a montante. Como ilustrado, o M-RX da porta a montante vai para HIBERN8 antes de M-TX da porta a montante. Em algum ponto depois da porta a montante ter entrado HIBERN8, a porta a jusante entrará HIBERN8 (disparado por um RCT) com M-RX indo primeiro como detalhado acima. [0082] Diferentes modalidades da invenção podem ser implementadas usando diferentes combinações de software, firmware (suporte lógico inalterável), e/ou hardware. Desse modo, as técnicas mostradas nas figuras podem ser implementadas usando código e dados armazenados, e executadas em um ou mais dispositivos eletrônicos (por exemplo, em sistema final, um elemento de rede). Tais dispositivos eletrônicos armazenam e comunicam (internamente e/ou com outros dispositivos eletrônicos sobre uma rede) código e dados usando meio de leitura por computador, tais como meio de armazenamento de leitura por computador não transitória (por exemplo, discos magnéticos; discos ópticos; memória de acesso randômico; memória só de leitura; dispositivos de memória rápida; memória de mudança de fase) e meio de transmissão de leitura por computador transitória (por exemplo, elétrica, óptica, acústica ou outra forma de sinais propagados - tais como ondas de veículo, sinais infravermelhos, sinais digitais). Além disso, tais dispositivos eletrônicos tipicamente incluem um conjunto de um ou mais processadores acoplados a um ou mais outros componentes, tais como um ou mais dispositivos de armazenamento (meio de armazenamento de leitura por máquina não transitória), dispositivos de en-tra/saída do usuário (por exemplo, um teclado, uma tele sensível ao toque, e/ou um display), e conexões de redes. O acoplamento do conjunto de processadores e outros componentes é tipicamente através de um ou mais barramentos e pontes (também denominados controladores de barramento). Desse modo, o dispositivo de armazenamento de um dado dispositivo eletrônico tipicamente armazena código e/ou dados para execução do conjunto de um ou mais processadores do dispositivo eletrônico. [0083] Enquanto os diagramas de fluxo nas figuras aqui em cima mostram uma ordem de operações particular realizada por certas modalidades da invenção, deverá ser entendido que tal ordem é exemplar (por exemplo, modalidades alternativas podem realizar as operações em uma ordem diferente, combinar certas operações, sobrepor certas operações, etc.). [0084] Observe que o aparelho, métodos, e sistemas descritos acima podem ser implementados e qualquer dispositivo ou sistema eletrônico como mencionado acima. Como ilustrações específicas, as figuras abaixo proveem sistemas exemplares para utilizar a invenção como descrito aqui. Como os sistemas abaixo são descritos em mais detalhes, um número de diferentes interconexões são reveladas, descritas, e revisitadas a partir da discussão acima. E como é prontamente evidente, os avanços descritos acima podem ser aplicados para qualquer um dessas interconexões, telas ou arquiteturas. [0085] Referindo-se agora à Figura 13, um diagrama de bloco de componentes presentes em um sistema de computador, de acordo com uma modalidade da presente invenção, é ilustrado. Como mostrado na Figura 13, o sistema 1300 inclui qualquer combinação de componentes. Esses componentes podem ser implementados como ICs, porções dos mesmos, dispositivos eletrônicos discretos, ou outras lógicas, lógica, hardware, software, firmware, ou uma combinação dos mesmos adaptada em um sistema de computador, ou como componentes de outra maneira incorporados dentro de um chassi do sistema de computador. Observe também que o diagrama de bloco da Figura 13 é destinado a mostrar uma vista de nível alto de muitos componentes do sistema de computador. Entretanto, deve ser entendido que alguns dos componentes mostrados podem ser omitidos, componentes adicionais podem estar presentes, e diferentes arranjos dos componentes mostrados podem ocorrer em outras implementações. Como um resultado, a invenção descrita acima pode ser implementada em qualquer porção de uma ou mais das interconexões ilustradas ou descritas abaixo. [0086] Como visto na Figura 13, um processador 1310, em uma modalidade, inclui um microprocessador, processador de multi-core, um processador multienroscado, um processador de voltagem ultra-baixa, um processador embutido ou outro elemento de processador conhecido. Na implementação ilustrada, o processador 1310 atua como uma unidade de processamento principal e hub central para comunicação com muitos dos vários componentes do sistema 1300. Como um exemplo, o processador 1300 é implementado como um sistema em um chip (SoC). Como um exemplo ilustrativo específico, o processador 1310 inclui um processador baseado em Intel® Architecture Core™- tal como um i3, i5, i7 ou um outro processador disponível de Intel Corporation, Santa Clara, CA. Entretanto, entendemos que outros processadores de energia baixa tal como disponível de Advanced Micro Dispositivos, Inc. (AMD) de Sunnyvale, CA, um design baseado em MIPS- de MIPS Technologies, Inc. de Sunnyvale, CA, um design baseado em ARM- licenciado de ARM Holdings, Ltd. ou cliente do mesmo, ou suas licenças ou os que o adotaram podem, em vez disso, estar presentes em outras modalidades tais como um processador Apple A5/A6, um processador Qualcomm Snapdragon, ou processador TI OMAP. Observe que muitas das versões de cliente de tais processadores são modificadas e variadas; entretanto, elas podem suportar ou reconhecer um conjunto de instruções específicas que realiza algoritmos definidos como estabelecido pelo licenciador do processador. Aqui, a implementação micro-arquitetural pode variar, mas a função arquitetural do processador é normal mente consistente. Certos detalhes a respeito da arquitetura e operação do processador 1310 em uma implementação serão discutidos ainda abaixo para prover um exemplo ilustrativo. [0087] O processador 1310, em uma modalidade, se comunica com uma memória do sistema 1315. Como um exemplo ilustrativo, que em uma modalidade pode ser implementado através de múltiplos dispositivos de memória para prover uma dada quantidade de memória do sistema. Como exemplos, a memória pode ser de acordo com o design baseado em (LPDEC) da taxa de dados duplos de energia baixa do Joint Electron Devices Engineering Council (JEDEC), tal como o padrão LPDDR2 atual de acordo com JEDEC JESD 209-2E (publicado em abril de 2009), ou uma próxima geração de padrão LPDDR para ser referida como LPDDR3 ou LPDDR4, que oferecerão extensões para LPDDR2 aumentar a banda larga. Em várias implementações os dispositivos de memória individuais podem ser de tipos de pacotes diferentes tais como pacote de matriz única (SDP), pacote de matriz du-al (DDP) ou pacote de matriz quádrupla (Q17P). Esses dispositivos, em algumas modalidades, são diretamente soldados em uma placa mãe para prover uma solução de perfil mais baixo, enquanto em outras modalidades os dispositivos são configurados como uma ou mais lógicas de memória que por sua vez acoplam à placa mãe por um dado conector. E naturalmente, outras implementações de memória são possíveis tais como outros tipos de lógicas de memória, por exemplo, lógicas de memória em linha dual (DIMMs) de diferentes variedades incluindo, mas não limitado a, micro DIMMs, MiniDIMMs. Em uma modalidade ilustrativa particular, a memória é dimensionada entre 2GB e 16GB, e pode ser configurada como um pacote de DDR3LM ou uma memória de LPDDR2 ou LPDDR3 que é soldada em uma placa mãe através de uma matriz de frade de esferas (BGA). [0088] Para prover armazenagem de informação permanente tais como dados, aplicativos, um ou mais sistemas operacionais e assim por diante, um armazenamento de massa 1320 pode também acoplar ao processador 1310. Em várias modalidades, para possibilitar um de-sign do sistema mais fino e mais leve como também para melhorar a receptividade do sistema, esse armazenamento de massa pode ser implementado através de um SSD. Entretanto em outras modalidades, o armazenamento de massa pode principalmente ser implementado usando um "drive" de disco rígido (HDD) com uma quantidade de armazenamento de SSD para atuar como um cachê de SSD para possibilitar o armazenamento o armazenamento não volátil do estado do contexto e outras tais informações durante os eventos de desativar de tal maneira que uma energia de ativar rápido pode ocorrer na reinicia- ção de atividades do sistema. Também mostrado na Figura 13, um dispositivo instantâneo 1322 pode ser acoplado ao processador 1310, por exemplo, através de uma interface periférica serial (SPI). Este dispositivo instantâneo pode prover armazenamento não volátil do software do sistema, incluindo um software básico de entrada/saída (BIOS) como também outro suporte lógico inalterável (firmware) do sistema. [0089] Em várias modalidades, armazenamento de massa do sistema é implementado por um SSD sozinho ou um drive de disco, óptico ou outro com um cachê SSD. Em algumas modalidades, o armazenamento de massa é implementado como um SSD ou como um HDD junto com uma lógica cachê de restaurar (RST). Em várias implementações, o HDD provê armazenamento de entre 320GB-4 terabytes (TB) e para cima, enquanto o cachê de RST é implementado com um SSD tendo uma capacidade de 24GB-256GB. Observe que tal cachê SSD pode ser configurado como uma opção de cachê de nível único (SLC) ou cachê de múltiplos níveis (MLC) para prover um nível apropriado de receptividade. Em uma opção de somente SSD, a lógica pode ser acomodada em vários locais tais como em uma fenda mSATA ou NGFF. Como um exemplo, um SSD tem uma capacidade variando de 120GB-1TB. [0090] Vários dispositivos de entrada/saída (ES) podem estar presentes dentro do sistema 1300. Especificamente mostrado na modalidade da Figura 13 está um display 1324 que pode ser um painel de LCD ou LED de alta definição configurado dentro de uma porção de tampa do chassi. Esse painel de display pode também prover uma tela de toque 1325, por exemplo, adaptada externamente sobre o painel de display de tal maneira que através de uma interação do usuário com essa tela de toque, entradas do usuário podem ser providas para o sistema para possibilitar operações desejadas, por exemplo, em rela- ção à exibição (display) de informações, acessar informações e assim por diante. Em uma modalidade, o display 1324 pode ser acoplado ao processador 1310 através de uma interconexão de display que pode ser implementada como interconexão de gráficos de desempenho alto. A tela de toque 1325 pode ser acoplada ao processador 1310 através de outra interconexão, que em uma modalidade pode ser uma interconexão de l2C. Como ainda mostrado na Figura 13, em adição à tela de toque 1325, a entrada do usuário a título de toque pode também ocorrer através de um envoltório de toque 1330 que pode ser configurado dentro do chassi e pode também ser acoplado ao mesmo interconector l2C como tela de toque 1325. [0091] O painel de exibição (display) pode operar em múltiplos modos. Em um primeiro modo, o painel de exibição pode ser disposto em um estado transparente em que o painel de exibição é transparente à luz visível. Em várias modalidades, a maioria dos painéis de exibição pode ser um display exceto para uma chanfradura ao redor da periferia. Quando o sistema é operado em um modo de notebook e o painel de exibição é operado em um estado transparente, o usuário pode ver informações que são apresentadas no painel de exibição enquanto também sendo capaz de ver objeto atrás do display. Além disso, as informações exibidas no painel de exibição podem ser vistas por um usuário posicionado atrás do display. Ou o estado operacional do painel de exibição pode ser um estado opaco em que a luz visível não é transmitida através do painel de exibição. [0092] Em um modo de tablet o sistema é desligado dobrado de tal maneira que a superfície de display traseira do painel de exibição vem para descansar em uma posição de tal maneira que se volta para fora na direção do usuário, quando a superfície do fundo do painel de base está parada em uma superfície ou segura pelo usuário. No modo de operação de tablet, a superfície do display traseiro desempenha o pa- pel de uma interface de display e usuário, como essa superfície pode ter funcionalidade de tela de toque e pode desempenhar outras funções conhecidas de um dispositivo de tela de toque convencional, tal como um dispositivo de tablet. Par este fim, o painel de exibição pode incluir uma camada de ajuste de transparência que é disposta entre uma camada da tela de toque e uma superfície de display dianteiro. Em algumas modalidades a camada de ajuste de transparência pode ser uma camada eletrocrômica (EC), uma camada de LCD, ou uma combinação de camadas de EC e LCD. [0093] Em várias modalidades, a exibição (display) pode ser tamanhos diferentes, por exemplo, uma tela de 11,6" ou 13,3", e pode ter uma proporção de aspecto de 16:9, e pelo menos 300 nits de brilho. O display também pode ser de resolução de alta definição total (HD) (pelo menos 1920 x 1080p), ser compatível com uma porta de display embutida (eDP), e ser uma painel de energia baixa com painel de auto renovação. [0094] Como para as capacidades da tela de toque, o sistema pode prover um painel de display de multitoques que é capacitado e sem pelo menos 5 dedos capaz. E em algumas modalidades, o display pode ser 10 dedos capaz. Em uma modalidade, a tela de toque é acomodada dentro de um vidro e revestimento resistentes ao dano e arranhão (por exemplo, Gorilla Glass™ ou Gorilla Glass 2™) por fricção baixa para reduzir "queimadura do dedo" e evitar "pulo do dedo". Para prover uma experiência de toque e receptividade intensificadas, o painel de toque, em algumas implementações, tem funcionalidade de multi-toques, tal como menos do que 2 estruturas (30Hz) por visão estática durante a ampliação da constrição, e funcionalidade de toque único de menos de 1 cm por estrutura (30Hz) com 200ms (atraso no dedo para o apontador). O display, em algumas implementações, suporta vidro de borda-a-borda com uma chanfradura de tela mínima que é também escoada com a superfície do painel, e interferência limitada de ES (IO) quando usando multitoques. [0095] Para computação perceptiva e outros propósitos, vários sensores podem estar presentes dentro do sistema e podem ser acoplados ao processador 1310 em diferentes maneiras. Certos sensores inertes e ambientais podem acoplar ao processador 1310 através de um hub de sensor 1340, por exemplo, através de um interconector l2C. Na modalidade mostrada na Figura 13, esses sensores podem incluir um acelerômetro 1341, uma sensor de luz ambiente (ALS) 1342, um compasso 1343 e um giroscópio 1344. Outros sensores ambientais podem incluir um ou mais sensores térmicos 1346 que, em algumas modalidades, acoplam ao processador 1310 através de um barramen-to de gerenciamento do sistema, barramento (SMBus). [0096] Usando os vários sensores inertes e ambientais presentes em uma plataforma, muitos casos de usos diferentes podem ser realizados. Esses casos de usos permitem operações de computação avançada incluindo computação perceptiva e também permitem amplificações a respeito do gerenciamento de energia/vida da batería, segurança e receptividade do sistema. [0097] Por exemplo, em relação aos temas de gerenciamento de energia/vida da batería, baseado pelo menos em parte na informação de um sensor de luz ambiente, as condições de luz ambiente em um local da plataforma são determinadas e a intensidade do display controlado consequentemente. Desse modo, a energia consumida na operação do display é reduzida em certas condições de luz. [0098] Como para operações de segurança, com base nas informações do contexto obtidas dos sensores, tais como informação do local, pode ser determinado se um usuário tem permissão de acessar certos documentos protegidos. Por exemplo, um usuário pode ter permissão de acessar tais documentos em um local de trabalho ou um local doméstico. Entretanto, o usuário é impedido de acessar tais documentos quando a plataforma está presente em um local público. Essa determinação, em uma modalidade, é baseada em informação do local, por exemplo, determinada através de um sensor de GPS ou câmera de reconhecimento de pontos de referência. Outras operações de segurança podem incluir prover emparelhamento de dispositivos dentro de uma faixa próxima uma da outra, por exemplo, uma plataforma portátil como descrita aqui e um computador de mesa do usuário, telefone móvel e assim por diante. Certos compartilhamentos, em algumas implementações, são realizados através de comunicação de campo próximo, quando esses dispositivos são assim emparelhados. Entretanto, quando os dispositivos excedem uma certa faixa, tal compartilhamento pode ser incapacitado. Além do mais, quando compartilhando uma plataforma e um smartphone como descrito aqui, um alarme pode ser configurado para ser disparado quando os dispositivos se moverem em uma distância mais do que a predeterminada uma da outra, quando em um local público. Ao contrário, quando esses dispositivos emparelhados estão em local seguro, por exemplo, um local de trabalho ou local doméstico, os dispositivos podem exceder esse limite predeterminado sem disparar tal alarme. [0099] A receptividade pode também ser intensificada usando informações do sensor. Por exemplo, mesmo quando uma plataforma está em um estado de energia baixa, os sensores podem ainda ser permitidos funcionar em uma frequência relativamente baixa. Por isso, quaisquer mudanças em um local da plataforma, por exemplo, como determinado pelos sensores inertes, sensor de GPS, ou assim por diante é determinado. Se nenhuma de tais mudanças foi registrada, uma conexão mais rápida para um hub sem fio anterior, tal como um ponto de acesso Wi-Fi™ ou um capacitador sem fio similar ocorre, pois não há necessidade de varredura por recursos de rede sem fio disponíveis, neste caso. Desse modo, um nível maior de receptividade quando despertando de um estado de energia baixa é realizado. [00100] Deve ser entendido que muitos outros casos de uso podem ser permitidos usando informação de sensor obtida através de sensores integrados dentro de uma plataforma como descrito aqui, e os exemplos acima são somente para fins de ilustração. Usando um sistema como descrito aqui, um sistema de computação perceptivo pode permitir a adição de modalidades de entrada alternativas, incluindo reconhecimento de gesto, e possibilitando o sistema sentir intenções e operações do usuário. [00101] Em algumas modalidades um ou mais infravermelho ou outros elementos sensíveis ao calor, ou qualquer outro elemento para sentir a presença ou movimento de um usuário pode estar presente. Tais elementos sensíveis podem incluir múltiplos elementos diferentes trabalhando juntos, trabalhando em sequência, ou ambos. Por exemplo, elementos sensíveis incluem elementos que proveem sensibilidade inicial, tal como projeção de luz ou som, seguida por sensibilidade à detecção de gesto, por exemplo, através de um tempo ultrassônico de câmera de flight ou uma câmera de luz padronizada. [00102] Além disso, em algumas modalidades, o sistema inclui um gerador de luz para produzir uma linha iluminada. Em algumas modalidades, essa linha provê um estímulo visual em relação a uma fronteira virtual, isto é, um local imaginário ou virtual no espaço, em que a ação do usuário para passar ou penetrar a fronteira ou plano virtual é interpretada como uma intenção para engajar com o sistema de computação. Em algumas modalidades, a linha iluminada pode mudar as cores como as transições do sistema de computação em diferentes estados com relação ao usuário. A linha iluminada pode ser usada para prover um estímulo visual para o usuário de uma fronteira virtual no espaço, e pode ser usado pelo sistema para determinar transições no estado do computador a respeito do usuário, incluindo determinar quando o usuário deseja se engajar com o computador. [00103] Em algumas modalidades, o computador sente a posição do usuário e opera para interpretar o movimento da mão do usuário através da fronteira virtual como um gesto indicando uma intenção do usuário para engajar com o computador. Em algumas modalidades, mediante a passagem do usuário através da linha ou plano virtual, a luz gerada pelo gerador de luz pode mudar, desse modo provendo realimentação visual para o usuário que o usuário entrou em uma área para prover gestos para prover entrada para o computador. [00104] Telas de display podem prover indicações visuais de transições de estado do sistema de computação em relação a um usuário. Em algumas modalidades, uma primeira tela é provida em um primeiro estado em que a presença de um usuário é sentida pelo sistema, tal como através do uso de um ou mais dos elementos sensitivos. [00105] Em algumas implementações, o sistema atua para sentir a identidade do usuário, tal como reconhecimento facial. Aqui, a transição para uma segunda tela pode ser provida em um segundo estado, em que o sistema de computação reconheceu a identidade do usuário, onde essa segunda tela provê realimentação visual para o usuário que o usuário transitou em um novo estado. Transição para uma terceira tela pode ocorrer em um terceiro estado em que o usuário confirmou o reconhecimento do usuário. [00106] Em algumas modalidades, o sistema de computação pode usar um mecanismo de transição para determinar um local de uma fronteira virtual para um usuário, em que o local da fronteira virtual pode variar com usuário e contexto. O sistema de computação pode gerar uma luz, tal como uma linha iluminada, para indicar a fronteira virtual para engajar com o sistema. Em algumas modalidades, o sistema de computação pode estar em um estado de espera, e a luz pode ser produzida em uma primeira cor. O sistema de computação pode detectar se o usuário conseguiu passar a fronteira virtual, tal como por sentindo a presença e o movimento do usuário usando elementos sensitivos. [00107] Em algumas modalidades, se o usuário foi detectado como tendo cruzado a fronteira virtual (tal como as mãos do usuário estando mais perto do sistema de computação do que a linha de fronteira virtual), o sistema de computação pode transitar para um estado para receber entradas de gestos do usuário, em que um mecanismo para indicar uma transição pode incluir a luz indicando a fronteira virtual mudando para uma segunda cor. [00108] Em algumas modalidades, o sistema de computação pode depois determinar se o movimento de gesto é detectado. Se o movimento de gesto é detectado, o sistema de computação pode prosseguir com um processo de reconhecimento de gesto, que pode incluir o uso de dados de uma livraria de dados de gestos, que pode residir na memória no dispositivo de computação, ou pode ser de outra maneira acessado pelo dispositivo de computação. [00109] Se um gesto do usuário é reconhecido, o sistema de computação pode realizar uma função em resposta para a entrada, e retornar para receber gestos adicionais, se o usuário está dentro da fronteira virtual. Em algumas modalidades, se o gesto não é reconhecido, o sistema de computação pode transitar em um estado de erro, em que um mecanismo para indicar o estado de erro pode incluir a luz indicando a fronteira virtual mudando para uma terceira cor, com o sistema retornando para receber gestos adicionais, se o usuário está dentro da fronteira virtual para se engajar com o sistema de computação. [00110] Como mencionado acima, em outras modalidades o sistema pode ser configurado como um sistema de tablet conversível que pode ser usado em pelo menos dois modos diferentes, um modo de tablet e um modo de notebook. O sistema conversível pode ter dois painéis, a saber, um painel de exibição e um painel de base de tal maneira que no modo de tablet os dois painéis são dispostos em uma pilha, um no topo do outro. No modo de tablet, o painel de exibição está voltado para fora e pode prover funcionalidade de tela de toque, como encontrado nos tablets convencionais. No modo de notebook, os dois painéis podem ser dispostos em uma configuração de clamshell aberta. [00111] Em várias modalidades, o acelerômetro pode ser um acele-rômetro de 3-eixos tendo taxas de dados de pelo menos 50Hz. Um giroscópio pode também ser incluído, que pode ser um giroscópio de 3-eixos. Em adição, um e-compasso/magnetômetro pode estar presente. Também, um ou mais sensores de proximidade podem ser providos (por exemplo, para a tampa aberta sentir quando uma pessoa está nas proximidades (ou não), para o sistema e ajustar energia/desempenho para prolongar a vida da batería). Para alguma capacidade de Fusão de Sensor de OS, incluindo o acelerômetro, giroscópio, e compasso, pode, prover qualidades intensificadas. Em adição, através de uma hub do sensor tendo um sensor de relógio em tempo real (RTC), um despertar do mecanismo dos sensores pode ser realizado para receber entrada de sensor quando o remanescente do sistema está em um estado de energia baixa. [00112] Em algumas modalidades, uma tampa/display internos abrem a chave ou sensor para indicar quando a tampa está fecha-da/aberta, e pode ser usada para colocar o sistema em Estado de Espera Conectado ou automaticamente desperto do estado de Espera Conectado. Outros sensores do sistema podem incluir sensores ACPI para processador interno, memória, e temperatura da pele monitorando para possibilitar mudanças para o processador e sistema operarem estados com base nos parâmetros sentidos. [00113] Em uma modalidade, o OS (sistema operacional) pode ser um Microsoft® Windows® 8 OS que implementa o Estado de Espera Conectado (também referido aqui como Win8 CS). Windows 8 Con-nected Standby ou outro OS tendo um estado similar podem prover, através de uma plataforma como descrito aqui, energia inativa (de espera) ultra muito baixa para possibilitar os aplicativos permanecerem conectados, por exemplo, para um local baseado em nuvem, em um consumo de energia muito baixo. A plataforma pode suportar 3 estados de energia, isto é, tela ligada (normal); Estado de Espera Conectado (Connected Standby) (como um padrão de estado "desligado"); e parado (zero watts de consumo de energia). Desse modo, no estado de Connected Standby, uma plataforma está logicamente ligada (em níveis de energia mínimos) muito embora a tela esteja desligada (off). Em uma tal plataforma, gerenciamento de energia pode ser feito para ser transparente para aplicativos e manter conectividade constante, em parte devido à tecnologia offload para permitir o componente de energia mais baixa realizar uma operação. [00114] Também como visto na Figura 13, vários dispositivos periféricos podem acoplar ao processador 1310 através de uma intercone-xão de conta de pinos baixa (LPC). Na modalidade mostrada, vários componentes podem ser acoplados através de um controlador embutido 1335. Tais componentes podem incluir um teclado 1336 (por exemplo, acoplado através de uma interface PS2), uma ventoinha 1337, e um sensor térmico 1339. Em algumas modalidades, a touch pad 1330 pode também se acoplar ao EC 1335 através de uma interface PS2. Além disso, um processador de segurança tal como uma lógica de plataforma de confiança (TPM) 1338, de acordo com o Grupo de Computação de Confiança (Trusted Computing Grupo) (TCG) TPM Relatório Descrito Versão 1.2, datado de 2 de outubro de 2003, pode também acoplar ao processador 1310 através dessa Interconexão de LPC. Entretanto, entender o escopo da presente invenção não é limitado a esse respeito e processamento de segurança e armazenamento de informação de segurança pode ser em um outro local protegido, tal como uma memória de acesso randômico estático (SRAM) em um co-processador de segurança, ou como blobs (objetos binários longos) de dados criptografados que são somente decriptografados quando protegidos por um modo de processador de enclave seguro (SE). [00115] Em uma implementação particular, portas periféricas podem incluir um conector de interface de mídia de alta definição (HDMI) (que pode ser de fatores de formas diferentes tais como tamanho todo, mini ou micro); uma ou mais portas USB, tais como portas externas de tamanho total, de acordo com o Relatório Descritivo Universal Serial Bus Revision 3.0 (Novembro de 2008), com pelo menos uma energi-zada para carregar dispositivos USB (tais como smartphones) quando sistema está em estado de espera conectado (Connected Standby) e é plugado em energia de uma energia de parede AC. Além disso, uma ou mais portas Thunderbolt™ podem ser providas. Outras portas podem incluir uma leitora de cartão externamente acessível tal como uma leitora de cartão SD-XC de tamanho total e/ou uma leitora de cartão SIM parar WWAN (por exemplo, uma leitora de cartão de 8 pinos). Para áudio, um conector de 3,5 mm com capacidade de som estéreo e microfone (por exemplo, funcionalidade de combinação) pode estar presente, com suporte para detecção de conector (por exemplo, suporte de fone de ouvido somente usando microfone na tampa ou fone de ouvido com microfone no cabo). Em algumas modalidades, esse conector pode receber outra tarefa entre fone de ouvido estéreo e entrada de microfone estéreo. Também, uma tomada de energia pode ser provida para acoplar para um tijolo AC. [00116] O Sistema 1300 pode se comunicar com dispositivos exter- nos em uma variedade de maneiras, incluindo sem fio. Na modalidade mostrada na Figura 13, várias lógicas sem fio, cada uma das quais pode corresponder a um rádio configurado para um protocolo de comunicação sem fio particular, estão presentes. Uma maneira para comunicação sem fio em uma faixa curta tal como um campo próximo, pode ser através de uma unidade de comunicação de campo próximo (NFC) 1345 que pode se comunicar, em uma modalidade, com o processador 1310 através de um SMBus. Observe que através dessa unidade de NFC 1345, os dispositivos em proximidade contígua uma da outra, podem se comunicar. Por exemplo, um usuário pode permitir o sistema 1300 se comunicar com outro dispositivo portátil tal como um smartphone do usuário através de adaptação de dois dispositivos juntos em relação próxima e permitindo transferência de informações tais como identificação de informação de pagamento de informação, dados tais como dados de imagens e assim por diante. Transferência de energia sem fio pode também ser realizada usando um sistema NFC. [00117] Usando a unidade NFC descrita aqui, usuários podem de-samassar dispositivos lado para lado e colocar dispositivos lado a lado para funções de acoplamento de campo próximo (tais como comunicação de campo próximo e transferência de energia sem fio (WPT)) alavancando o acoplamento entre bobinas de um ou mais de tais dispositivos. Mais especificamente, as modalidades proveem dispositivos com materiais de ferrite (ferromagnético) estrategicamente estruturados, e colocados para prover melhor acoplamento das bobinas. Cada bobina tem uma indutância associada com ela, que pode ser escolhida em conjunto com resistivas, capacitivas, e outras características do sistema para permitir uma frequência ressonante comum para o sistema. [00118] Como ainda visto na Figura 13, unidades sem fio adicionais podem incluir outros mecanismos sem fio de variação curta incluindo uma unidade WLAN 1350 e uma unidade Bluetooth 1352. Usando unidade WLAN 1350, comunicações de Wi-Fi™ de acordo com um dado padrão do Institute of Electrical and Electronics Engineers (IEEE) 802.11 pode ser realizado, enquanto através da unidade de Bluetooth 1352, comunicações de curta variação através de um protocolo de Bluetooth podem ocorrer. Essas unidades podem ser comunicar com o processador 1310 através de, por exemplo, um link USB ou um link de transmissor receptor assíncrono universal (UART). Ou essas unidades podem se acoplar ao processador 1310 através de uma interconexão de acordo com um protocolo Peripheral Component Interconnect Express™ (PCIe™), por exemplo, de acordo com o PCI Express™ Speci-fic ation Base Specification version 3.0 (publicado em 17 de janeiro de 2007), ou outro tal protocolo tal como um padrão de entrada/saída de dados em série (SDIO). Naturalmente, a atual conexão física entre esses dispositivos periféricos, que podem ser configurados em uma ou mais placa de expansão, pode ser por meio de conectores de NGFF adaptados para uma placa mãe. [00119] Além disso, comunicações de área grande sem fio, por exemplo, de acordo com um protocolo de área grande celular ou outra sem fio, ode ocorrer através de uma unidade de WWAN 1356 que por sua vez pode acoplar a uma lógica de identidade de subescritor (SIM) 1357. Além disso, para permitir recebimento e uso de informações locais, uma lógica de GPS 1355 pode também estar presente. Observe que na modalidade mostrada na Figura 13, a unidade de WWAN 1356 e o dispositivo de captura integrado, tal como uma lógica de câmera 1354, pode se comunicar através de um dado protocolo USB tal como um link USB 2.0 ou 3.0, ou um protocolo UART ou l2C. Novamente a conexão física atual dessas unidades pode ser através de adaptação de uma placa de expansão NGFF para um conector NGFF configurado na placa mãe. [00120] Em uma modalidade particular, a funcionalidade sem fio pode ser provida modularmente, por exemplo, com uma solução de WiFi™ 802.11ac (por exemplo, placa de expansão que é compatível com o anterior IEEE 802.11abgn) com suporte para Windows 8 CS. Essa placa pode ser configurada em uma abertura (slot) interna (por exemplo, através de um adaptador NGFF). Uma lógica adicional pode prover capacidade de Bluetooth (por exemplo, Bluetooth 4.0 com com-patibilidades anteriores) como também funcionalidade de Intel® Wire-less Display. Em adição o suporte de NFC pode ser provido através de um dispositivo separado ou dispositivo de múltiplas funções, e pode ser posicionado, como um exemplo, em uma porção direita de frente do chassi para acesso fácil. Ainda uma lógica adicional pode ser um dispositivo de WWAN que pode prover suporte para 3G/4G/LTE e GPS. Essa lógica pode ser implementada em uma fenda interna (por exemplo, NGFF). Suporte de antena integrado pode ser provido para WiFi™, Bluetooth, WWAN, NFC e GPS, possibilitando transição sem problemas de rádios WiFi™ para WWAN, gigabit sem fio (WiGig) de acordo com a Wireless Gigabit Specification (julho de 2010), e vice-versa. [00121] Como descrito acima, uma câmera integrada pode ser incorporada na tampa. Como um exemplo, essa câmera pode ser uma câmera de alta resolução, por exemplo, tendo uma resolução de pelo menos 2,0 megapixels (MP) e se estendendo para 6,0 MP e além. [00122] Para prover entradas e saída de áudio, um processador de áudio pode ser implementado através de um processador de sinal digital (DSP) 1360, que pode se acoplar para o processador 1310 através de um link de áudio de alta definição (HDA). Similarmente, o DSP 1360 pode se comunicar com um codificador/decodificador integrado (CODEC) e amplificador 1362 que, por sua vez, pode se acoplar aos Autofalantes de saída 1363 que podem ser implementados dentro do chassi. Similarmente, amplificador e CODEC 1362 podem ser acoplados para receber entradas de áudio de um 1365 que em uma modalidade pode ser implementada através de microfones de matriz dual (tal como, uma matriz de microfone digital) para prover entradas de áudio de alta qualidade para permitir controle ativado de voz de várias operações dentro do sistema. Observe também que saídas de áudio podem ser providas a partir do amplificador/CODEC 1362 para um conector de fone de ouvido 1364. Embora mostrado com esses componentes particulares na modalidade da Figura 13, entender o escopo da presente invenção não está limitado a este respeito. [00123] Em uma modalidade particular, o codificador/decodificador e amplificador de áudio digital são capazes de guiar um conector de fone de ouvido estéreo, conector de microfone estéreo, uma matriz de microfone interno e Autofalantes estéreos. Em diferentes implementações, o codificador/decodificador pode ser integrado em um DSP de áudio HD ou acoplado através de um segmento de áudio para um hub periférico do controlador (PCH). Em algumas implementações, em adição aos Autofalantes estéreos integrados, um ou mais Autofalantes baixos podem ser providos, e a solução do Autofalante pode suportar áudio DTS. [00124] Em algumas modalidades, o processador 1310 pode ser energizado por um regulador de voltagem externa (VR) e reguladores de múltiplas voltagens internas, que são integrados dentro da matriz do processador, referido como reguladores de voltagem totalmente integrados (FIVRs). O uso de múltiplos FIVRs no processador possibilita o agrupamento de componentes em planos de energia separados, de tal maneira que a energia é regulada e suprida pelo FIVR somente para aqueles componentes no grupo. Durante o gerenciamento de energia, um dado plano de energia de um FIVR pode ser desativado ou desligado quando o processador é colocado em um certo estado de energia baixa, enquanto outro plano de energia de outro FIVR permanece ativo, ou totalmente energizado. [00125] Em uma modalidade, um plano de sustentação de energia pode ser usado durante alguns estados de sono profundo para energi-zar os pinos de E/S pra diversos sinais de E/S, tal como a interface entre o processador e um PCH, a interface com o VR externo e a interface com EC 1335. Esse plano de energia de sustentação também energiza um regulador de voltagem na matriz (on-die) que suporta o SRAM na placa ou outra memória cachê em que o contexto do processador é armazenado durante o estado de sono. O plano de energia de sustentação é também usado para ligar a lógica de despertar do processador que monitora e processa os vários sinais da fonte de despertar. [00126] Durante o gerenciamento de energia, enquanto outros planos de energia são desativados ou desligados, quando o processador entra em certos estados de sono profundo, o plano de energia de sustentação permanece energizado para suportar os componentes acima-referenciados. Entretanto, isto pode levar ao consumo de energia desnecessário ou dissipação quando esses componentes não são necessários. Para este fim, modalidades podem prover um estado de sono standby conectado para manter o contexto do processador usando um plano de energia dedicado. Em uma modalidade, o estado de sono de standby conectado facilita o despertar do processador, usando recursos de um PCH que, ele próprio, pode estar presente em um pacote com o processador. Em uma modalidade, o estado de sono standby conectado facilita sustentar funções arquiteturais do processador no PCH até o processador despertar, isto permite desligar todos os componentes desnecessários do processador que foram anteriormente deixados energizados durante os estados de sono profundos, incluindo desligar todos os relógios. Em uma modalidade, o PCH contém um contador de relógio-carimbo (TSC) e lógica de espera conectada para controlar o sistema durante o estado de espera conectado. O regulador de voltagem integrada para sustentar o plano de energia pode residir no PCH também. [00127] Em uma modalidade, durante o estado de espera conectado, um regulador de voltagem integrado pode funcionar como um plano de energia dedicado que permanece energizado para suportar a memória cachê dedicada, em que o contexto do processador é armazenado tal como variáveis de estado crítico, quando o processador entra nos estados de sono profundo e estado de espera conectado. Esse estado crítico pode incluir variáveis de estado com o estado arquitetural, micro-arquitetural, depuração, e/ou variáveis de estados similares associadas com o processador. [00128] Os sinais da fonte de despertar de EC 1335 podem ser enviados para o PCH em vez do processador, durante o estado de espera conectado de maneira que o PCH pode gerenciar o processamento de despertar, em vez do processador. Em adição, o TSC é mantido no PCH para facilitar a sustentação das funções arquiteturais do processador. Embora mostrado com esses componentes particulares na modalidade da Figura 13, a compreensão do escopo da presente invenção não é limitada a esse respeito. [00129] Controle de energia no processador pode levar a economias de energia intensificadas. Por exemplo, a energia pode ser dinamicamente alocada entre núcleos, núcleos individuais podem mudar fre-quência/voltagem, e múltiplos estados de energia baixa profundos podem ser providos para possibilitar consumo de energia muito baixo. Em adição, o controle dinâmico dos núcleos ou porções de núcleo independentes, podem prover consumo de energia reduzido desligando os componentes quando eles não estão sendo usados. [00130] Algumas implementações podem prover um específico gerenciamento de energia IC (PMIC) para controlar a plataforma energia. Usando esta solução, um sistema pode ver degradação de batería muito baixa (por exemplo, menos de 5%) durante uma duração prolongada (por exemplo, 16 horas) quando em um dado estado de espera, tal como quando em um Estado de Espera Conectado Win8. Em um estado inativo Win8 uma vida da bateria excedendo, por exemplo, 9 horas pode ser realizada (por exemplo, a 150 nits). Quando à reprodução de vídeo, uma longa vida da bateria pode ser realizada, por exemplo, tal reprodução de vídeo de HD pode ocorrer por um mínimo de 6 horas. Uma plataforma em uma implementação pode ter uma capacidade de energia de, por exemplo, 35 watt horas (Whr) para um Win8 CS usando um SSD e (por exemplo,) 40-44Whr para Win8 CS usando um HDD com uma configuração de cachê RST. [00131] Uma implementação particular pode prover suporte para energia de projeto térmico (TDP) de CPU de 15W nominal, com uma CPU configurável TDP de até aproximadamente 25W de ponto de de-sign de TDP. A plataforma pode incluir respiradouros mínimos devido às qualidades térmicas descritas acima. Em adição, a plataforma é travesseiro amigável (pillow-friendly) (pelo fato de que nenhum ar quente está soprando no usuário). Pontos de temperatura máxima diferentes podem ser realizados dependendo do material do chassi. Em uma implementação de um chassi de plástico (pelo menos tendo para porção de tampa ou base de plástico), a temperatura operacional máxima pode ser 52 graus Celsius (C). E para uma implementação de um chassi de metal, a temperatura operacional máxima pode ser 46°C. [00132] Em diferentes implementações, uma lógica de segurança tal como uma TPM, pode ser integrada em um processador ou pode ser um dispositivo discreto tal como um dispositivo TPM 2.0. Com uma lógica de segurança integrada, também referida como Platform Trust Technology (PTT), BlOS/suporte lógico inalterável (firmware) pode ser permitida expor certas qualidades do hardware para certas qualidades de segurança, incluindo instruções seguras, inicialização segura, Intel® Anti-Theft Technology, Intel® Identity Protection Technology, Intel® Trusted Execution Technology (TXT), e Intel® Manageability Engine Technology junto com interfaces seguras do usuário tais como um teclado e display seguros. [00133] Referindo-se agora à Figura 14, é mostrado um diagrama de bloco de um segundo sistema 1400 de acordo com uma modalidade da presente invenção. Como mostrado na Figura 14, o sistema de multiprocessador 1400 é um sistema interconectado ponto-a-pont, e inclui um primeiro processador 1470 e um segundo processador 1480 acoplados através da interconexão ponto-a-ponto 1450. Cada um dos processadores 1470 e 1480 pode ser alguma versão de um processador. Em uma modalidade, 1452 e 1454 fazem parte de uma tela serial, interconectada coerente ponto-a-ponto, tal como arquitetura Quick Path Interconnect (QPI). Como um resultado, a invenção pode ser implementada dentro da arquitetura de QPI. [00134] Enquanto mostrado só com dois processadores 1470, 1480, deve ficar entendido que o escopo da presente invenção não está assim limitado. Em outras modalidades, um ou mais processadores adicionais podem estar presentes em um dado processador. [00135] Processadores 1470 e 1480 são mostrados incluindo unidades de controladores de memória integrada 1472 e 1482, respectivamente. O processador 1470 também inclui como parte de suas unidades de cabo controlador ponto-a-ponto (P-P) interfaces 1476 e 1478; similarmente, o segundo processador 1480 inclui interfaces P-P 1486 e 1488. Processadores 1470, 1480 podem trocar informações através de uma interface ponto-a-ponto (P-P) 1450 usando circuito de interfaces P-P 1478, 1488. Como mostrado na Figura 14, IMCs 1472 e 1482 acoplam os processadores às respectivas memórias, isto é, uma memória 1432 e uma memória 1434, que podem ser porções de memória principal localmente acoplada aos respectivos processadores. [00136] Processadores 1470, 1480, cada um, troca informações com um conjunto de chips 1490 através de interfaces P-P individuais 1452, 1454 usando circuito ponto a ponto de interfaces 1476, 1494, 1486, 1498. O conjunto de chips 1490 também troca informações com um circuito de gráficos de alto desempenho 1438 através de um circuito de interface 1492 junto com interconector de gráficos de alto desempenho 1439. [00137] Um cachê compartilhado (não mostrado) pode ser incluído no processador ou for a ou em ambos os processadores; ainda conectado com os processadores através de interconexão P-P, de tal maneira que um ou ambos as informações de cachê local de processadores podem ser armazenadas no cachê compartilhado, se um processador é colocado no modo de energia baixa. [00138] O conjunto de chips 1490 pode ser acoplado a um primeiro cabo 1416 através de uma interface 1496. Em uma modalidade, o primeiro cabo 1416 pode ser um cabo de Interconexão de Componente Periférico (Peripheral Component InterConnect) (PCI), ou um cabo tal como um cabo PCI Expresso ou uma outra terceira geração de cabo interconectado E/S, embora o escopo da presente invenção não é assim limitado. [00139] Como mostrado na Figura 14, vários dispositivos de E/S 1414 são acoplados ao primeiro cabo 1416, junto com uma ponte de cabo 1418 que acopla o primeiro cabo 1416 a um segundo cabo 1420. Em uma modalidade, o segundo cabo 1420 inclui um cabo de conta de pinos baixa (LPC). Vários dispositivos são acoplado ao segundo cabo 1420 incluindo, por exemplo, um teclado e/ou mouse 1422, dispositivos de comunicação 1427 e uma unidade de armazenamento 1428 tal como uma unidade de disco ou outro dispositivo armazenamento de massa que muitas vezes inclui instruções/código e dados 1430, em uma modalidade. Ainda, uma E/S de áudio 1424 é mostrada acoplada a um segundo cabo 1420. Observe que outras arquiteturas são possíveis, em que os componentes incluídos e arquiteturas interconectadas variam. Por exemplo, em vez da arquitetura ponto a ponto da Figura 14, um sistema pode implementar um cabo de multi-drops ou outra tal arquitetura. [00140] Embora a presente invenção tenha sido descrita com respeito a um limitado número de modalidades, aqueles versados na técnica perceberão numerosas modificações e variações a partir da mesma. Pretende-se que as reivindicações anexadas cubram todas tais modificações e variações que se enquadram dentro do verdadeiro espírito e escopo desta presente invenção. [00141] Um design pode executar vários estágios, da criação a simulação para fabricação. Dados representando um design podem representar o design em um número de maneiras. Primeiro, como é útil em simulações, o hardware pode ser representado usando uma linguagem de descrição de hardware ou outra linguagem de descrição funcional. Adicionalmente, um modelo do nível de circuito com lógica e/ou portas de transistores podem ser produzido em alguns estágios do processo de design. Além do mais, a maioria dos designs, em algum estágio, atinge um nível de dados representando a colocação física de vários dispositivos no modelo de hardware. No caso em que técnicas de fabricação de semicondutor convencional são usadas, os dados representando o modelo de hardware podem ser os dados especificando a presença ou ausência de várias qualidades em diferentes camadas de máscara para máscaras usadas para produzir o circuito integrado. Em qualquer representação do design, os dados podem ser armazenados em qualquer formo de um meio de leitura de máqui- na. Uma memória ou um armazenamento magnético ou óptico tal como um disco, pode ser o meio de leitora de máquina para armazenar informações transmitidas através de onda óptica ou elétrica modulada ou de outra maneira gerada para transmitir tal informação. Quando uma onda de veículo elétrico indicando ou carregando o código ou de-sign é transmitida, até o ponto em que copiar, buffering, ou retransmissão do sinal elétrico é realizado, uma nova cópia é feita. Desse modo, um provedor de comunicação ou um provedor de rede, pode armazenar em um meio de leitura de máquina, tangível, pelo menos temporariamente, um artigo, tal como informações codificadas em uma onda transportadora, personalizando técnicas de modalidades da presente invenção. [00142] Uma lógica como usada aqui se refere a qualquer combinação de hardware, software, e/ou firmware. Como um exemplo, uma lógica inclui hardware, tal como um micro-controlador, associado com um meio não transitório para armazenar código adaptado para ser executado pelo microcontrolador. Desta maneira, referência a uma lógica, em uma modalidade, se refere ao hardware, que é especificamente configurado para reconhecer e/ou executar o código a ser mantido em um meio não transitório. Além do mais, em uma outra modalidade, o uso de uma lógica se refere ao meio não transitório incluindo o código, que é especificamente adaptado para ser executado pelo micro-controlador para realizar operações predeterminadas. E como pode ser inferido, em ainda uma outra modalidade, o termo lógica (neste exemplo) pode se referir à combinação do micro-controlador e o meio não transitório. Muitas vezes as fronteiras da lógica que são ilustradas como separadas, comumente variam e potencialmente se sobrepõem. Por exemplo, uma primeira e uma segunda lógica podem compartilhar hardware, software, firmware, ou uma combinação dos mesmos, enquanto potencialmente retendo algum hardware, software, ou firmware independente. Em uma modalidade, o uso do termo lógico inclui hardware, tais como transistores, registros, ou outro hardware, tal como dispositivos de lógica programáveis. [00143] O uso da frase 'para' ou 'configurado para,' em uma modalidade, se refere a um arranjo, botando junto, manufaturando, oferecendo para vender, importando e/ou projetando um aparelho, hardware, lógica, ou elemento para realizar uma tarefa designada ou determinada. Neste exemplo, um aparelho ou elemento do mesmo que não está operando é ainda 'configurado para' realizar uma tarefa designada se ele está projetado, acoplado, e/ou interconectado para realizar a dita tarefa designada. Como um exemplo puramente ilustrativo, uma porta de lógica pode prover um 0 ou um 1 durante a operação. Mas uma porta de lógica 'configurada para' provê um sinal permitindo um relógio não incluir todas as portas de lógica potenciais que podem prover um 1 ou 0. Ao contrário, a porta da lógica é uma acoplada de alguma maneira que durante a operação a saída de 1 ou 0 é para habilitar o relógio. Observe mais uma vez novamente que o uso do termo 'configurado para' não requer operação, mas em vez disso focalize no estado latente de um aparelho, hardware, e/ou elemento, em que o estado latente do aparelho, hardware, e/ou elemento é designado para realizar uma tarefa particular quando o aparelho, hardware, e/ou elemento está operando. [00144] Além do mais, o uso das frases 'capaz de/para,' e ou 'ope-rável para,' em uma modalidade, se refere a algum aparelho, lógica, hardware, e/ou elemento projetado de tal maneira que possibilita o uso do aparelho, lógica, hardware, e/ou elemento de uma maneira especificada. Note como acima que o uso de para, capaz de, ou operável para, em uma modalidade, se refere ao estado latente de um aparelho, lógica, hardware, e/ou elemento, em que o aparelho, lógica, hardware, e/ou elemento não é operável para, mas é projetado de tal maneira para permitir o uso de um aparelho de uma maneira especificada. [00145] Um valor, como usado aqui, inclui qualquer representação conhecida de um número, um estado, um estado lógico, ou um estado lógico binário. Muitas vezes, o uso de níveis de lógica, valores de lógica, ou valores lógicos é também referido como 1's e 0's, que simplesmente representa estados de lógica binários. Por exemplo, um 1 se refere a um nível de lógica alto e 0 se refere a um nível de lógica baixo. Em uma modalidade, uma célula de armazenamento, tal como um transistor ou uma célula rápida, pode ser capaz de manter um único valor lógico ou múltiplos valores lógicos. Entretanto, outras representações de valores em sistemas de computador têm sido usados. Por exemplo, o número decimal dez pode também ser representado como um valor binário de 1010 e uma letra A hexadecimal. Desta maneira, um valor inclui qualquer representação de informação capaz de ser mantida em um sistema de computador. [00146] Além do mais, estados podem ser representados por valores ou porções de valores. Como um exemplo, um primeiro valor, tal como um lógico, pode representar a padrão ou estado inicial, enquanto um segundo valor, tal como um zero lógico, pode representar um estado não padrão. Em adição, os termos restaurados e estabelecidos, em uma modalidade, se referem a um padrão e um valor ou estado atualizado, respectivamente. Por exemplo, um valor padrão potencialmente inclui um alto valor lógico, isto é, restaurar, enquanto um valor atualizado potencialmente inclui um valor lógico baixo, isto é, estabelecido. Observe que qualquer combinação de valores pode ser utilizada para representar qualquer número de estados. [00147] As modalidades de métodos, hardware, software, firmware ou código mencionadas acima podem ser implementadas através de instruções ou código armazenado em uma máquina acessível, máquina leitora, computador acessível, ou meio de leitura por computador, que são executáveis por um elemento de processamento. Um meio acessí-vel/de leitura por máquina não transitório inclui qualquer mecanismo que provê (isto é, armazena e/ou transmitir) informações em uma forma legível por uma máquina, tal como um computador ou sistema eletrônico. Por exemplo, um meio acessível à máquina, não transitório, inclui memória de acesso randômico (RAM), tal como RAM estática (SRAM) ou RAM dinâmica (DRAM); ROM; meio de armazenamento magnético ou óptico; dispositivos de memória rápida; dispositivos de armazenamento elétrico; dispositivos de armazenamento óptico; dispositivos de armazenamento acústico; outras formas de dispositivos de armazenamento para manter informações recebidas de sinais transitórios (propagados) (por exemplo, ondas de transportador, sinais infravermelhos, sinais digitais); etc., que devem ser distinguidos dos meios não transitórios que podem receber informações a partir do mesmo. [00148] Instruções usadas na lógica do programa para realizar modalidades da invenção, podem ser armazenadas dentro de uma memória no sistema, tal como DRAM, cachê, memória rápida, ou outro armazenamento. Além do mais, as instruções podem ser distribuídas através de rede ou por meio de outro meio de leitura por computador. Desse modo, um meio de leitura por máquina pode incluir qualquer mecanismo para armazenar ou transmitir informações de uma forma legível por uma máquina (por exemplo, um computador), mas não está limitada a, disquetes, discos ópticos, Disco Compacto, Memória de Leitura Somente (CD-ROMs), e discos magneto-ópticos, Memória de Leitura Somente (ROMs), Memória de Acesso Randômico (RAM), Memória de Leitura Somente Programável Deletável (EPROM), Memória de Leitura Somente Programável Eletricamente Deletável (EE-PROM), cartões magnéticos ou ópticos, memória rápida, ou um armazenamento tangível, de leitura por máquina usado na transmissão de informações sobre a Internet através de formas elétrica, óptica, acústi- ca ou outras formas de sinais propagados (por exemplo, ondas de transportador, sinais infravermelhos, sinais digitais, etc.)· Desse modo, o meio de leitura por computador inclui qualquer tipo de meio de leitura por máquina tangível apropriado para armazenar ou transmitir instruções ou informações eletrônicas em uma forma legível por uma máquina (por exemplo, um computador). [00149] Referência ao longo de todo este relatório descritivo a "uma modalidade" ou "a modalidade" significa que uma qualidade, estrutura, ou característica particular descrita em conexão com a modalidade é incluída em pelo menos uma modalidade da presente invenção. Desse modo, as aparências das frases "em uma modalidade" ou "em uma modalidade" em vários lugares ao longo do relatório descritivo não são necessariamente todas se referindo à modalidade. Além do mais, as qualidades, estruturas, ou características particulares podem ser combinadas de qualquer maneira apropriada em uma ou mais modalidades. [00150] No relatório descritivo anterior, uma descrição detalhada foi dada com referência às modalidades exemplares específicas. Será, entretanto, evidente que várias modificações e mudanças podem ser feitas para esse fim sem se afastar do espírito e escopo mais amplos da invenção como mencionado nas reivindicações em anexo. A especificação e desenhos são, por conseguinte, para ser vistos em m sentido ilustrativo em vez de um sentido restritivo. Além do mais, o uso anterior da modalidade e outra linguagem exemplarmente, necessariamente não se refere à mesma modalidade ou ao mesmo exemplo, mas pode se referir à modalidades diferentes e distintas, como também potencial mente à mesma modalidade. [00151] Modalidades da invenção incluem um aparelho compreendendo um módulo de transmitir, um módulo de receber, em que a fim da transição de módulos de transmitir e receber para um estado de consumo de energia mais baixo, as etapas a seguir são realizadas pe- los módulos do transmiti rir e receber, retendo um estado de taxa de transferir dados de alta velocidade de um módulo de receber e um módulo de transmiti rir de um dispositivo, fazendo a transição do módulo de receber e módulo de transmitir para um estado de economia de energia, depois de reter o estado de taxa de transferência de dados de alta velocidade, depois de módulo de receber e módulo de transmitir estão ambos no estado de economia de energia, fazendo a transição do módulo de receber para um estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir, depois do módulo de receber ter transicionado para o estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir, fazendo a transição do módulo de transmitir para o estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir. [00152] Em algumas modalidades do aparelho, um ou mais dos a seguir são implementados em conjunto uns com os outros ou individualmente: i) o estado de economia de energia é um estado de STALL; ii) o estado de consumo de energia mais baixo, que mentem os arranjos da configuração para os módulos de receber e transmitir está no estado de HIBERN8; iii) um disparo de reconfiguração é recebido antes para fazer a transição dos módulos de receber para o estado de consumo de energia mais baixo que mantém os arranjos da configuração; iv) antes de reter o estado da taxa de transferir dados de alta velocidade do módulo de receber e do módulo de transmitir do dispositivo, o módulo de transmitir envia pelo menos um conjunto ordenado elétrico inativo para um outro dispositivo; v) o aparelho suporta M-PHY; e vi) o aparelho tem um relógio diferente do outro aparelho ao qual ele é acoplado. [00153] Modalidades da invenção incluem um sistema compreen- dendo um primeiro dispositivo incluindo um módulo de transmitir e um módulo de receber, um segundo dispositivo incluindo um módulo de transmitir e um módulo de receber, uma primeira linha física entre o módulo de transmitir do primeiro dispositivo e o módulo de receber do segundo dispositivo, uma segunda linha física entre o módulo de transmitir do primeiro dispositivo e o módulo de receber do segundo dispositivo, em que para transição para um estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir, os módulos entram em um estado de economia de energia em uma ordem do módulo de transmitir do primeiro dispositivo, seguido pelo módulo de receber do segundo dispositivo, seguido pelo módulo de transmitir do segundo dispositivo, e finalmente o módulo de receber do primeiro dispositivo, entra em um estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir depois de todos, módulo de receber e módulo de transmitir, estarem ambos no estado de economia de energia, em que o módulo de receber de cada dispositivo entra no estado de energia mais baixa antes para os módulos de transmitir do dispositivo entrar naquele estado. [00154] Em algumas modalidades do sistema, um ou mais dos seguintes são implementados em conjunto um com o outro ou individualmente: i) o estado de economia de energia é um estado de STALL; ii) o estado de consumo de energia mais baixo, que mantém arranjos de configuração para os módulos de receber e transmitir é um estado de HIBERN8; iii) um disparo de reconfiguração é recebido antes de fazer a transição dos módulos de receber para o estado de consumo de energia mais baixo que mantém os arranjos da configuração; iv) antes de reter o estado de taxa de transferência de dados de alta velocidade do módulo de receber e do módulo de transmitir do dispositivo, o módulo de transmitir enviando pelo menos um conjunto ordenado elétrico inativo para outro dispositivo; v) os dispositivos suportam M-PHY; e vi) os dispositivos têm relógios diferentes. [00155] Modalidades da invenção incluem um método compreendendo reter um estado de taxa de transferência de dados de alta velocidade de um módulo de receber e um módulo de transmitir de um dispositivo, fazendo a transição do módulo de receber e do módulo de transmitir para um estado de economia de energia depois de reter o estado de taxa de transferência de dados de alta velocidade, depois do módulo de receber e o módulo de transmitir estarem ambos no estado de economia de energia, fazendo a transição do módulo de receber para um estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir, depois do módulo de receber ter feito a transição para o estado de consumo de energia mais baixo que os arranjos da configuração para os módulos de receber e transmitir, fazendo a transição do módulo de transmitir para o estado de consumo de energia mais baixo que mantém os arranjos da configuração para os módulos de receber e transmitir. [00156] Em algumas modalidades do método, um ou mais dos seguintes são implementados em conjunto um com o outro ou individualmente: i) o estado de economia de energia é um estado de STALL; ii) o estado de consumo de energia mais baixo, que mantém os arranjos da configuração para os módulos de receber e transmitir é um estado de HIBERN8; iii) um disparo de reconfiguração é recebido antes de fazer a transição dos módulos de receber para o estado de consumo de energia mais baixo que mantém os arranjos da configuração; iv) antes de reter o estado de taxa de transferência de dados de alta velocidade do módulo de receber e do módulo de transmitir do dispositivo, o módulo de transmitir envia pelo menos um conjunto ordenado de inativos elétricos para outro dispositivo; v) os dispositivos suportam M-PHY; e vi) os dispositivos têm relógios diferentes.

Claims (20)

1. Aparelho, caracterizado pelo fato de que compreende: lógica de transmitir; lógica de receber lógica de energia para fazer a transição de transmitir e lógica de receber para um estado de energia baixa, em que a lógica da energia para fazer a transição de lógica de transmitir e lógica de receber para um estado de energia baixa compreende a lógica da energia para: reter um estado de taxa de transferência de dados de alta velocidade de uma lógica de receber e uma lógica de transmitir de um dispositivo; fazer a transição de lógica de receber e lógica de transmitir para um estado de economia de energia, depois da lógica da energia reter o estado de taxa de transferência de dados de alta velocidade; depois de lógica de receber e lógica de transmitir estão ambos no estado de economia de energia, a transição de lógica de receber para um estado de consumo de energia mais baixo que é para manter os arranjos da configuração para receber e lógica de transmitir; depois da lógica de receber ter feito a transição para o estado de consumo de energia mais baixo, que é para manter os arranjos da configuração para a lógica de receber e transmitir, a transição da lógica de transmitir para o estado de consumo de energia mais baixo que mantém os arranjos da configuração para a lógica de receber e transmitir.

2. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o estado de economia de energia é um estado de STALL.

3. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o estado de consumo de energia mais baixo, que mantém os arranjos da configuração para a lógica do receber e transmitir é um estado de HIBERN8.

4. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que um disparo da reconfiguração é recebido antes de fazer a transição da lógica de receber para o estado de consumo de energia mais baixo que mantém os arranjos da configuração.

5. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que ainda compreende: antes de reter o estado de taxa de transferência de dados de alta velocidade da lógica de receber e da lógica de transmitir do dispositivo, a lógica de transmitir envia pelo menos um conjunto ordenado de inativos elétricos para outro dispositivo.

6. Aparelho de acordo com as reivindicações 1 a 5, caracterizado pelo fato de que o aparelho suporta M-PHY.

7. Aparelho de acordo com a reivindicação 1, caracterizado pelo fato de que o aparelho tem um relógio diferente do outro aparelho ao qual é acoplado.

8. Sistema, caracterizado pelo fato de que compreende: um primeiro dispositivo incluindo uma lógica de transmitir e uma lógica de receber; um segundo dispositivo incluindo uma lógica de transmitir e uma lógica de receber; uma primeira linha física entre a lógica de transmitir do primeiro dispositivo e a lógica de receber do segundo dispositivo; uma segunda linha física entre a lógica de transmitir do primeiro dispositivo e a lógica de receber do segundo dispositivo, em que a transição para um estado de consumo de energia mais baixo, que mantém os arranjos da configuração para a lógica de receber e transmitir, a lógica para, entrar um estado de economia de energia em uma ordem da lógica de transmitir do primeiro dispositivo, seguida pela lógica de receber do segundo dispositivo, seguida pela lógica de transmitir do segundo dispositivo, e finalmente a lógica de receber do primeiro dispositivo, entrar um estado de consumo de energia mais baixo que mantém os arranjos da configuração para a lógica de receber e transmitir depois de todas, lógica de receber e lógica de transmitir, estarem ambas no estado de economia de energia, em que a lógica de receber de cada dispositivo entra no estado de energia mais baixo antes da lógica de transmitir do dispositivo entrar naquele estado.

9. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que o estado de economia de energia é um estado de STALL.

10. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que o estado de consumo de energia mais baixo, que mantém os arranjos da configuração para a lógica de receber e transmitir é um estado de HIBERN8.

11. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que um disparo de reconfiguração é recebido antes de fazer a transição da lógica de receber para estado de consumo de energia mais baixo que mantém os arranjos da configuração.

12. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que ainda compreende: antes de reter o estado de taxa de transferência de dados de alta velocidade da lógica de receber e da lógica de transmitir do dispositivo, a lógica de transmitir envia pelo menos um conjunto ordenado de inativos elétricos para um outro dispositivo.

13. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que os dispositivos suportam M-PHY.

14. Sistema de acordo com a reivindicação 8, caracterizado pelo fato de que os dispositivos têm relógios diferentes.

15. Método, caracterizado pelo fato de que compreende: reter um estado de taxa de transferência de dados de alta velocidade de uma lógica de receber e uma lógica de transmitir de um dispositivo; fazer a transição da lógica de receber e da lógica de transmitir para um estado de economia de energia depois de reter o estado de taxa de transferência de dados de alta velocidade; depois da lógica de receber e da lógica de transmitir estarem ambas no estado de economia de energia, fazer a transição da lógica de receber para um estado de consumo de energia mais baixo que mantém os arranjos da configuração para a lógica de receber e transmitir; depois da lógica de receber ter feito a transição para o estado de consumo de energia mais baixo, que mantém os arranjos da configuração para a lógica de receber e transmitir, fazendo a transição da lógica de transmitir para o estado de consumo de energia mais baixo que mantém os arranjos da configuração para a lógica de receber e transmitir.

16. Método de acordo com a reivindicação 15, caracterizado pelo fato de que o estado de economia de energia é um estado de STALL.

17. Método de acordo com a reivindicação 15, caracterizado pelo fato de que o estado de consumo de energia mais baixo, que mantém os arranjos da configuração para receber a lógica de transmitir é um estado de HIBERN8.

18. Método de acordo com a reivindicação 15, caracterizado pelo fato de que um disparo da reconfiguração é recebido antes de fazer a transição da lógica de receber para o estado de consumo de energia mais baixo que mantém os arranjos da configuração.

19. Método de acordo com a reivindicação 15, caracterizado pelo fato de que ainda compreende: antes de reter o estado de taxa de transferência de dados de alta velocidade da lógica de receber e da lógica de transmitir do dispositivo, a lógica de transmitir envia pelo menos um conjunto ordenado de inativos elétricos para outro dispositivo.

20. Método de acordo com a reivindicação 19, caracterizado pelo fato de que a conclusão do envio do conjunto ordenado de inativos elétricos inicia uma transição da lógica de receber e da lógica de transmitir para o estado de economia de energia.