CN106294252B - 超高速芯片互连装置及其连接控制方法 - Google Patents

超高速芯片互连装置及其连接控制方法 Download PDF

Info

Publication number
CN106294252B
CN106294252B CN201510307306.6A CN201510307306A CN106294252B CN 106294252 B CN106294252 B CN 106294252B CN 201510307306 A CN201510307306 A CN 201510307306A CN 106294252 B CN106294252 B CN 106294252B
Authority
CN
China
Prior art keywords
ultrahigh speed
speed chip
chip interconnection
state
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510307306.6A
Other languages
English (en)
Other versions
CN106294252A (zh
Inventor
钱伟
蒋国兵
沈忱
林能贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201510307306.6A priority Critical patent/CN106294252B/zh
Priority to TW104126038A priority patent/TWI579704B/zh
Priority to US15/132,885 priority patent/US10237819B2/en
Publication of CN106294252A publication Critical patent/CN106294252A/zh
Application granted granted Critical
Publication of CN106294252B publication Critical patent/CN106294252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management
    • H04L67/143—Termination or inactivation of sessions, e.g. event-controlled end of session
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W76/00—Connection management
    • H04W76/10—Connection setup
    • H04W76/19—Connection re-establishment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Abstract

本发明涉及超高速芯片互连(SSIC)装置及其连接控制方法，该装置包含：侦测电路，用来执行第一侦测与第二侦测中的至少一个，并据以产生侦测结果，其中第一侦测是用来侦测SSIC兼容对象是否存在，第二侦测是用来侦测SSIC兼容对象是否符合预设状态，且预设状态包含可中断状态以及可重新连接状态中的至少一个；控制电路，用来依据侦测结果产生控制信号；以及移动物理层电路用来依据控制信号执行多个步骤中的至少一个，多个步骤包含：当控制信号指出SSIC兼容对象存在且符合可中断状态，依据控制信号主动中断与SSIC主控端之间的正常连接；以及当控制信号指出SSIC兼容对象存在且符合可重新连接状态，依据控制信号主动重新与SSIC主控端连接。

Description

超高速芯片互连装置及其连接控制方法
技术领域
本发明是关于芯片互连装置与芯片互连装置的连接控制方法，尤其是关于超高速芯片互连装置与超高速芯片互连装置的连接控制方法。
背景技术
超高速芯片互连(SuperSpeed Inter-Chip,SSIC)技术是由通用串行总线开发者论坛(USB-IF)所公布的开放性标准技术，具有低功耗与高传输速率等特性。
一般的SSIC装置(SSIC Device)可以操作在以下四种模式底下以与SSIC主控端(SSIC Host)互连：
U0模式：U0模式是全速操作模式，在此模式下，SSIC装置需处于能够随时进行全速传送与接收之状态，因此在该四种模式中是耗功最多的模式。
U1模式：U1模式是快速回复模式，用来使SSIC装置降低功耗并允许SSIC装置快速地回到U0操作模式。
U2模式：U2模式是慢速回复模式，用来使SSIC装置进一步降低功耗并允许SSIC装置较慢地回到U0操作模式。U2模式相较于U1模式来得省电。
U3模式：U3模式是种睡眠模式，用来使SSIC装置达到该四种模式中最省电的状态。
承上所述，U3模式虽然是四种模式中最省电的模式，但目前的SSIC装置却无法主动进入U3模式，能否进入U3模式是由SSIC主控端来决定，因此即便SSIC装置(例如SSIC读卡装置)处于未与外部对象(例如SSIC兼容记忆卡)连接的状态或该外部对象无法被识别读取，SSIC装置仍无法主动进入U3模式或主动中止与SSIC主控端之间的传收操作以节省功耗。请注意，所述SSIC装置与SSIC主控端可以是一电子装置(例如个人计算机、移动装置等)中的两个部件(例如两个芯片)，可设置于该电子装置中的一电路板上而透过电路板的走线来达成电性连接，当然也可设置于二电路板上再透过电路板间的连接接口而达成互连；另外，SSIC装置与SSIC主控端也可能是两个可相互连接及分离的部件，透过适当的接口连接在一起或分拆开来。
现有SSIC装置与SSIC主控端的详细介绍可见于下述规格书："Inter-ChipSupplement to the USB Revision 3.0Specification",Revision 1.01,February 11,2013。
发明内容
鉴于先前技术之不足，本发明之一目的在于提供一种超高速芯片互连装置及一种超高速芯片互连装置的连接控制方法，以改善先前技术。
本发明揭露一种超高速芯片互连(SuperSpeed Inter-Chip,SSIC)装置，能够主动中断与一SSIC主控端之间的一正常连接，该装置之一实施例包含：一侦测电路、一控制电路与一移动物理层电路。所述侦测电路用来执行一第一侦测与一第二侦测中的至少一个，并据以产生一侦测结果，其中该第一侦测是用来侦测一SSIC兼容对象是否存在，该第二侦测是用来侦测该SSIC兼容对象是否符合一预设状态，且该预设状态包含一可中断状态以及一可重新连接状态中的至少一个。所述控制电路用来依据该侦测结果产生一控制信号。所述移动物理层电路用来依据该控制信号执行多个步骤中的至少一个，该多个步骤包含：当该控制信号指出该SSIC兼容对象存在且符合该可中断状态，依据该控制信号主动中断与该SSIC主控端之间的该正常连接；以及当该控制信号指出该SSIC兼容对象存在且符合该可重新连接状态，依据该控制信号主动重新与该SSIC主控端连接。
本发明另揭露一种超高速芯片互连装置的连接控制方法，能够允许一SSIC装置主动中断与一SSIC主控端之间的一正常连接，该方法之一实施例包含：执行一第一侦测与一第二侦测中的至少一个以产生一侦测结果，其中该第一侦测是用来侦测一SSIC兼容对象是否存在，该第二侦测是用来侦测该SSIC兼容对象是否符合一预设状态，且该预设状态包含一可中断状态以及一可重新连接状态中的至少一个；依据该侦测结果产生一控制信号；以及依据该控制信号执行多个步骤中的至少一个。所述多个步骤包含：当该控制信号指出该SSIC兼容对象存在且符合该可中断状态，依据该控制信号令该SSIC装置主动中断与该SSIC主控端之间的该正常连接；以及当该控制信号指出该SSIC兼容对象存在且符合该可重新连接状态，依据该控制信号令该SSIC装置主动与该SSIC主控端重新连接。
有关本发明的特征、构造与功效，兹配合附图作优选实施例详细说明如下。
附图说明
图1为本发明之SSIC装置之一实施例的示意图；
图2为本发明之SSIC连接控制方法之一实施例的示意图；
图3为本发明之SSIC连接控制方法之另一实施例的示意图；以及
图4为本发明之SSIC连接控制方法之又一实施例的示意图。
具体实施方式
以下说明内容之用语参照本技术领域之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释是以本说明书之说明或定义为准。
本发明之揭露内容包含超高速芯片互连(SuperSpeed Inter-Chip,SSIC)装置与SSIC装置的连接控制方法，能够主动中断与SSIC主控端之间的正常连接以省电。在实施为可能的前提下，本技术领域的技术人员能够依本说明书之揭露选择等效之组件来实现本发明。由于本发明之装置之部分组件单独而言可能为已知组件，在不影响该装置之充分揭露及可实施性的前提下，以下说明对于个别已知组件的细节将予以节略。另外，本发明之方法可以是软件及/或固件之形式，并可藉由本发明之装置或其等效装置来执行，在符合揭露及可实施性要求的前提下，关于方法发明之说明将着重于步骤而非硬件。再者，只要实施为可能，实施本发明者可依本发明之揭露内容及自身之需求选择性地实施下述实施例中任一实施例之部分或全部技术特征，或者选择性地实施多个实施例之部分或全部技术特征之组合，藉此增加本发明实施时的弹性。
请参阅图1，其是本发明之SSIC装置之一实施例的示意图。如图1所示，本实施例之SSIC装置100包含：一侦测电路110；一控制电路120；以及一移动物理层(Mobile PhysicalLayer,M-PHY)电路130。所述侦测电路110用来执行一第一侦测与一第二侦测中的至少一个，并据以产生一侦测结果，其中第一侦测例如是已知或自行开发的被动式或主动式的插接侦测，可侦测一SSIC兼容对象(SSIC Compatible Object)140是否存在；第二侦测例如是已知或自行开发的主动式或被动式测试技术，能够透过信号的发送测试及/或信号的读取比较来侦测SSIC兼容对象140是否符合一预设状态，该预设状态包含一可中断状态以及一可重新连接状态中的至少一个。所述控制电路120可与该侦测电路110整合在一起或独立于该侦测电路110之外，用来依据该侦测结果产生一控制信号。所述移动物理层电路130是一种高速序列物理层接口(High Speed Serial Physical Interface)，符合通用串行总线开发者论坛(USB-IF)的SSIC规范，用来依据该控制信号执行多个步骤中的至少一个，该多个步骤包含：当该控制信号指出SSIC兼容对象140存在且符合该可中断状态，依据该控制信号主动中断与一SSIC主控端(SSIC Host)150之间的正常连接；以及当该控制信号指出SSIC兼容对象140存在且符合该可重新连接状态，依据该控制信号主动重新与SSIC主控端150连接。上述移动物理层电路130、SSIC兼容对象140与SSIC主控端150之每一个的架构单独而言为已知。请注意，图1中虚线用来表示未必存在的对象(例如SSIC兼容对象140)与未必存在的物理连接关系。
承上所述，该可中断状态的类型可能有一种或多种，举例来说，该可中断状态包含一无法识别状态、一未操作状态以及一外部中断状态中的至少一个，其中无法识别状态发生在SSIC兼容对象140(例如SSIC卡片阅读机中的卡片或SSIC数据读取装置中的数据储存对象)无法被识别时；未操作状态发生在SSIC兼容对象140(例如与SSIC集线器相连的对象)未与SSIC装置100形成逻辑连接时，亦即SSIC兼容对象140无法被SSIC装置100所发觉及/或使用时；外部中断状态发生在SSIC兼容对象140(例如SSIC摄影头)经由外力控制(例如经由外力操控SSIC兼容对象140之按钮或开关)而被禁能时。当该控制信号指出SSIC兼容对象140存在且符合该可中断状态时，SSIC装置100是在与SSIC兼容对象140保持物理连接的情形下主动中断与SSIC主控端150之间的正常连接。
请继续参阅图1，在本装置发明之一替代实施例中，移动物理层电路130所执行之多个步骤进一步包含：当该控制信号指出SSIC兼容对象140不存在时(例如SSIC卡片阅读机中的卡片或SSIC数据读取装置中的数据储存对象被移除时)，依据该控制信号主动中断与SSIC主控端150之间的正常连接。于本装置发明之另一替代实施例中，控制电路120进一步用来依据SSIC装置100之当前状态产生该控制信号，且该多个步骤进一步包含：当该控制信号指出SSIC装置100的当前状态为一睡眠模式(例如SSIC规范所定义的U3模式)下的状态且SSIC兼容对象140不存在时，依据该控制信号维持与SSIC主控端150之间的连接。在本装置发明之又一替代实施例中，控制电路120同样可用来依据SSIC装置100之当前状态产生该控制信号，此时该多个步骤包含：当该控制信号指出SSIC装置100尚未与SSIC主控端150连接(例如SSIC装置100刚通电时)且SSIC兼容对象140不存在或符合该可中断状态时，依据该控制信号不建立与SSIC主控端150之间的连接。在本装置发明之再一替代实施例中，前述被中断的正常连接是下列模式下的连接的其中之一：一操作模式(例如SSIC规范所定义的U0模式)，用来使该SSIC装置与该SSIC主控端执行正常传收作业；一第一省电模式(例如SSIC规范所定义的U1模式)，用来使该SSIC装置降低功耗及/或允许该SSIC装置于一第一时间内回到该操作模式；以及一第二省电模式(例如SSIC规范所定义的U2模式)，用来使该SSIC装置进一步降低功耗及/或允许该SSIC装置于一第二时间内回到该操作模式，其中第二省电模式较第一省电模式来得省电及/或第二时间长于第一时间。于本装置发明之再一替代实施例中，SSIC装置100与SSIC主控端150共同包含于一SSIC系统装置(例如桌上型或便携计算机、移动电话等等)中，且无论SSIC兼容对象140是否存在，SSIC装置100与SSIC主控端150间的物理连接关系保持不变。
除上述SSIC装置外，本发明另揭露一种超高速芯片互连装置的连接控制方法。如图2所示，该方法之一实施例包含：
步骤S210：执行一第一侦测与一第二侦测中的至少一个以产生一侦测结果，其中该第一侦测是用来侦测一SSIC兼容对象是否存在，该第二侦测是用来侦测该SSIC兼容对象是否符合一预设状态，且该预设状态包含一可中断状态以及一可重新连接状态中的至少一个。本步骤可由图1之侦测电路110或其等效电路来执行，且相关细节与实施变化已如前述。
步骤S220：依据该侦测结果产生一控制信号。本步骤可由图1之控制电路120或其等效电路来执行，且相关细节与实施变化已如前述。
步骤S230：依据该控制信号执行多个步骤中的至少一个，该多个步骤包含：当该控制信号指出该SSIC兼容对象存在且符合该可中断状态，依据该控制信号令一SSIC装置主动中断与一SSIC主控端之间的该正常连接；以及当该控制信号指出该SSIC兼容对象存在且符合该可重新连接状态，依据该控制信号令该SSIC装置主动与该SSIC主控端重新连接。本步骤可由图1之移动物理层电路130或其等效电路来执行，且相关细节与实施变化已如前述。
承上所述，于本方法发明之一替代实施例中，令SSIC装置主动中断与SSIC主控端之间的正常连接之步骤是由该SSIC装置之移动物理层电路来执行，并包含下列步骤如图3所示：
步骤S310：令该SSIC装置之移动物理层电路之传送电路发送一中断要求。具体来说，本步骤需令该传送电路发送第一差动信号(DIF-N)以进入一熄火(Stall)状态，接着发送第二差动信号(DIF-P)以进入一线路重置(Line Reset)状态，其中第二差动信号DIF-P之发送时间不短于线路重置状态所需之时间以实现后续禁能步骤。
步骤S320：在发送该中断要求后，禁能该SSIC装置的移动物理层电路的传送与接收电路。
步骤S330：使该SSIC装置的链路训练与形态的状态机(Link Training andStatus State Machine,LTSSM)进入一超高速禁能(SuperSpeed Disabled,SS.Disabled)状态。请注意，本实施例中，步骤S330与步骤S310是同时进行的；事实上，只要实施为可能，本方法发明之各步骤并无执行顺序之限制。
另外，如图4所示，于本方法发明之另一替代实施例中，令该SSIC装置主动与该SSIC主控端重新连接之步骤包含：
步骤S410：于侦测到来自该SSIC装置之一中断要求后，令该SSIC主控端之移动物理层电路之传送与接收电路从一禁能状态(Disabled State)进入一休眠状态(HIBERN8State)，以便进入后述之接收侦测启动状态。本步骤由图1之SSIC主控端150来执行。
步骤S420：使该SSIC主控端之链路训练与形态之状态机进入一接收侦测启动(Rx.Detect.Active)状态，以侦测来自该SSIC装置之一重新连接要求。本步骤由图1之SSIC主控端150来执行。
步骤S430：于该控制信号指出该SSIC兼容对象符合该可重新连接状态后，令该SSIC装置之传送与接收电路由该禁能状态进入该休眠状态，以便进行后续连接动作。本步骤由图1之SSIC装置100来执行。
步骤S440：令该SSIC装置之链路训练与形态之状态机进入该接收侦测启动状态，以便进行后续符合SSIC规范之连接动作。本步骤由图1之SSIC装置100来执行。
由于本技术领域的技术人员能够藉由所有实施例之揭露内容来推知各实施例的实施细节与变化，更明确地说，任一实施例之技术特征均可合理应用于其它实施例中，因此，在不影响各实施例之揭露要求与可实施性的前提下，重复及冗余之说明在此予以节略。
综上所述，本发明之SSIC装置与SSIC装置之连接控制方法允许SSIC装置主动中断其与SSIC主控端间的正常连接，藉此避免无谓的功耗。
虽然本发明之实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域的技术人员可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书所附的权利要求书所界定者为准。
【符号说明】
100 SSIC装置
110 侦测电路
120 控制电路
130 移动物理层电路
140 SSIC兼容对象
150 SSIC主控端
S210～S230 步骤
S310～S330 步骤
S410～S440 步骤。

Claims (15)

1.一种超高速芯片互连装置，能够主动中断与一超高速芯片互连主控端之间的一正常连接，包含：
一侦测电路，用来执行一第一侦测与一第二侦测中的至少一个，并据以产生一侦测结果，其中该第一侦测是用来侦测一超高速芯片互连兼容对象是否存在，该第二侦测是用来侦测该超高速芯片互连兼容对象是否符合一预设状态，且该预设状态包含一可中断状态以及一可重新连接状态中的至少一个；
一控制电路，用来依据该侦测结果产生一控制信号；以及
一移动物理层电路，用来依据该控制信号执行多个步骤中的至少一个，该多个步骤包含：
当该控制信号指出该超高速芯片互连兼容对象存在且符合该可中断状态，依据该控制信号主动中断与该超高速芯片互连主控端之间的该正常连接；以及
当该控制信号指出该超高速芯片互连兼容对象存在且符合该可重新连接状态，依据该控制信号主动重新与该超高速芯片互连主控端连接。
2.根据权利要求1所述的超高速芯片互连装置，其中该可中断状态包含一无法识别状态、一未操作状态以及一外部中断状态中的至少一个，当该控制信号指出该超高速芯片互连兼容对象存在且符合该可中断状态时，该超高速芯片互连装置是在与该超高速芯片互连兼容对象保持物理连接的情形下主动中断与该超高速芯片互连主控端的该正常连接。
3.根据权利要求1所述的超高速芯片互连装置，其中该多个步骤进一步包含：当该控制信号指出该超高速芯片互连兼容对象不存在，依据该控制信号主动中断与该超高速芯片互连主控端之间的该正常连接。
4.根据权利要求1所述的超高速芯片互连装置，其中该控制电路进一步用来依据该超高速芯片互连装置的当前状态产生该控制信号，且该多个步骤进一步包含：当该控制信号指出该超高速芯片互连装置的当前状态为一睡眠模式下的状态且该超高速芯片互连兼容对象不存在时，依据该控制信号维持与该超高速芯片互连主控端之间的连接。
5.根据权利要求1所述的超高速芯片互连装置，其中该控制电路进一步用来依据该超高速芯片互连装置的当前状态产生该控制信号，且该多个步骤进一步包含：当该控制信号指出该超高速芯片互连装置尚未与该超高速芯片互连主控端连接且该超高速芯片互连兼容对象不存在或符合该可中断状态时，依据该控制信号不建立与该超高速芯片互连主控端之间的连接。
6.根据权利要求1所述的超高速芯片互连装置，其中该正常连接是下列模式下的连接中的一个：一操作模式，用来使该超高速芯片互连装置与该超高速芯片互连主控端执行正常传收作业；一第一省电模式，用来使该超高速芯片互连装置降低功耗；以及一第二省电模式，用来使该超高速芯片互连装置降低功耗，其中该第二省电模式相较于该第一省电模式来得省电。
7.根据权利要求1所述的超高速芯片互连装置，其与该超高速芯片互连主控端共同包含于一超高速芯片互连系统装置中，其中无论该超高速芯片互连兼容对象是否存在，该超高速芯片互连装置与该超高速芯片互连主控端间的物理连接关系保持不变。
8.一种超高速芯片互连装置连接控制方法，能够允许一超高速芯片互连装置主动中断与一超高速芯片互连主控端之间的一正常连接，包含：
执行一第一侦测与一第二侦测中的至少一个以产生一侦测结果，其中该第一侦测是用来侦测一超高速芯片互连兼容对象是否存在，该第二侦测是用来侦测该超高速芯片互连兼容对象是否符合一预设状态，且该预设状态包含一可中断状态以及一可重新连接状态中的至少一个；
依据该侦测结果产生一控制信号；以及
依据该控制信号执行多个步骤中的至少一个，该多个步骤包含：
当该控制信号指出该超高速芯片互连兼容对象存在且符合该可中断状态，依据该控制信号令该超高速芯片互连装置主动中断与该超高速芯片互连主控端之间的该正常连接；以及
当该控制信号指出该超高速芯片互连兼容对象存在且符合该可重新连接状态，依据该控制信号令该超高速芯片互连装置主动与该超高速芯片互连主控端重新连接。
9.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中该可中断状态包含一无法识别状态、一未操作状态以及一外部中断状态中的至少一个，当该控制信号指出该超高速芯片互连兼容对象存在且符合该可中断状态时，令该超高速芯片互连装置主动中断与该超高速芯片互连主控端之间的该正常连接的步骤是在该超高速芯片互连装置与该超高速芯片互连兼容对象保持物理连接的情形下执行。
10.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中该多个步骤进一步包含：当该控制信号指出该超高速芯片互连兼容对象不存在，依据该控制信号主动中断与该超高速芯片互连主控端之间的该正常连接。
11.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中产生该控制信号的步骤包含依据该超高速芯片互连装置的当前状态产生该控制信号，且该多个步骤进一步包含：当该控制信号指出该超高速芯片互连装置的当前状态为一睡眠模式下的状态且该超高速芯片互连兼容对象不存在时，依据该控制信号维持与该超高速芯片互连主控端之间的连接。
12.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中产生该控制信号的步骤包含依据该超高速芯片互连装置的当前状态产生该控制信号，且该多个步骤进一步包含：当该控制信号指出该超高速芯片互连装置尚未与该超高速芯片互连主控端连接且该超高速芯片互连兼容对象不存在或符合该可中断状态时，依据该控制信号不建立与该超高速芯片互连主控端之间的连接。
13.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中该正常连接是下列模式下的连接中的一个：一操作模式，用来使该超高速芯片互连装置与该超高速芯片互连主控端执行正常传收作业；一第一省电模式，用来使该超高速芯片互连装置降低功耗并允许该超高速芯片互连装置在一第一时间内回到该操作模式；以及一第二省电模式，用来使该超高速芯片互连装置降低功耗并允许该超高速芯片互连装置在一第二时间内回到该操作模式，其中该第二时间长于该第一时间。
14.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中令该超高速芯片互连装置主动中断与该超高速芯片互连主控端之间的该正常连接的步骤是由该超高速芯片互连装置的移动物理层电路来执行，并包含：
令该超高速芯片互连装置的移动物理层电路的传送电路发送一中断要求；
在发送该中断要求后，禁能该超高速芯片互连装置的移动物理层电路的传送与接收电路；以及
使该超高速芯片互连装置的链路训练与形态的状态机进入一超高速禁能状态。
15.根据权利要求8所述的超高速芯片互连装置连接控制方法，其中令该超高速芯片互连装置主动与该超高速芯片互连主控端重新连接的步骤包含：
在侦测到来自该超高速芯片互连装置的一中断要求后，令该超高速芯片互连主控端的移动物理层电路的传送与接收电路从一禁能状态进入一休眠状态；
使该超高速芯片互连主控端的链路训练与形态的状态机进入一接收侦测启动状态，以侦测来自该超高速芯片互连装置的一重新连接要求；
在该控制信号指出该超高速芯片互连兼容对象符合该可重新连接状态后，令该超高速芯片互连装置的传送与接收电路由该禁能状态进入该休眠状态；以及
令该超高速芯片互连装置的链路训练与形态的状态机进入该接收侦测启动状态。
CN201510307306.6A 2015-06-05 2015-06-05 超高速芯片互连装置及其连接控制方法 Active CN106294252B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510307306.6A CN106294252B (zh) 2015-06-05 2015-06-05 超高速芯片互连装置及其连接控制方法
TW104126038A TWI579704B (zh) 2015-06-05 2015-08-11 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法
US15/132,885 US10237819B2 (en) 2015-06-05 2016-04-19 SSIC device and link control method for SSIC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510307306.6A CN106294252B (zh) 2015-06-05 2015-06-05 超高速芯片互连装置及其连接控制方法

Publications (2)

Publication Number Publication Date
CN106294252A CN106294252A (zh) 2017-01-04
CN106294252B true CN106294252B (zh) 2019-07-09

Family

ID=57451217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510307306.6A Active CN106294252B (zh) 2015-06-05 2015-06-05 超高速芯片互连装置及其连接控制方法

Country Status (3)

Country Link
US (1) US10237819B2 (zh)
CN (1) CN106294252B (zh)
TW (1) TWI579704B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111143898B (zh) * 2018-11-05 2022-06-14 瑞昱半导体股份有限公司 可插拔存储器装置数据保护方法
TWI806536B (zh) * 2022-04-06 2023-06-21 瑞昱半導體股份有限公司 異常狀態偵測的處理電路、網路設備與處理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8166221B2 (en) * 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US8150452B2 (en) * 2007-11-16 2012-04-03 Standard Microsystems Corporation Providing a connection between a memory medium of a mobile device and an external device
US8510494B2 (en) * 2009-12-24 2013-08-13 St-Ericsson Sa USB 3.0 support in mobile platform with USB 2.0 interface
US8719475B2 (en) * 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
US8972646B2 (en) * 2012-03-30 2015-03-03 Intel Corporation Superspeed inter-chip interface
EP2845111A4 (en) * 2012-05-02 2015-12-23 Intel Corp CONFIGURATION OF A REMOTE-M-PHY
CN103577365A (zh) * 2012-07-19 2014-02-12 财团法人工业技术研究院 便携式电子装置
US8872546B2 (en) * 2012-09-13 2014-10-28 Intel Corporation Interface circuitry for a test apparatus
US9563260B2 (en) * 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state
US9086966B2 (en) * 2013-03-15 2015-07-21 Intel Corporation Systems, apparatuses, and methods for handling timeouts
CN105094271B (zh) 2014-05-06 2018-02-09 瑞昱半导体股份有限公司 集线器控制方法以及集线器控制电路
US9652020B2 (en) * 2014-06-18 2017-05-16 Qualcomm Incorporated Systems and methods for providing power savings and interference mitigation on physical transmission media
US9697168B2 (en) * 2015-03-25 2017-07-04 Intel Corporation Apparatus, system and method for sharing physical layer logic across multiple protocols

Also Published As

Publication number Publication date
CN106294252A (zh) 2017-01-04
US10237819B2 (en) 2019-03-19
TWI579704B (zh) 2017-04-21
US20160360568A1 (en) 2016-12-08
TW201643734A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
KR101725536B1 (ko) Pcie 프로토콜 스택을 이용하는 저전력 phy의 동작을 위한 디바이스, 방법 및 시스템
US7895386B2 (en) USB interface provided with host/device function and its control method
US7353315B2 (en) Bus controller with virtual bridge
CN105183679B (zh) 一种电子设备及信息处理方法
CN106487721B (zh) 网络设备和用于网络设备中的报文转发方法
CN103218313B (zh) 用于实现缓存描述符交互的方法和电子设备
CN109857243A (zh) 系统级芯片、通用串行总线主设备、系统及唤醒方法
CN106649021A (zh) PCIe从设备测试装置
CN106294252B (zh) 超高速芯片互连装置及其连接控制方法
CN205844977U (zh) 一种基于飞腾1500a处理器的计算机控制主板及计算机
CN110377540A (zh) 一种基于usb_otg模式下的主从设备切换装置及终端设备
CN106776195A (zh) 一种soc芯片调试方法和设备
CN102693203A (zh) 嵌入式usb主机
CN107153456A (zh) Otg连接控制方法、otg连接控制装置及电子设备
CN102393791B (zh) 用于对硬件模块实现供电控制的装置及方法
CN217428139U (zh) 防火墙设备
CN203759602U (zh) 一种基于套片的cpci工控机主板
CN201667067U (zh) 一种usb接口
CN101344874A (zh) 控制i2c器件的方法及装置
CN101840384B (zh) 计算机装置
CN107423242A (zh) Sd接口和usb接口复用的电子装置及方法
CN102568118A (zh) 一种基于嵌入式pos机的usb数据下载接口
CN109557846B (zh) 检测识别电路、其检测识别方法及电子设备
CN106584862A (zh) 一种内置Web服务的3D打印WIFI控制系统及其控制方法
CN206685667U (zh) 一种总线通信接插件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant