CN105094271B - 集线器控制方法以及集线器控制电路 - Google Patents

集线器控制方法以及集线器控制电路 Download PDF

Info

Publication number
CN105094271B
CN105094271B CN201410189474.5A CN201410189474A CN105094271B CN 105094271 B CN105094271 B CN 105094271B CN 201410189474 A CN201410189474 A CN 201410189474A CN 105094271 B CN105094271 B CN 105094271B
Authority
CN
China
Prior art keywords
port
hub
uplink port
uplink
downlink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410189474.5A
Other languages
English (en)
Other versions
CN105094271A (zh
Inventor
林能贤
王骆宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201410189474.5A priority Critical patent/CN105094271B/zh
Priority to US14/702,781 priority patent/US9857857B2/en
Publication of CN105094271A publication Critical patent/CN105094271A/zh
Application granted granted Critical
Publication of CN105094271B publication Critical patent/CN105094271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种集线器的控制方法以及集线器控制电路，该集线器具有一上行端口以及多个下行端口，该方法包括：接收该多个下行端口各自的联机信息，以分别得知该多个下行端口是否已建立联机；以及当该多个下行端口均未建立联机时，使该上行端口无法建立联机。一种集线器的控制电路，该集线器具有一上行端口以及多个下行端口，该控制电路包括一联机信息接收单元以及一上行端口控制单元，分别用来执行该集线器控制方法的两个步骤。本发明可主动与主机断线并进入省电状态，能达到较佳的省电效果。

Description

集线器控制方法以及集线器控制电路
技术领域
本发明涉及集线器控制方法，尤其涉及一种能够依据下行端口的联机状况来控制上行端口的集线器控制方法以及集线器控制电路。
背景技术
传统的集线器(hub)，例如第三代通用串行总线(Universal Serial Bus3.0,USB3.0)集线器，一般具有一个上行端口(uplink port)供连接主机端(host terminal)，以及若干个下行端口(downlink port)用以连接若干个装置，好让主机能够透过集线器来同时和若干个装置保持连接并且进行操作。为了节省功耗，第三代通用串行总线集线器的规范中规定：当所有下行端口处于未联机的状态时，集线器可以关掉大部分的工作模块并受主机端的控制而进入休眠模式的省电状态。
然而，即便在休眠模式，集线器的上行端口仍然需要持续对主机端进行监测，一旦发现主机端发出唤醒的命令，集线器便得退出休眠模式。或是当下行端口发现有装置连上时，集线器便需要主动向主机端发出远程唤醒(remote wakeup)命令。
有鉴于此，应用于集线器的省电状态尚有进步的空间。除此之外，上述的机制有时还需有专门的驱动程序支持，实为不便。因此，本领域亟需一种改良的集线器机制能够提升省电效能与便利性。
发明内容
本发明的目的之一在于提出一种能够依据下行端口的联机状况来控制上行端口的集线器控制方法以及相关装置，以节省集线器的功耗。
本发明的一第一实施例提出一种集线器的控制方法，该集线器具有一上行端口以及多个下行端口，该方法包括：接收该多个下行端口各自的联机信息以分别得知该多个下行端口是否已建立联机；以及当该多个下行端口均未建立联机时，使该上行端口无法建立联机。
本发明的一第二实施例提出一种集线器的控制电路，该集线器具有一上行端口以及多个下行端口，该控制电路包括一联机信息接收单元以及一上行端口控制单元。其中该联机信息接收单元用来接收该多个下行端口各自的联机信息以分别得知该多个下行端口是否已建立联机，并据以产生一第一控制信号，该上行端口控制单元根据该第一控制信号产生一第二控制信号，该第二控制信号用来使该上行端口无法建立联机。
相较于传统的设计，本发明提出的集线器控制方法以及控制电路可主动与主机断线并进入省电状态，无须像传统设计中，先由集线器通知主机端，主机端再通知系统，而若是系统的驱动程序支持集线器的休眠功能，系统再命令主机端通知集线器进入休眠模式。其二是本发明让集线器在进入省电状态之后，无须持续监测主机端是否发出唤醒命令，因此集线器的上行端口可以完全地被断电，达到较佳的省电效果。
附图说明
图1为本发明集线器控制方法的一示范性实施例的流程图；
图2为本发明集线器控制电路的一示范性实施例的示意图；
图3为本发明集线器控制电路中的切换器设置于第三代通用串行总线物理层中的示意图；
图4为本发明集线器控制电路中的切换器设置于第二代通用串行总线物理层中的示意图。
其中，附图标记说明如下：
S102～S108 步骤
200 集线器控制电路
202 联机信息接收单元
204 上行端口控制单元
206 、406 切换器
250 集线器
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。
下述实施例针对适用于第三代通用串行总线(Universal Serial Bus3.0,USB3.0)集线器的控制方法以及装置来进行说明，但并不以此为限。图1为本发明提出的集线器控制方法一实施例的流程图。倘若大体上可达到相同的结果，并不需要一定遵照图1所示的流程中的步骤顺序来进行，且图1所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中，该方法包含有以下步骤：
步骤S102：开始；
步骤S104：接收该多个下行端口各自的联机信息以分别得知该多个下行端口是否已建立联机；
步骤S106：当该多个下行端口均未建立联机时，断开该上行端口的一识别电阻，使该上行端口无法被识别，接着关闭该上行端口的电源；以及
步骤S108：结束。
为了能够具体地说明图1的流程所进行的集线器控制方法，请一并参考图2，图2为根据本发明提出的集线器一实施例的示意图，集线器250具有一上行端口UP以及第一下行端口DP1和第二下行端口DP2，集线器控制电路200包含有一联机信息接收单元204以及一上行端口控制单元202，其中联机信息接收单元204用来接收第一下行端口DP1和第二下行端口DP2的物理层(physical layer)所产生的联机信息link_status1以及link_status2，以分别得知第一下行端口DP1和第二下行端口DP2是否已和其它装置连接上并建立联机。上行端口控制单元202接收联机信息接收单元204所产生的一第一控制信号cs1，当上行端口控制单元202从第一控制信号cs1得知第一下行端口DP1和第二下行端口DP2均未建立联机时，将产生一第二控制信号cs2来控制一切换器206，以断开上行端口UP的一识别电阻R，使上行端口UP无法被主机端(host terminal)识别及建立联机。
由于通用串行总线系统具有热插入(hotplug)的特性，因此当上行端口控制单元202依据第一控制信号cs1来控制切换器206以断开上行端口UP的一识别电阻R，使上行端口UP无法被识别及建立联机时，即使原本和上行端口UP已建立联机的主机端也会立即断线但不会造成损害，换句话说，主机端只会认为本身和之前联机中的USB集线器之间的一连接线被拔除(即热插入，但实际上无需移除该连接线)。接着，上行端口控制单元202便可主动地关闭上行端口UP的供电，而无须如同公知技术一般等待来自主机端的命令才能进入休眠模式，因此，本发明提出的集线器及其控制方法得以不使用特别的系统支持或是驱动程序。且上行端口UP也无须持续地监测来自主机端的唤醒命令，也就是说，上行端口UP可以完全地关闭，加强省电的效果。请注意，本发明在使上行端口UP无法被识别及建立联机之后，并不限定要完全关闭上行端口UP的供电。举例来说，亦可不关闭上行端口UP的供电，或是仅关闭上行端口UP的局部供电。
相反地，若是第一下行端口DP1的联机信息link_status1，或第二下行端口DP2的联机信息link_status2显示其进入联机状态，联机信息接收单元204便会藉由第一控制信号cs1通知上行端口控制单元202将切换器206从开路的情况切换为闭路，使上行端口UP可以被识别及建立联机，接下来，上行端口控制单元202会主动开启上行端口UP的供电，原本和上行端口UP已断线的主机端便会认为其和集线器之间的电缆线已被接上，开始辨识出上行端口UP并进行联机。
请参考图3，图3是将切换器设置于第三代通用串行总线物理层的一实施例示意图。参照图2，切换器206耦接于一接收路径与一50欧姆(Ω)识别电阻之间，而该50欧姆识别电阻耦接于切换器206和一接地电压之间。切换器206会受到第二控制信号cs2的控制而使该50欧姆识别电阻断开或是接上。请注意，图3的实施例仅为说明可能的切换器架构，本发明提出的切换器并不因此受限，任何能够使上行端口UP无法被识别及建立联机的设计，皆落入本发明的权利范围。
本发明的集线器控制方法以及装置亦可应用于一第二代通用串行总线集线器中，请参考图4，图4将切换器设置于第二代通用串行总线物理层中的示意图。于本实施例中，切换器406耦接于一差动信号(DM)路径与一45欧姆识别电阻之间，而该45欧姆识别电阻则耦接于切换器206和一接地电压之间。切换器406会受到第二控制信号cs2的控制并据以使45欧姆识别电阻断开或是接上。
本发明的集线器控制方法以及装置可应用于其它种类的集线器或是集线器的变化设计，包括具有在不同规格端口之间的转接功能的集线器或是转接器，例如该集线器的一上行端口或下行端口可为USB3.0端口、USB2.0端口、序列先进技术附件(SerialAdvanced Technology Attachment,SATA)端口、快速外围组件互连(PeripheralComponent Interconnect Express,PCIe)端口、以太网络(Ethernet)端口、安全数字(Secure Digital,SD)存储卡卡槽等。在一实施例中，该上行端口是一第二代通用串行总线端口，而该些下行端口则包含有一第二代通用串行总线端口、一以太网络端口和一安全数字存储卡卡槽。请注意，上述所列举的多种种类端口旨在用于说明本发明，本发明并不以此为限。
相较于公知技术，本发明提出的集线器可主动断线并进入省电状态，无须像传统设计中，先由集线器通知主机端，主机端再通知系统，而若是系统的驱动程序支持集线器的休眠功能，系统再命令主机端通知集线器进入休眠模式。其二是本发明让集线器在进入省电状态之后，无须持续监测主机端是否发出唤醒命令，因此集线器的上行端口可以完全地被断电，达到更进一步的省电能力。
以上所述仅为本发明之较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种集线器的控制方法，该集线器具有一上行端口以及多个下行端口，该方法包括：
接收该多个下行端口各自的联机信息，以分别得知该多个下行端口是否已建立联机，其中，联机信息由下行端口的物理层产生；以及
当该多个下行端口均未建立联机时，使该上行端口无法被识别并无法建立联机。
2.如权利要求1所述的控制方法，还包括：
关闭该上行端口的电源。
3.如权利要求2所述的控制方法，其中该多个下行端口以及该上行端口其中之一是一第三代通用串行总线端口、一第二代通用串行总线端口、一序列先进技术附件端口、一快速外围组件互连端口、一以太网络端口或一安全数字存储卡卡槽。
4.如权利要求2所述的控制方法，其中使该上行端口无法建立联机的步骤包含有：
断开该上行端口的一识别电阻，使该上行端口无法被识别。
5.如权利要求4所述的控制方法，其中该上行端口为一热插入端口。
6.如权利要求4所述的控制方法，其中该集线器的该上行端口是一第三代通用串行总线端口，且该识别电阻是一50欧姆电阻。
7.如权利要求4所述的控制方法，其中该集线器的该上行端口是一第二代通用串行总线端口，且该识别电阻是一45欧姆电阻。
8.一种集线器的控制电路，该集线器具有一上行端口以及多个下行端口，该控制电路包括：
一联机信息接收单元，用来接收该多个下行端口各自的联机信息以分别得知该多个下行端口是否已建立联机，并据以产生一第一控制信号，其中，联机信息由下行端口的物理层产生；以及
一上行端口控制单元，根据该第一控制信号产生一第二控制信号，该第二控制信号用来使该上行端口无法被识别并无法建立联机。
9.如权利要求8所述的控制电路，其中该上行端口控制单元还会关闭该上行端口的电源。
10.如权利要求9所述的控制电路，其中该集线器的该多个下行端口以及该上行端口其中之一是一第三代通用串行总线端口、一第二代通用串行总线端口、一序列先进技术附件端口、一快速外围组件互连端口、一以太网络端口或一安全数字存储卡卡槽。
11.如权利要求8所述的控制电路，还包括：
一切换器，耦接该上行端口的一识别电阻；
当该多个下行端口均未建立联机时，该上行端口控制单元会控制该切换器断开该识别电阻，使该上行端口无法被识别。
12.如权利要求11所述的控制电路，其中该上行端口是为一热插入端口。
13.如权利要求11所述的控制电路，其中该上行端口是一第三代通用串行总线端口，且该识别电阻是一50欧姆电阻。
14.如权利要求11所述的控制电路，其中该上行端口是一第二代通用串行总线端口，且该识别电阻是一45欧姆电阻。
CN201410189474.5A 2014-05-06 2014-05-06 集线器控制方法以及集线器控制电路 Active CN105094271B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410189474.5A CN105094271B (zh) 2014-05-06 2014-05-06 集线器控制方法以及集线器控制电路
US14/702,781 US9857857B2 (en) 2014-05-06 2015-05-04 Hub control method and associated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410189474.5A CN105094271B (zh) 2014-05-06 2014-05-06 集线器控制方法以及集线器控制电路

Publications (2)

Publication Number Publication Date
CN105094271A CN105094271A (zh) 2015-11-25
CN105094271B true CN105094271B (zh) 2018-02-09

Family

ID=54367964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410189474.5A Active CN105094271B (zh) 2014-05-06 2014-05-06 集线器控制方法以及集线器控制电路

Country Status (2)

Country Link
US (1) US9857857B2 (zh)
CN (1) CN105094271B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106294252B (zh) 2015-06-05 2019-07-09 瑞昱半导体股份有限公司 超高速芯片互连装置及其连接控制方法
CN109542812B (zh) * 2018-09-30 2022-06-24 惠州市德赛西威汽车电子股份有限公司 数据通信控制方法、装置及终端设备
US11768529B2 (en) * 2021-01-12 2023-09-26 Siliconch Systems Pvt Ltd System and method for enabling power sharing in a multiport power sourcing device
US11609876B1 (en) * 2022-08-31 2023-03-21 Nanjing qinheng Microelectronics Co., Ltd. USB multiplexing single-wire interface unit, chip and communication system
CN117909278B (zh) * 2023-12-21 2024-08-13 博捷半导体科技(苏州)有限公司 一种usb集线器芯片、usb集线器及数据传输方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200812293A (en) * 2006-08-18 2008-03-01 Hon Hai Prec Ind Co Ltd XDSL modem testing system and method
CN101923512A (zh) * 2009-05-29 2010-12-22 晶天电子（深圳）有限公司 两层、三层闪存装置、智能存储开关和两层、三层控制器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266367B2 (en) * 2003-12-02 2012-09-11 Super Talent Electronics, Inc. Multi-level striping and truncation channel-equalization for flash-memory system
US7502878B1 (en) * 2003-06-27 2009-03-10 Cypress Semiconductor Corporation Method and apparatus for switching USB devices between multiple USB hosts
US20060230199A1 (en) * 2005-04-08 2006-10-12 Ta-Lung Yu USB hub structure
US8339760B2 (en) * 2009-06-15 2012-12-25 Apple Inc. Thermal protection circuits and structures for electronic devices and cables
US8006141B2 (en) * 2009-06-30 2011-08-23 Freescale Semiconductor, Inc. Method for speeding up serial data tolerance testing
US8671235B2 (en) * 2011-05-05 2014-03-11 Aten International Co., Ltd. KVM switch with embedded bluetooth module
JP5819678B2 (ja) * 2011-08-30 2015-11-24 ルネサスエレクトロニクス株式会社 Ｕｓｂハブ及びｕｓｂハブの制御方法
US20130217274A1 (en) * 2011-12-06 2013-08-22 Transwitch Corporation Connector for achieving complete interoperability between different types of data and multimedia interfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200812293A (en) * 2006-08-18 2008-03-01 Hon Hai Prec Ind Co Ltd XDSL modem testing system and method
CN101923512A (zh) * 2009-05-29 2010-12-22 晶天电子（深圳）有限公司 两层、三层闪存装置、智能存储开关和两层、三层控制器

Also Published As

Publication number Publication date
US20150324313A1 (en) 2015-11-12
CN105094271A (zh) 2015-11-25
US9857857B2 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
US7293118B1 (en) Apparatus and method for dynamically providing hub or host operations
TWI754588B (zh) 用於藉由轉遞受電裝置（ＰＤ）輸入電壓而傳輸電力至遠端乙太網路供電（ＰoＥ）子系統之系統、其製造方法、使用方法以及電腦可讀取之非暫態程式儲存裝置
CN105788556B (zh) 一种过压保护电路及方法、液晶驱动电路
CN105094271A (zh) 集线器控制方法以及集线器控制电路
JP2018535493A (ja) Ｕｓｂインターフェース回路および低電力動作のための方法
CN113568855B (zh) 一种低成本的pcie热拔插多模式兼容装置
CN105324732A (zh) 动态raid控制器功率管理
CN112015688A (zh) 一种热插拔辅助电路
US20150363344A1 (en) Selectively Connecting a Port of an Electrical Device to Components in the Electrical Device
CN202931279U (zh) 实现i2c热插拔的电路及i2c设备
CN101364091A (zh) 外接设备的供电接口装置及接口供电方法
US20090153189A1 (en) Universal serial bus wakeup circuit
TWI474679B (zh) 橋接器以及其操作方法
CN204945996U (zh) 通用串行总线转换适配线
CN103777974B (zh) 服务器及其开机方法
CN206282265U (zh) 一种热插拔保护系统
CN107153456A (zh) Otg连接控制方法、otg连接控制装置及电子设备
JP6069902B2 (ja) 電源電流供給システム及びコネクタ
CN108280037A (zh) 一种抢占式复用串口自动切换的方法及设备
CN201667067U (zh) 一种usb接口
TWI792840B (zh) Usb晶片及其操作方法
TWI557566B (zh) 集線器控制方法以及集線器控制電路
EP3446443B1 (en) Detection of non-powered device (non-pd) on a power-over-ethernet port based on the data link state information
CN108572936B (zh) Usb接口控制电路
CN106506714B (zh) Usb转以太网网卡的配置方法、网络设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant