TW201445317A - 將一互連協定之列舉及／或組態機制用於不同的互連協定 - Google Patents

將一互連協定之列舉及／或組態機制用於不同的互連協定 Download PDF

Info

Publication number
TW201445317A
TW201445317A TW103104597A TW103104597A TW201445317A TW 201445317 A TW201445317 A TW 201445317A TW 103104597 A TW103104597 A TW 103104597A TW 103104597 A TW103104597 A TW 103104597A TW 201445317 A TW201445317 A TW 201445317A
Authority
TW
Taiwan
Prior art keywords
lli
transaction
pcie
packet
logic
Prior art date
Application number
TW103104597A
Other languages
English (en)
Other versions
TWI590056B (zh
Inventor
Sridharan Ranganathan
Mahesh Wagh
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201445317A publication Critical patent/TW201445317A/zh
Application granted granted Critical
Publication of TWI590056B publication Critical patent/TWI590056B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

實施態樣的一種互連架構裝置包括處理器，以產生與LLI不同之互連協定的交易。該互連架構裝置也包括與該處理器耦接的轉換邏輯。該轉換邏輯將與LLI不同之互連協定的該交易轉換為LLI封包。該互連架構裝置也包括與該轉換邏輯耦接的LLI控制器。該LLI控制器將該互連架構裝置與LLI鏈路耦接。該LLI控制器在該LLI鏈路上傳輸該LLI封包。

Description

將一互連協定之列舉及/或組態機制用於不同的互連協定
本文描述的實施例通常相關於互連。特別係本文描述的實施例通常相關於附接至互連之裝置的列舉及/或組態。
行動產業處理器介面(MIPI®)聯盟係具有界定及促進行動終端內側介面的開放規格之目的的開放會員組織。MIPI的低延遲介面(LLI)工作群組已產生用於低延遲介面(LLI)的MIPI®聯盟規格書。為了簡化，在本文中也將此規格書稱為MIPI LLI或簡單地稱為LLI。
LLI係設計成使用記憶體映射交易在互連級(例如，經由開放核心協定(OCP)、先進微控制器匯流排架構(AMBA®)等)連接(例如，行動裝置或終端之)裝置的低延遲介面。LLI鏈路係容許任一裝置啟始交易的雙向介面。LLI係容許在分離晶片上的裝置通訊的點 對點互連，彷彿遠端晶片上的裝置存在於區域晶片上。將LLI規格表達為疊層的交易層協定，其中在藉由LLI鏈接之晶片上的目標及啟始器能實質地交換交易而無需軟體介入，其協助實現低延遲。LLI通常也呈現低功率消耗，其企圖使LLI良好地適合行動電話、平板電腦、及其他行動電池供電裝置。使用LLI的一限制係其目前不具有充份機制，以列舉及組態附接至LLI鏈路的裝置。
100‧‧‧LLI環境
101‧‧‧LLI主裝置
102、602、1010‧‧‧處理器
103‧‧‧PCIE列舉模組/機制/邏輯
104‧‧‧PCIE組態模組/機制/邏輯
105‧‧‧互連
106、121、606、621A、621B、621C、621D‧‧‧LLI控制器
107、123‧‧‧PCIE-LLI轉換邏輯
108、122‧‧‧LLI堆疊邏輯
109‧‧‧記憶體控制器
110‧‧‧PCIE或PCI為基的交易
111‧‧‧記憶體
112‧‧‧PCIE模組
113‧‧‧PCIE列舉模組
114‧‧‧PCIE組態模組
115、615A、615B、615C、615D‧‧‧LLI鏈路
116‧‧‧MIPI符號
120‧‧‧LLI從屬裝置
124‧‧‧PCIE交易
125‧‧‧PCIE終端邏輯
126‧‧‧資源
128、129‧‧‧LLI交易、封包、或LLI相容資料格式
230、335‧‧‧方法
402‧‧‧主裝置處理器
407‧‧‧主裝置PCIE-LLI轉換邏輯
423‧‧‧從屬裝置PCIE-LLI轉換邏輯
425‧‧‧從屬裝置PCIE終端邏輯
440‧‧‧PCIE-LLI轉換
441、445‧‧‧下行串流記憶體映射交易
442、447‧‧‧記憶體映射交易至LLI交易封包轉換邏輯
443‧‧‧下行串流LLI交易封包
444、449‧‧‧LLI交易封包至記憶體映射交易轉換邏輯
446、450‧‧‧上行串流記憶體映射交易
448‧‧‧上行串流LLI交易封包
451、455‧‧‧下行串流PCIE組態交易
452‧‧‧PCIE組態交易至LLI服務封包轉換邏輯
453‧‧‧下行串流LLI服務封包
454‧‧‧LLI服務封包至PCIE組態交易轉換邏輯
456、460‧‧‧上行串流訊息發訊中斷
457‧‧‧訊息發訊中斷至LLI服務交易轉換邏輯
458‧‧‧上行串流LLI服務封包
459‧‧‧LLI服務交易至訊息發訊中斷轉換邏輯
525‧‧‧終端邏輯
562‧‧‧服務PCIE記憶體映射交易的邏輯
563‧‧‧啟始PCIE記憶體映射交易的邏輯
564‧‧‧服務PCIE組態交易的邏輯
565‧‧‧PCIE相容組態暫存器及能力結構
566‧‧‧發訊PCIE相容訊息發訊中斷的邏輯
601‧‧‧應用處理器系統單晶片(SoC)
620A‧‧‧蜂巢式數據機
620B‧‧‧WiFi數據機
620C‧‧‧揮發性或非揮發性記憶體
620D‧‧‧輸入/輸出(I/O)裝置
670‧‧‧行動無線裝置
671‧‧‧電源晶片
672‧‧‧電池
700‧‧‧疊層協定堆疊
705‧‧‧交易層
706‧‧‧封包標頭/酬載
710‧‧‧鏈接層
720‧‧‧實體層
805‧‧‧D-PHY
810、811、816、856、861、867、871、876、976‧‧‧CSI
815‧‧‧DSI
850‧‧‧MPHY
855‧‧‧DigRF
860‧‧‧UniPro
865‧‧‧LLI
870‧‧‧SSIC
875‧‧‧PCIe
900‧‧‧低功率計算平台
905‧‧‧應用處理器
910‧‧‧數據機
912、961‧‧‧介面
915‧‧‧射頻積體電路(RFIC)
920‧‧‧電源管理
930‧‧‧無線介面
935‧‧‧無線
940‧‧‧揚聲器
945、1065‧‧‧麥克風
950‧‧‧功率放大器
960‧‧‧切換模組(等)
965‧‧‧天線調諧器
970、1024‧‧‧顯示器
971‧‧‧顯示器介面(DSI)
975‧‧‧攝影機
980‧‧‧儲存器
981‧‧‧通用快閃記憶體儲存(UFS)互連
985‧‧‧網路
990‧‧‧除錯器
991‧‧‧除錯介面
1000‧‧‧系統
1015‧‧‧系統記憶體
1020‧‧‧大量儲存器
1022‧‧‧快閃記憶體裝置
1025‧‧‧觸控螢幕
1030‧‧‧觸控板
1035‧‧‧嵌入式控制器
1036‧‧‧鍵盤
1037‧‧‧風扇
1038‧‧‧可信賴平台模組(TPM)
1039、1046‧‧‧熱感測器
1040‧‧‧感測器集線器
1041‧‧‧加速度計
1042‧‧‧周邊光感測器(ALS)
1043‧‧‧羅盤
1044‧‧‧迴轉儀
1045‧‧‧近場通訊(NFC)單元
1050‧‧‧WLAN單元
1052‧‧‧藍牙單元
1054‧‧‧攝影機模組
1055‧‧‧GPS模組
1056‧‧‧WWAN單元
1057‧‧‧用戶識別模組(SIM)
1060‧‧‧數位訊號處理器(DSP)
1062‧‧‧編碼器/解碼器(CODEC)及放大器
1063‧‧‧輸出揚聲器
1064‧‧‧耳機插口
本發明最好可能藉由參考至用於說明本發明實施例的以下描述及隨附圖式而理解。在該等圖式中：圖1係包括藉由LLI鏈路耦接至LLI從屬裝置之實施例的LLI主裝置之實施例的LLI環境之實施例的方塊圖。
圖2係可能由LLI主裝置實施的方法之實施例的方塊流程圖。
圖3係可能由LLI從屬裝置實施的方法之實施例的方塊流程圖。
圖4係描繪適當的PCIE-LLI轉換之範例實施例的方塊圖。
圖5係PCIE根聯合體積體終點邏輯之實施例的方塊圖。
圖6係可能將本發明之實施例合併於其中的行動無線裝置之實施例的方塊圖。
圖7描繪包括疊層堆疊之PCIe相容互連架構的實施例。
圖8描繪待透過互連架構的不同實體層傳輸之不同協定的實施例。
圖9描繪低功率計算平台的實施例。
圖10描繪計算系統之方塊圖的實施例。
【發明內容及實施方式】
本文揭示方法、設備、及系統以將一互連協定的列舉及/或組態機制用於另一不同互連協定。在以下描述中陳述許多具體細節(例如，具體互連協定、交易種類、交易轉換種類、邏輯實作、邏輯分割/積集細節、操作順序、及系統組件的種類及相互關係等)。然而，已理解可能實踐本發明實施例而無須此等特定細節。在其他實例中，未詳細顯示已為人所熟知之電路、結構、以及技術，以不模糊對此描述的理解。
圖1係包括藉由LLI鏈路115耦接至LLI從屬裝置120之實施例的LLI主裝置101之實施例的LLI環境100之實施例的方塊圖。術語「主(master)」及「從屬(slave)」與LLI規格書一致地使用。主裝置也可能代表主機裝置或簡單地代表第一裝置，且從屬裝置也可能代表託管裝置或簡單地代表第二裝置。LLI主裝置可能可操作以控制LLI從屬裝置。在部分實施例中，LLI主及從屬裝置可能係不同晶片、晶粒、積體電路、或可能係不同封 裝。
適當的LLI主裝置的範例包括，但未受限於應用處理器晶片及應用處理器系統單晶片(SoC)。合適的LLI從屬裝置的範例包括，但未受限於共處理器晶片、無線數據機晶片(例如，蜂巢式數據機晶片、無線區域網路(WLAN)數據機晶片等)、及資料儲存晶片(例如，快閃記憶體晶片)，僅舉幾個例子。如圖所示，LLI從屬裝置可能具有無線數據機、資料儲存裝置、共處理器、或由LLI主裝置使用的其他資源126。可能將LLI主及從屬裝置上的組件記憶體映射以協助裝置定址。LLI主裝置可能可操作以管理整體系統記憶體映射。
LLI主裝置包括處理器102、LLI控制器106、及記憶體控制器109。藉由一或多個匯流排或其他互連105將該處理器、LLI控制器、及記憶體控制器全部彼此耦接，或另外彼此通訊。記憶體控制器與記憶體111耦接或連接至其。LLI控制器106與LLI鏈路115的一端耦接或連接至其。該LLI控制器可操作以將主裝置與LLI鏈路耦接。LLI從屬裝置120也包括與LLI鏈路115之另一端耦接或連接至其的LLI控制器121。
在部分實施例中，可能將第一互連協定的列舉及/或組態機制用於或重用於第二、不同的互連協定。在一實施態樣中，第二互連協定可能不原生地具有列舉及/或組態機制。在另一實施態樣中，第二互連協定可能具有列舉及/或組態機制，但其可能不像第一互連協定一樣 好、廣泛、全面、良好發展、良好測試、有彈性、或快速。在另一實施態樣中，第二互連協定可能具有列舉及/或組態機制，但由於特定其他原因，其可能期望使用第一互連協定的列舉及/或組態機制(例如，因為其具有不存在於他者中的特性，因為熟悉度或偏好等)。
如更將於下文描述的，在部分實施例中，可能將週邊組件互連(PCI)、快速週邊組件互連(PCIE)、或擴充週邊組件互連(PCI-X)的列舉及/或組態機制用於或重用於MIPI LLI，雖然本發明的範圍並未受如此限制。在其他實施例中，可能將PCI、PCIE、或PCI-X以外的另一內部協定的列舉及/或組態機制用於或重用於LLI，例如，PCI、PCIE、或PCI-X的未來版本、PCI、PCIE、或PCI-X的衍生、與PCI、PCIE、或PCI-X相關的協定、與PCI、PCIE、或PCI-X相似的協定、PCI、PCIE、或PCI-X的替代、或具有可與PCI、PCIE、或PCI-X比較之列舉及/或組態能力的協定。或者，可能選擇性地使用具有列舉及/或組態能力的其他協定，例如，通用串列匯流排(USB)協定，衍生自或相關於USB的其他協定、或其他未來發展的協定。如本文所使用的，術語「週邊組件互連為基的協定」、及「PCI為基的協定」等共同地指稱PCI、PCIE、PCI-X、及基於或衍生自PCI的其他協定。在另一實施例中，可能將PCI、PCI-X、PCIE、或特定其他互連協定的列舉及/或組態機制用於或重用於LLI以外的互連協定(例如，LLI的未來版本或衍 生或具有有限列舉及/或組態能力的另一互連協定)。在其他實施例中，可能使用統一協定(Unipro)、digRF、超高速晶片間互連(SSIC)或其他取代LLI。在本文的實施例中，PCIE常使用為範例協定，雖然待理解PCIE可能替代地為PCI或PCI-X或USB，或具有列舉及組態機制的另一合適互連協定所取代。再者，在以下的實施例中，常將LLI使用為範例協定，雖然待理解LLI可能替代地為LLI的未來版本、LLI的衍生、與LLI相關的協定、與LLI相似的協定、或可從利用及/或重用另一不同互連協定之列舉及組態能力獲利的另一互連協定所取代。
再度參考圖1，記憶體111具有PCIE模組112。或者，記憶體可能具有與LLI不同之另一互連協定(例如，PCI、PCI-X、PCI為基的協定、USB等)的模組。在部分實施例中，PCIE模組可能可操作以控制透過PCIE匯流排的通訊。PCIE匯流排並未顯示，如更將於下文解釋的，實際上可能沒有PCIE匯流排。藉由例示，PCIE模組可能包括PCIE匯流排驅動器、PCIE軟體堆疊器、或相似功能。在部分實施例中，PCIE模組可能包括足以實施如本文描述的列舉及/或組態之實質習知的PCIE匯流排驅動程式、PCIE軟體堆疊、或至少其中的一部分。各種主要作業系統常包括適用於實施例的習知PCIE匯流排驅動程式及/或PCIE軟體堆疊。
習知PCIE匯流排驅動程式及/或PCIE軟體堆疊通常具有機制以列舉及組態附接至PCIE匯流排的裝 置。所說明的PCIE模組具有對PCIE列舉有用的PCIE列舉模組113，以將一或多個LLI從屬裝置列舉至LLI主裝置。藉由例示，PCIE列舉模組可能包括容許處理器發現或偵測附接至PCIE匯流排的裝置、發現或偵測附接至PCIE匯流排之裝置的能力、發現或偵測附接至PCIE匯流排之裝置將使用的資源(例如，裝置將使用多少記憶體)、所支援之中斷器的種類及數量、各裝置中的功能的種類及數量等的指令、碼、常式、或程序。所說明的PCIE模組也具有對PCIE組態有用的PCIE組態模組114。藉由例示，PCIE組態模組可能包括容許處理器組態附接至PCIE匯流排之裝置的指令、碼、常式、或程序，例如，藉由組態記憶體位址範圍、組態中斷向量、修改PCIE組態暫存器及/或能力結構等。在已顯示分離的PCIE列舉及組態模組的同時，其他實施例可能將此等模組組合成單一模組。在其他實施例中，可能包括PCIE列舉模組但不包括PCIE組態模組、或可能包括PCIE組態模組但不包括PCIE列舉模組。
在部分實施例中，PCIE列舉113及組態模組114可能係基本習知的，並可能對實施基本習知的列舉及組態有用。在部分實施例中，LLI主裝置101可能利用或重用基本習知的PCIE列舉及/或組態模組以透過LLI鏈路115實施LLI從屬裝置120的列舉及/或組態。在部分實施例中，此可能有助於避免發展特定用於LLI的新列舉及/或組態機制的需求，其可能有助於避免或至少降低發展時 間及成本。此外，PCIE列舉及組態模組傾向於受良好發展、測試、及瞭解。再者，彼等已經由數個主要作業系統而廣泛地可用。此外，PCIE使用已標準化的列舉及組態機制。此種已標準化之機制的使用可能有助於避免發展可能傾向於降低裝置互通性的客製及/或專屬列舉及/或組態機制。
再度參考圖1，處理器102可能執行PCIE列舉模組113及/或PCIE組態模組114的指令(例如，作為在處理器上執行之作業系統的一部分)，彼等可能分別組態處理器以具有PCIE列舉模組/機制/邏輯103及/或PCIE組態模組/機制/邏輯104。在部分實施例中，此可能導致處理器產生及提供PCIE或PCI為基的交易110。亦即，處理器可能產生及提供與LLI不同之互連協定的交易。PCIE列舉模組/機制/邏輯及/或PCIE組態模組/機制/邏輯可能透過一或多個互連105將PCIE或PCI為基的交易110提供至LLI主裝置的LLI控制器106。
LLI控制器包括與處理器102耦接之PCIE-LLI轉換邏輯107的實施例。在另一實施例中，PCIE-LLI轉換邏輯107可能與LLI控制器106分離，但與LLI控制器106耦接(例如，耦接在或邏輯地設置在LLI控制器及處理器之間)。PCIE-LLI轉換邏輯107可接收PCIE交易110。在部分實施例中，PCIE-LLI轉換邏輯107可能可操作以實施PCIE-至-LLI轉換及LLI-至-PCIE轉換。或者，可能包括PCI-LLI轉換邏輯以在PCI(或其他PCI為基的 協定)及LLI之間轉換，或可能包括其他邏輯以在LLI及除了LLI以外的另一互連協定之間轉換。PCIE-LLI轉換邏輯107可能可操作以將經接收PCIE交易110轉換為具現或代表PCIE交易110之對應的LLI交易、封包、或LLI相容資料格式128。在部分實施例中，該轉換可能包含將PCIE交易的位元或欄位映射至LLI封包或LLI相容資料格式的對應位元或欄位。將更於下文描述此可能如何完成的具體範例。然後PCIE-LLI轉換邏輯可能將LLI封包或其他LLI相容資料格式128提供至經耦接LLI堆疊邏輯108。在部分實施例中，LLI堆疊邏輯可能選擇性地代表包括交易層、資料鏈接層、PHY適配層、及一或多個M-PHY(等)的基本習知LLI堆疊。在部分實施例中，PCIE-LLI轉換邏輯可能可操作以將其產生的LLI交易提供至LLI堆疊邏輯108的交易層。LLI堆疊邏輯可能將已接收LLI封包轉換為對應MIPI符號，然後LLI堆疊邏輯108的M-PHY(等)及/或LLI控制器106可能透過LLI鏈路115傳輸具現或代表PCIE交易110的MIPI符號116(衍生自LLI封包128)。因此，在部分實施例中，用於列舉及/或組態的PCIE交易可能透過LLI鏈路運送為已衍生自LLI封包的MIPI符號。
LLI從屬裝置120包括LLI控制器121。該LLI控制器與LLI鏈路115的另一相反端耦接，並可操作以將LLI從屬裝置與LLI鏈路耦接。LLI控制器121包括LLI堆疊邏輯122。在部分實施例中，LLI堆疊邏輯122 可能選擇性地代表包括交易層、資料鏈接層、PHY適配層、及一或多個M-PHY(等)的基本習知LLI堆疊。LLI堆疊邏輯122的M-PHY(等)可能從LLI鏈路115接收具現或代表PCIE交易110的MIPI符號(衍生自LLI封包128)。LLI堆疊邏輯122可能處理MIPI符號並產生LLI交易、封包、或其他LLI相容資料格式129。LLI堆疊邏輯122的交易層可能將LLI交易或封包129提供至PCIE-LLI轉換邏輯123的實施例。或者，可能將LLI交易或封包提供至PCI-LLI轉換邏輯，或提供至邏輯以在LLI及除了PCI及PCIE之外的LLI以外的另一互連協定之間轉換。
在該描繪中，PCIE-LLI轉換邏輯123係LLI控制器121的一部分。在另一實施例中，PCIE-LLI轉換邏輯123可能與LLI控制器121分離，但與LLI控制器121耦接(例如，耦接在或邏輯地設置在LLI控制器及PCIE終端邏輯125的實施例之間)。PCIE-LLI轉換邏輯123可操作以實施PCIE-至-LLI轉換及LLI-至-PCIE轉換。或者，可能如本文他處所描述地實施其他PCI為基的轉換，或其他轉換。PCIE-LLI轉換邏輯可能將具現或代表PCIE交易110的已接收LLI交易或封包129轉換為對應的PCIE交易124。在部分實施例中，該轉換可能包含將LLI封包的位元或欄位映射至PCIE交易的合適對應位元或欄位。此種轉換的具體範例將更於下文討論。
將PCIE-LLI轉換邏輯123與PCIE終端邏輯 125的實施例耦接。或者，可能使用PCI終端邏輯，或可能使用LLI、PCI、及PCIE以外之另一互連協定的終端邏輯，而非PCIE終端邏輯。PCIE-LLI轉換邏輯123可能將其產生的PCIE交易124提供至PCIE終端邏輯125。在部分實施例中，提供至PCIE終端邏輯的PCIE交易124可能係完全相同，或至少質實完全相同於最初從處理器101提供的PCIE交易110(例如，PCIE交易124的封包之欄位中的位元可完全相同於PCIE交易110的封包之欄位中的位元)。在部分實施例中，PCIE終端邏輯可能具有與附接至PCIE匯流排之普通PCIE裝置一樣多的PCIE邏輯。或者，PCIE終端邏輯可能至少具有與支援期望用於特定實施例之期望列舉及/或組態所需的PCIE邏輯一樣多的PCIE邏輯。藉由例示，在部分實施例中，PCIE終端邏輯可能包括可能使用本文描述之實施例組態的PCIE(或其他PCI為基的)相容組態暫存器(例如，PCIE基底位址暫存器等)及能力結構。作為另一範例，在部分實施例中，PCIE終端邏輯可能包括邏輯以服務/實作記憶體映射交易及/或邏輯以服務/實作PCIE組態交易。在部分實施例中，PCIE終端邏輯可能包括在LLI從屬裝置中，即使LLI從屬裝置不必一定具有PCIE匯流排及/或PCIE終端邏輯不必一定與PCIE匯流排耦接。
在部分實施例中，PCIE終端邏輯可能代表PCIE根聯合體積體終端邏輯。在PCIE中，主機裝置有時在本技術中也指根聯合體積體裝置。遠端裝置有時稱為終 端或根聯合體終端。在歷史上，在PCI中，主機裝置及遠端裝置係附接至印刷電路板的不同晶片。PCIE也容許待將終端裝置與根聯合體裝置積集在晶片或晶粒上，取代在分離的遠端晶片上。此種積體裝置有時在本技術中也稱為根聯合體積體終端裝置。將根聯合體裝置及根聯合體積體終端裝置共同積集在晶片或晶粒上。在PCIE根聯合體積體終端邏輯的情形中，主裝置的處理器甚至可能不必知道或注意到中間LLI鏈路，而是可能與根聯合體積體終端裝置通訊，彷彿其與該處理器積集在晶片或晶粒上。
在部分實施例中，PCIE交易110及/或PCIE交易124可能用於列舉及/或組態LLI從屬裝置120。在組態情形中，PCIE交易124可能可操作以修改從屬裝置的PCIE為基(或其他PCI為基)的組態暫存器及/或能力結構。在部分實施例中，例如，在特定列舉的情形中，PCIE交易124可能導致或引起PCIE終端邏輯在待朝向LLI主裝置傳輸的相反方向上產生回應PCIE交易124。可能將此等PCIE交易124提供至從屬裝置的LLI控制器121、透過LLI鏈路115由LLI堆疊邏輯傳輸為MIPI符號、藉由主裝置之LLI控制器106的LLI堆疊接收為MIPI符號、在與先前描述的相反方向上有效地橫越。從屬裝置的PCIE-LLI轉換邏輯123可能將PCIE封包或交易124轉換為對應的LLI封包。可能透過LLI鏈路運送具現或代表PCIE交易124的MIPI符號116。主裝置的PCIE-LLI轉換邏輯107可能將從透過LLI鏈路接收之此等MIPI符號 恢復的LLI封包轉換為對應的PCIE交易110。此等PCIE交易110可能完全相同，或至少大致完全相同(例如，功能上等同)於原本傳送的PCIE交易124。
圖2係可能由LLI主裝置實施的方法230之實施例的方塊流程圖。在部分實施例中，圖2的操作及/或方法可能由圖1的LLI主裝置101及/或在其中實施。本文描述之用於LLI主裝置101的組件、特性、及具體選擇細節也將選擇性應用至該等操作及/或方法230，其在實施例中可能由LLI主裝置101及/或在其中實施。或者，圖2的該等操作及/或方法可能由與圖1之LLI主裝置相似或完全不同的LLI主裝置及/或在其中實施。再者，圖1的LLI主裝置可能實施與圖2之操作及/或方法相同、相似、或完全不同的操作及/或方法。
該方法包括在區塊231中在LLI主裝置內產生與LLI不同之互連協定的交易。在部分實施例中，該交易可能係PCI協定、PCIE協定、另一PCI為基的協定、或與LLI不同之另一協定的交易。在部分實施例中，該交易可能係與LLI鏈路耦接之LLI從屬裝置的列舉及與LLI鏈路耦接之LLI從屬裝置的組態之至少一者的一部分。
該方法包括在區塊232將與LLI不同之互連協定的交易轉換為LLI封包或交易。在部分實施例中，LLI封包可能具現或代表經產生之PCI為基的交易。在部分實施例中，該轉換可能包含將經產生之PCI為基的交易的位元或欄位映射至LLI封包的對應位元或欄位。在部分 實施例中，可能將LLI封包提供至選擇性地習知之LLI堆疊的交易層。
該方法也包括在區塊233在LLI鏈路上傳輸衍生自LLI封包的MIPI符號。在部分實施例中，MIPI符號可能具現或代表，並可能用於運送原本產生的PCI為基的交易或與LLI不同之互連協定的其他交易。
圖3係可能由LLI從屬裝置實施的方法335之實施例的方塊流程圖。在部分實施例中，圖3的操作及/或方法可能由圖1的LLI從屬裝置120及/或在其中實施。本文描述之用於LLI從屬裝置120的組件、特性、及具體選擇細節也可選擇性應用至該等操作及/或方法335，其在實施例中可能由LLI從屬裝置120及/或在其中實施。或者，圖3的該等操作及/或方法可能由與圖1之LLI從屬裝置相似或完全不同的LLI從屬裝置及/或在其中實施。再者，圖1的LLI從屬裝置可能實施與圖2之操作及/或方法相同、相似、或完全不同的操作及/或方法。
該方法包括在區塊336在LLI從屬裝置的LLI鏈路上接收已衍生自LLI封包的MIPI符號。在部分實施例中，已接收的MIPI符號可能具現或代表，或可能用於運送係PCI為基之協定的或其他與LLI不同之互連協定的交易。
該方法包括在區塊337將對應於及/或衍生自該已接收MIPI符號的LLI封包轉換為與LLI不同之互連協定的交易。在部分實施例中，可能將LLI封包轉換為 PCI協定、PCIE協定、或與LLI不同之另一協定的交易。在部分實施例中，該轉換可能包含將LLI封包的位元或欄位映射至該交易的對應位元或欄位。
該方法包括在區塊338服務與LLI不同之互連協定的交易。在部分實施例中，該交易可能使用PCI終端邏輯及PCIE終端邏輯之一者服務。在部分實施例中，服務該交易可能結合對LLI主裝置組態LLI從屬裝置及列舉LLI從屬裝置的至少一者實施。
圖2-3描繪主裝置產生交易並將代表此等交易的符號傳輸至從屬裝置的方法。或者，如先前提及的，也預期從屬裝置產生交易並將代表此等交易的符號傳輸至主裝置的類似反向法。在部分實施例中，此可能實質如同上文對圖1的描述完成。
圖4係描繪適當的PCIE-LLI轉換440之範例實施例的方塊圖。顯示主裝置PCIE-LLI轉換邏輯407的實施例及從屬裝置PCIE-LLI轉換邏輯423的實施例。在部分實施例中，圖4的主PCIE-LLI轉換邏輯407及/或從屬PCIE-LLI轉換邏輯423可能分別包括在圖1的LLI主裝置101及/或LLI從屬裝置120中。或者，圖4的主PCIE-LLI轉換邏輯407及/或從屬PCIE-LLI轉換邏輯423可能分別包括在與圖1相似或不同的LLI主及從屬裝置中。再者，圖1的LLI主裝置101及/或從屬裝置120可能具有與圖4相似或不同的PCIE-LLI轉換邏輯。
主裝置處理器402可能朝向主裝置PCIE-LLI 轉換邏輯的記憶體映射交易至LLI交易封包轉換邏輯442傳輸下行串流記憶體映射交易441。本文使用的術語「下行串流」係指從主裝置至從屬裝置的方向。相反地，本文使用的術語「上行串流」係指從從屬裝置至主裝置的方向。轉換邏輯442可能可操作以將下行串流記憶體映射交易441轉換為對應的下行串流LLI交易封包443。下行串流LLI交易封包443可能朝向從屬裝置PCIE-LLI轉換邏輯423傳輸。
從屬裝置PCIE-LLI轉換邏輯的LLI交易封包至記憶體映射交易轉換邏輯444可能接收下行串流LLI交易封包443。轉換邏輯444可能可操作以將下行串流LLI交易封包443轉換為對應的下行串流記憶體映射交易445。下行串流記憶體映射交易445可能朝向從屬裝置PCIE終端邏輯425傳輸。
從屬裝置PCIE終端邏輯425可能朝向從屬裝置PCIE-LLI轉換邏輯的記憶體映射交易至LLI交易封包轉換邏輯447傳輸上行串流記憶體映射交易446。轉換邏輯447可能可操作以將上行串流記憶體映射交易446轉換為對應的上行串流LLI交易封包448。可能將上行串流LLI交易封包448朝向主裝置PCIE-LLI轉換邏輯傳輸。
主裝置PCIE-LLI轉換邏輯的LLI交易封包至記憶體映射交易轉換邏輯449可能接收上行串流LLI交易封包448。轉換邏輯449可能可操作以將上行串流LLI交易封包448轉換為對應的上行串流記憶體映射交易450。 上行串流記憶體映射交易450可能朝向主裝置處理器402傳輸。
主裝置處理器402可能朝向主裝置PCIE-LLI轉換邏輯的PCIE組態交易至LLI服務封包轉換邏輯452傳輸下行串流PCIE組態交易451。LLI目前不支援組態交易。在部分實施例中，可能將PCIE的組態交易映射至可能透過LLI鏈路運送的LLI服務封包。轉換邏輯452可能可操作以將下行串流PCIE組態交易451轉換為對應的下行串流LLI服務封包453。可能將下行串流LLI服務封包453朝向從屬裝置PCIE-LLI轉換邏輯傳輸。
從屬裝置PCIE-LLI轉換邏輯的LLI服務封包至PCIE組態交易轉換邏輯454可能接收下行串流LLI服務封包453。轉換邏輯454可能可操作以將下行串流LLI服務封包453轉換為對應的下行串流PCIE組態交易455。下行串流PCIE組態交易455可能朝向從屬裝置PCIE終端邏輯425傳輸。
從屬裝置PCIE終端邏輯425可能朝向從屬裝置PCIE-LLI轉換邏輯的訊息發訊中斷至LLI服務交易轉換邏輯457傳輸上行串流訊息發訊中斷456。轉換邏輯457可能可操作以將上行串流訊息發訊中斷456轉換為對應的上行串流LLI服務封包458。可能將上行串流LLI服務封包458朝向主裝置PCIE-LLI轉換邏輯傳輸。
主裝置PCIE-LLI轉換邏輯的LLI服務交易至訊息發訊中斷轉換邏輯459可能接收上行串流LLI服務交 易458。該轉換邏輯459可能可操作以將上行串流LLI服務交易458轉換成對應的上行串流訊息發訊中斷460。上行串流訊息發訊中斷460可能朝向主裝置處理器402傳輸。
為更說明PCIE交易可能如何轉換成LLI交易層封包，考慮一些說明範例可能係有幫助的。記憶體映射讀取及其他記憶體映射交易可能不具有資料酬載。在此種情形中，LLI封包的多數欄位(例如，73位元LLI命令請求封包)可能基於PCIE交易的對應欄位(例如，48位元PCIE請求標頭格式)填寫。例如，可能將PCIE交易的位址及長度欄位直接映射至LLI交易層封包的對應長度及位址欄位。其他欄位，諸如，Requester ID、Tag、及BE欄位可能被靜態地設定。可能將其他欄位，諸如，記憶體屬性，傳送為該等經設定欄位的一部分。現在考慮具有資料酬載的記憶體映射寫入或其他記憶體映射交易。可能如剛於上文描述的，將PCIE寫入請求交易轉換成LLI命令請求封包。此外，可能將PCIE資料酬載的每個64位元轉換成LLI寫入資料請求封包。可能將相似方式用於讀取回應。現在考慮PCIE組態交易。可能將PCIE組態交易(例如，48位元PCIE組態請求交易)轉換成LLI服務封包(例如，73位元LLI服務寫入位址請求封包)。特定欄位，諸如，Requester ID、Tag、及Bus/Dev/Fn數欄位可能靜態地設定。可能將暫存器數傳送為位址的一部分。若有需要，可能將其他欄位傳送為未使用位址欄位的一部 分。
圖5係PCIE根聯合體積體終點邏輯525之實施例的方塊圖。在部分實施例中，圖5的終端邏輯525可能包括在圖1的LLI從屬裝置120中。或者，終端邏輯525可能包括在與圖1相似或完全不同的LLI從屬裝置中。再者，圖1的LLI從屬裝置可能包括與圖5相同、相似、或完全不同的終端邏輯。
終端邏輯包括服務PCIE記憶體映射交易的邏輯562，及啟始PCIE記憶體映射交易的邏輯563。終端邏輯也包括服務PCIE組態交易的邏輯564、及PCIE相容組態暫存器及能力結構565。終端邏輯也包括發訊PCIE相容訊息發訊中斷的邏輯566。在部分實施例中，此等邏輯各者可能與習知PCIE根聯合體積體終端邏輯中的邏輯相似、大致相同、或相同。在部分實施例中，包括終端邏輯的LLI從屬裝置可能不具有PCIE匯流排，及/或即使有一PCIE匯流排，該終端邏輯可能不與該PCIE匯流排耦接或通訊。
圖6係可能將本發明之實施例合併於其中的行動無線裝置670之實施例的方塊圖。在各種實施例中，行動無線裝置可能包括膝上型電腦、平板電腦、智慧型手機、行動電話、數位音訊播放器、或在本技術中已知的其他行動無線裝置。在部分實施例中，圖1的LLI主及/或從屬裝置可能包括在圖6的行動無線裝置中。或者，圖1的LLI主及/或從屬裝置可能包括在與圖6相似或完全不 同的裝置中。再者，圖6的裝置可能包括與圖1相同、相似、或完全不同的LLI主及/或從屬裝置之任一者。
行動無線裝置包括應用處理器系統單晶片(SoC)601。該SoC具有處理器602及LLC控制器606。該SoC可能如本文他處揭示地合併轉換邏輯的實施例。包括天線的蜂巢式數據機620A具有藉由LLI鏈路615A與LLC控制器606耦接的LLI控制器621A。包括天線的WiFi數據機620B具有藉由LLI鏈路615B與LLC控制器606耦接的LLI控制器621B。偶極天線使用在部分，但非所有的無線裝置中。揮發性或非揮發性記憶體620C具有藉由LLI鏈路615C與LLC控制器606耦接的LLI控制器621C。包括在部分但非全部裝置中的揮發性記憶體的一範例係動態隨機存取記憶體(DRAM)。包括在部分但非全部裝置中的非揮發性記憶體的一範例係快閃記憶體。輸入/輸出(I/O)裝置620D具有藉由LLI鏈路615D與LLC控制器606耦接的LLI控制器621D。合適的I/O裝置的一些範例包括，但未受限於，揚聲器或其他音訊輸出裝置、鍵板輸出、顯示裝置輸出、觸控螢幕輸入、及振動器輸出等。蜂巢式數據機、WiFi數據機、揮發性或非揮發性記憶體、或I/O裝置的任一者可能合併本文他處揭示的轉換邏輯及終端邏輯之實施例。行動無線裝置也包括與SoC601耦接的電源晶片671。電源晶片與可操作以對行動無線裝置供電的電池672耦接。
轉向圖7，描繪疊層協定堆疊的實施例。疊層 協定堆疊700包括任何型式的疊層通訊堆疊，諸如，快速通道互連(QPI)堆疊、PCIe堆疊、下一代高效能計算互連堆疊、或其他疊層堆疊。在一實施例中，協定堆疊700係包括交易層705、鏈路層710、及實體層720的PCIe協定堆疊。可能將介面表示為通訊協定堆疊700。表示為通訊協定堆疊也可能指實作/包括協定堆疊的模組或介面。
快速PCI使用封包以在組件之間通訊資訊。封包形成在交易層705及資料鏈路層710中，以將來自傳輸組件的資訊運載至接收組件。當經傳輸封包流經其他層時，以在該等層處置封包所需的額外資訊擴充彼等。在接收側，反轉處理發生且封包從彼等的實體層720表示變換成資料鏈路層710表示，且最終(針對交易層封包)變換成可由接收裝置之交易層705處理的型式。
在一實施例中，交易層705在裝置的處理核心及互連架構之間提供介面，諸如，資料鏈路層710及實體層720。關於此問題，交易層705的主要責任係組裝及分解封包(亦即，交易層封包或TLP)。交易層705典型地管理用於TLP的信用為基的流程控制。PCIe實作分裂交易，亦即，具有依時間分割的請求及回應的交易，在目標裝置收集用於該回應之資料的同時，容許鏈路運載其他流量。
此外，PCIe使用信用為基的流程控制。在此方案中，裝置通知交易層705中的各接收緩衝器的最初信用量。在鏈路之相反端的外部裝置，諸如圖1中的控制器 集線器115，計算由各TLP消耗的信用數。若交易未超過信用限制，交易可能傳輸。在接收回應時，恢復信用量。信用方案的優點係假設未遭遇信用限制，則信用傳回的延遲不會影響效能。
在一實施例中，四個交易位址空間包括組態位址空間、記憶體位址空間、輸入/輸出位址空間、及訊息位址空間。記憶體空間交易包括一或多個讀取請求及寫入請求以將資料傳輸至記憶體映射位置/自記憶體映射位置傳輸資料。在一實施例中，記憶體空間交易能使用二個不同位址格式，例如，短位址格式，諸如，32位元位址，或長位址格式，諸如，64位元位址。組態空間交易用於存取PCIe裝置的組態空間。至組態空間的交易包括讀取請求及寫入請求。將訊息空間交易(或，簡單地稱為訊息)界定成支援PCIe代理者之間的頻內通訊。
因此，在一實施例中，交易層705組裝封包標頭/酬載706。用於目前封包標頭/酬載的格式可能在PCIe規格網站的PCIe規格書中發現。
圖8描繪用於本文揭示的一或多個介面之範例協定堆疊的實施例。例如，互連可能包括實體層(PHY)以提供電/物理通訊，同時更高階的層，諸如，協定、交易、應用、或鏈路層，可能提供額外的通訊功能。此處，MPHY 850能以複數個不同的協定層實作，諸如，DigRF 855、UniPro 860、LLI 865、SSIC 870(亦即，USB 3協定)、或PCIe 875(亦即，Mobile Express)。實體層也包括D-PHY 805。協定層也包括CSI 810及DSI 815。應用層也包括CSI 811、CSI 816、CSI 856、CSI 861、CSI 867、CSI 871、及CSI 876。
參考圖9，描述低功率計算平台的實施例。在一實施例中，低功率計算平台900包括使用者裝備(UE)。在部分實施例中，UE係指可能用於通訊的裝置，諸如，具有語音通訊能力的裝置。UE的範例包括電話、智慧型手機、平板電腦、超可攜筆記型電腦、及低功率筆記型電腦。然而，低功率計算平台也可能指任何其他平台，以得到低功率操作點，諸如，平板電腦、低功率筆記型電腦、超可攜或超薄筆記型電腦、微伺服器伺服器、低功率桌上型電腦、傳輸裝置、接收裝置、或任何其他已知或可用的計算平台。所描繪的平台描畫許多不同的互連以耦接多個不同裝置。於下文提供此等互連的範例討論，以提供實作的選項及本文揭示之設備及方法的納入。然而，低功率平台900不需要包括或實作所描畫的互連或裝置。再者，可能包括未具體顯示的其他裝置及互連結構。
在圖的中央開始，平台900包括應用處理器905。通常此包括低功率處理器，其可能係本文描述或產業中已知之處理器組態的版本。作為一範例，將處理器905實作為系統單晶片(SoC)。作為具體說明範例，處理器905包括美國加州聖克拉拉Intel公司銷售的Intel® Architecture CoreTM為基的處理器，諸如i3、i5、i7、或其他此種處理器。然而，理解其他低功率處理器，諸如， 加州桑尼維爾的Advanced Micro Devices,Inc.(AMD)銷售的處理器、來自加州桑尼維爾的MIPS Technologies,Inc.之以MIPS為基的設計的處理器、由ARM Holdings,Ltd.授權之ARM為基的設計或彼等的客戶、或彼等的被授權方或採納方的處理器可能替代地存在於其他實施例中，諸如，Apple A5/A6處理器、Qualcomm Snapdragon處理器、或TI OMAP處理器。須注意當來自此等公司的處理器及SoC技術進步時，可能將描繪成與主處理器905分離的多個組件整合在SoC上。結果，相似互連(及其中的發明)可能在「晶粒上」使用。
在一實施例中，應用處理器905運行作業系統、使用者介面、及應用程式。此處，應用處理器905常承認作業系統、使用者介面、及應用程式所使用的指令集架構(ISA)或與其關聯，以指導處理器905之操作/執行。其也典型地介接至感測器、攝影機、顯示器、麥克風、及大量儲存器。部分實作將時間臨界電信相關處理卸載至其他組件。
如所描畫的，將主處理器905耦接至無線介面930，諸如，WLAN、WiGig、WirelessHD、或其他無線介面。此處，將LLI、SSIC、或UniPort相容互連用於耦接主處理器905及無線介面930。
LLI代表低延遲介面。LLI典型地致能二裝置間的記憶體分享。雙向介面在二裝置之間輸送記憶體交易並容許裝置存取另一裝置的區域記憶體；完成此通常並不 需要軟體介入，如同其係單一裝置。在一實施例中，LLI容許三類流量、透過鏈路運載訊號、降低GPIO計數。例如，LLI界定用於通訊的疊層協定堆疊或實體層(PHY)，諸如，於下文更詳細地描述的MPHY。
SSIC係指超高速晶片間互連。SSIC可能致能使用低功率實體層之高速USB裝置的設計。例如，使用MPHY層，針對更佳功率效能透過MPHY使用USB 3.0相容協定及軟體。
UniPro描述具有抽象實體層的疊層協定堆疊，提供用於互連範圍廣泛之裝置及組件：應用處理器、共處理器、數據機、及周邊，並支援包括控制訊息、大量資料轉移、及封包化串流的不同種類之資料流量的通用、錯誤管理、高速解決方案。UniPro可能支援MPHY或DPHY的使用。
其他介面也可能經由可能使用本文描述之設備及方法的其他介面直接耦接至主處理器905，諸如，除錯器990、網路985、顯示器970、攝影機975、及儲存器980。
除錯器介面990及網路985經由除錯器介面991與應用處理器905通訊，例如，PTI、或網路連接，例如，透過功能網路連接985操作的除錯器介面。
顯示器970包括一或多個顯示器。在一實施例中，顯示器970包括具有能接收/感測觸控輸入之一或多個觸碰感測器的顯示器。此處，經由顯示器介面 (DSI)971將顯示器970耦接至應用處理器905。DSI 971界定主處理器及周邊裝置之間的協定，其可能使用D-PHY實體介面。其典型地採用用於視訊格式及發訊的像素格式及已界定命令集，諸如，顯示器像素介面2(DPI-2)，並經由，諸如，顯示器命令集(DCS)控制顯示器模組參數。例如，DSI 971以約每線1.5Gb/s至6Gb/s的速率操作。
在一實施例中，攝影機975包括用於靜態相片、視訊拍攝、或二者的影像感測器。正面及背面攝影機常見於行動裝置。雙攝影機可能用於提供立體支援。如所描畫的，經由周邊互連，諸如，CSI 976，將攝影機975耦接至應用處理器905。CSI 976界定周邊裝置(例如，攝影機、影像訊號處理器)及主處理器(例如，905、基帶、應用引擎)之間的介面。在一實施例中，透過係具有資料及時鐘訊號之單向差動串接介面的DPHY實施影像資料轉移。在一實施例中，周邊的控制在分離的背頻道上發生，諸如，攝影機控制。作為說明範例，CSI的速度範圍可能從50Mbps-2Gbps，或其中的任何範圍/值。
在一實施例中，儲存器980包括由應用處理器905使用的非揮發性記憶體，以儲存大量資訊。其可能基於快閃記憶體技術或磁性類型的儲存器，諸如，硬碟。此處，經由通用快閃記憶體儲存(UFS)互連981將儲存器980耦接至處理器905。在一實施例中，UFS 981包括針對低功率計算平台，諸如，行動系統定制的互連。例 如，其使用佇列特性提供200及500MB/s之間的傳輸率(例如，300MB/s)，以增加隨機讀取/寫入速度。在一實作中，UFS 981使用MPHY實體層及協定層，諸如UniPro。
數據機910通常代表調變器/解調變器。數據機910典型地將介面提供至蜂巢式網路。其能依據所使用的通訊標準與不同網路種類及不同頻率通訊。在一實施例中，支援語音及資料連接二者。使用任何已知互連，諸如，LLI、SSIC、UniPro、Mobile Express等之一或多者，將數據機910耦接至主處理器905。
在一實施例中，使用控制匯流排耦接控制或資料介面，諸如，無線935、揚聲器940、麥克風945。此種匯流排的範例係SLIMbus；能支援範圍廣泛之音訊及控制解決方案的彈性低功率多點介面。其他範例包括PCM、I2S、I2C、SPI、及UART。無線935包括介面，諸如，二裝置之間的短距通訊標準(例如，藍牙或NFC)、能三角測量位置及/或時間的導航系統(例如，GPS)、用於類比或無線電廣播(例如，FM無線電)的接收器、或其他已知無線介面或標準。揚聲器(等)940包括產生聲音的任何裝置，諸如，電機裝置以產生鈴聲或音樂。可能針對立體或多通道聲音使用多個揚聲器。麥克風945常用於語音輸入，諸如，通話期間的交談。
射頻積體電路(RFIC)915係實施類比處理，諸如，無線電訊號的處理，例如，放大、混合、濾 波、及數位轉換。如所描畫的，經由介面912將RFIC 915耦接至數據機910。在一實施例中，介面912包括支援通訊標準，諸如，LTE、3GPP、EGPRS、UMTS、HSPA+、及TD-SCDMA，的雙向、高速介面(例如，DigRF)。作為具體範例，DigRF使用基於M-PHY實體層的框導向協定。DigRF典型地指目前在每線1.5或3Gbps間操作之具有最佳化插腳數之RF友善、低延遲、低功率的，並可使用多線組態，諸如，4線。
介面961(例如，RF控制介面)包括彈性匯流排，以支援簡單至複雜的裝置。作為具體範例，介面961包括針對RF前端組件之控制設計的可撓二線串聯匯流排。一主匯流排可能寫入至多個裝置並從多個裝置讀取，諸如，功率放大器950以放大RF訊號、感測器以接收感測器輸入、切換模組(等)960以依據網路模式在RF訊號路徑之間切換、及天線調諧器965以補償不佳天線狀況或增強帶寬。在一實施例中，介面961具有用於時序臨界事件及低EMI的群組觸發功能。
使用電源管理920以將經電源管理電壓供應至行動裝置900中的所有不同組件，諸如，針對行動裝置中的組件降低電壓或增加其以改善效率。在一實施例中，其也控制及監視電池的充電及剩餘能量。電池介面可能使用在電源管理920及電池之間。作為說明範例，電池介面包括在行動終端及智慧型/低成本電池之間的單線通訊。
現在參考圖10，描繪出現在根據本發明的實 施例之電腦系統中的組件的方塊圖。如圖10所示，系統1000包括任何組件組合。此等組件可能實作為適用在電腦系統中的IC、其之部分、離散電子裝置、或其他模組、邏輯、硬體、軟體、韌體、或彼等的組合，或實作為另外合併在電腦系統之框架內的組件。也須注意圖10的方塊圖企圖顯示電腦系統之許多組件的高階視圖。然而，待理解在其他實作中，可能將部分顯示組件省略、可能存在額外組件、且所示組件的不同配置可能發生。結果，以上描述的本發明可能實作在下文說明或描述之一或多個互連的任何部分中。
如圖10所示，在一實施例中，處理器1010包括微處理器、多核心處理器、多執行緒處理器、超低電壓處理器、嵌入式處理器、或其他已知的處理元件。在本說明實作中，處理器1010的作用如同主處理單元及用於與系統1000之許多各種組件通訊的中央集線器。作為一範例，將處理器1010實作為系統單晶片(SoC)。作為具體說明範例，處理器1010包括美國加州聖克拉拉Intel公司銷售的Intel® Architecture CoreTM為基的處理器，諸如i3、i5、i7、或其他此種處理器。然而，理解其他低功率處理器，諸如，加州桑尼維爾的Advanced Micro Devices Inc.(AMD)銷售的處理器、來自加州桑尼維爾的MIPS Technologies,Inc.之以MIPS為基的設計的處理器、由ARM Holdings,Ltd.授權之ARM為基的設計或彼等的客戶、或彼等的被授權方或採納方的處理器可能替代地存在 於其他實施例中，諸如，Apple A5/A6處理器、Qualcomm Snapdragon處理器、或TI OMAP處理器。須注意此等處理器的許多客戶的版本係經修改及改變的；然而，彼等可能支援或認識如處理器授權商所陳述之實施已界定演算法的特定指令集。此處，微結構實作可能改變，但處理器的架構功能通常一致。將更於下文討論與一實作中之處理器1010的架構及操作有關的特定細節以提供說明範例。
在一實施例中，處理器1010與系統記憶體1015通訊。作為說明範例，在一實施例中其可經由多個記憶體裝置實作以提供給定量的系統記憶體。例如，記憶體可依據電子裝置工程聯合委員會(JEDEC)低功率雙倍資料速率(LPDDR)為基的設計，諸如，依據JEDEC JESD 209-2E(2009年四月發佈)的目前LPDDR2標準，或待稱為LPDDR3或LPDDR4之提供對LPDDR2的擴充以增加帶寬的下一代LPDDR標準。在各種實作中，個別記憶體裝置可能係不同封裝種類的，諸如，單晶粒封裝(SDP)、雙晶粒封裝(DDP)、或四晶粒封裝(Q17P)。在部分實施例中，將此等裝置直接焊接在主機板上以提供低外形解決方案，同時在其他實施例中，將該等裝置組態為藉由給定連接器依次耦接至主機板的一或多個記憶體模組。且當然，其他記憶體實作係可能的，諸如，其他種類的記憶體模組，例如，包括但未受限於microDIMM、MiniDIMM之不同類型的雙進線記憶體模組(DIMM)。在特定的說明實施例中，記憶體容量在2GB 及16GB之間，並可能組態為DDR3LM封裝或經由球柵陣列(BGA)焊接在主機板上的LPDDR2或LPDDR3記憶體。
為提供資訊的持久儲存，諸如，資料、應用程式、及一或多個作業系統等，大量儲存器1020也可能耦接至處理器1010。在各種實施例中，為致能更薄及更輕的系統設計並改善系統反應性，此大量儲存器可能經由SSD實作。然而，在其他實施例中，該大量儲存器可能主要使用具有作為SSD快取記憶體使用之較小量SSD儲存器的硬碟驅動器(HHD)實作，以在關機事件期間致能背景狀態及其他此種資訊的非揮發性儲存，使得快速開機可在系統活動重啟動時發生。也如圖10所示，可能，例如經由串列周邊介面(SPI)將快閃記憶體裝置1022耦接至處理器1010。此快閃記憶體裝置可能提供系統軟體的非揮發性儲存，包括該系統的基本輸入/輸出軟體(BIOS)以及其他韌體。
在各種實施例中，該系統的大量儲存器係藉由SSD單獨實作或實作為硬碟、光碟、或具有SSD快取記憶體的其他驅動器。在部分實施例中，將大量儲存器實作為SSD或實作為伴隨有恢復(RST)快取記憶體模組的HHD。在各種實作中，HDD提供在320GB-4兆位元組(TB)之間及之上的儲存量，同時RST快取記憶體係使用具有24GB-256GB之容量的SSD實作。須注意可能將此種SSD快取記憶體組態成單級快取記憶體(SLC)或多 級快取記憶體(MLC)選項，以提供適當的反應等級。在僅有SSD的選項中，可能將該模組容納在各種位置中，諸如，mSATA或NGFF插槽中。例如，SSD具有範圍從120GB-1TB的容量。
各種輸入/輸出(IO)裝置可能存在於系統1000內。將可能係組態在框架之蓋部分內的高清晰度LCD或LED面板的顯示器1024具體地顯示在圖10之實施例中。此顯示面板也可能提供為，例如，適於在該顯示面板外部上方的觸控螢幕1025，使得經由使用者與此觸控螢幕的互動，可將使用者輸入提供至該系統以致能期望操作，例如，關於資訊的顯示、及資訊的存取等。在一實施例中，可能經由可實作為高效能圖形互連的顯示器互連將顯示器1024耦接至處理器1010。可能經由另一互連將觸控螢幕1025耦接至處理器1010，其在一實施例中可係I2C互連。如更於圖10所示，除了觸控螢幕1025外，藉由觸控的使用者輸入也可經由可能組態在框架內並也可能如觸控螢幕1025耦接至相同I2C互連的觸控板1030發生。
在各種實施例中，該顯示器可有不同尺寸，例如，11.6"或13.3"螢幕、並可能具有16：9縱橫比、及至少300流明的亮度。該顯示器可能係全高清晰(HD)解析度(至少1920×1080p)的，與嵌入式顯示埠(eDP)相容，並係具有面板自復新的低功率面板。
至於觸控螢幕能力，該系統可能提供係多觸 控電容的及至少5點觸控能力的顯示多觸控面板。且在部分實施例中，顯示器可能係10點觸控能力的。在一實施例中，將觸控螢幕收容在防損及抗刮玻璃內並針對低摩擦塗佈(例如，Gorilla GlassTM或Gorilla Glass 2TM)以降低「手指燙傷」並避免「手指略過」。為提供強化觸控體驗及反應性，在部分實作中，該觸控面板具有多點觸控功能，諸如，在捏合縮放期間少於每靜態視圖2圖框(30Hz)，及每200ms之圖框(30Hz)少於1cm的單點觸控功能(手指至指標的延遲)。在部分實作中，該顯示器支援具有最小螢幕邊框之也與面板表面齊平的邊靠邊玻璃，及當使用多點觸控時的有限IO干擾。
針對知覺計算及其他目的，各種感測器可能存在於該系統內並可能以不同方式耦接至處理器1010。特定慣性及環境感測器可能經由感測器集線器1040耦接至處理器1010，例如，經由I2C互連。在圖10所示的實施例中，此等感測器可能包括加速度計1041、周邊光感測器(ALS)1042、羅盤1043、及迴轉儀1044。其他環境感測器可能包括一或多個熱感測器1046，其在部分實施例中經由系統管理匯流排(SMBus)匯流排耦接至處理器1010。
例如，關於電源管理/電池壽命問題，至少部分基於來自周邊光感測器的資訊，決定該平台位置的周邊光狀況並因此控制該顯示器的強度。因此，操作顯示器時消耗的電力在特定光狀況下降低。
在實施例中，OS可能係實作連線待機(在本文中也稱為Win8 CS)的Microsoft® Windows® 8 OS。Windows 8連線待機或具有相似狀態的另一OS可經由如本文描述的平台提供非常低的超閒置功率以致能應用程式以非常低的功率消耗保持連線，例如，至雲端為基的位置。該平台可支援3個電力狀態，亦即，螢幕開啟(正常)；連線待機(作為預設的「關閉」狀態)；及關機(零瓦特功率消耗)。因此在連線待機狀態中，即使螢幕係關閉的，平台在邏輯上仍係開啟的(以最小功率等級)。在此種平台中，可使電源管理對應用程式透明並維持固定連接性，特別由於卸載技術致能最低供電組件實施操作。
也在圖10中看到，各種周邊裝置可能經由低插腳數(LPC)互連耦接至處理器1010。在所示的實施例中，各種組件可經由嵌入式控制器1035耦接。此種組件可包括鍵盤1036(例如，經由PS2介面耦接)、風扇1037、及熱感測器1039。在部分實施例中，觸控板1030也可能經由PS2介面耦接至EC 1035。此外，也可能經由此LPC互連將安全處理器，諸如，依據可信賴計算組織(TCG)之日期為2003年10月2日的TPM規格書第1.2版的可信賴平台模組(TPM)1038，耦接至處理器1010。然而，理解本發明的範圍並未受限於此方面，且安全處理及安全資訊的儲存可能係在另一受保護位置中，諸如，安全共處理器中的靜態隨機存取記憶體(SRAM)，或僅在 受安全領地(SE)處理器模式保護時解密的經加密二進位大型資料物件(blob)。
在特定實作中，周邊埠可能包括高清晰度媒體介面(HDMI)連接器(其可有不同形狀因子，諸如，全尺寸、迷你尺寸、或微尺寸)；一或多個USB埠，諸如，依據通用串列匯流排3.0修訂版規格書(2008年十一月)的全尺寸外接埠，當系統在連線待機狀態或插入AC牆面電源時，具有對USB裝置之充電供電(諸如，智慧型手機)的至少一埠。此外，可能提供一或多個ThunderboltTM埠。其他埠可能包括可外部存取讀卡機，諸如，全尺寸SD-XC讀卡機及/或用於WWAN的SIM卡讀卡機(例如，8插腳讀卡機)。針對音訊，可存在具有立體聲及麥克風能力(例如，組合功能)，支援插口偵測(例如，耳機僅支援使用在蓋中的麥克風或耳機具有在纜線中的麥克風)的3.5mm插口。在部分實施例中，此插口係可在立體耳機及立體麥克風輸入之間重調配工作的。又，可提供用於耦接至AC電力塊的電力插口。
系統1000可用各種方式，包括無線地與外部裝置通訊。在圖10所示的實施例中，存在各種無線模組，彼等各者可對應於針對特定無線通訊協定組態的無線電。用於短距無線通訊，諸如，近場，的一方式可能係經由近場通訊(NFC)單元1045，在一實施例中，其可能經由SMBus與處理器1010通訊。須注意經由此NFC單元1045，彼此鄰近的裝置可通訊。例如，使用者可經由將在 接近關係中的二裝置調適在一起並致能資訊的轉移，諸如，識別資訊、支付資訊、資料，諸如，影像資料等，致能系統1000與另一(例如)可攜裝置通訊，諸如，使用者的智慧型手機。無線電力轉移也可能使用NFC系統實施。
使用本文描述的NFC單元，使用者可針對藉由利用一或多個此種裝置之線圈間的耦接的近場耦接功能(諸如，近場通訊及無線電力轉移(WPT))，使裝置側對側地靠在一起並側接側地放置裝置。更具體地說，實施例提供具有策略地塑形及放置的鐵氧體材料的裝置，以對該等線圈提供更佳耦接。各線圈具有與其關聯的電感，其可結合該系統的電阻、電容、及其他特性選擇，以致能該系統的共同共振頻率。
如更在圖10中看見的，額外無線單元可包括其他短距無線引擎，包括WLAN單元1050及藍牙單元1052。使用WLAN單元1050，可實現依據經給定之電機電子工程師學會(IEEE)802.11標準的Wi-FiTM通訊，同時經由藍牙單元1052，經由藍牙協定的短距通訊可發生。此等單元可經由，例如，USB鏈路或通用非同步接收器發射器(UART)鏈路與處理器1010通訊。或此等單元可能經由根據Peripheral Component Interconnect ExpressTM(快速週邊組件互連)(PCIeTM)協定的互連耦接至處理器1010，例如，依據PCI ExpressTM規格基本規格書第3.0版(2007年1月17日出版)，或另一此種協 定，諸如串接資料輸入/輸出(SDIO)標準。當然，在可能組態在一或多個附加卡上的此等周邊裝置之間的實際實體連接可藉由適於主機板的NGFF連接器。
此外，例如，根據蜂巢式或其他無線廣域協定的無線廣域通訊可經由WWAN單元1056發生，其可能依次耦接至用戶識別模組(SIM)1057。此外，為致能位置資訊的接收及使用，GPS模組1055也可能存在。須注意在圖10所示的實施例中，WWAN單元1056及積體攝影裝置，諸如，攝影機模組1054，可能經由給定的USB協定，諸如，USB 2.0或3.0鏈路、或UART或I2C協定通訊。再次，此等單元的實際實體連接可經由將NGFF-附加卡配接至組態在主機板上的NGFF連接器。
在特定實施例中，無線功能可使用支援Windows 8 CS的，例如，WiFiTM 802.11 ac解決方案(例如，與IEEE802.11 abgn回溯相容的附加卡)模組地提供。此卡可組態在內部插槽中(例如，經由NGFF配接器)。額外模組可能提供藍牙能力(例如，具有回溯相容性的藍牙4.0)以及Intel®無線顯示功能。此外，NFC支援可能經由分離裝置或多功能裝置提供，並可針對便於存取定位在，例如，框架的右前部分中。額外模組可能係可提供對3G/4G/LTE及GPS之支援的WWAN裝置。此模組可實作在內部(例如，NGFF)插槽中。可對WiFiTM、藍牙、WWAN、NFC、及GPS提供依據無線十億位元規格書(2010月七月)，致能從WiFiTM至WWAN無線電，無 線十億位元(WiGig)之無縫傳輸的積集天線支援，且反之亦然。
為提供音訊輸入及輸出，音訊處理器可經由數位訊號處理器(DSP)1060實作，其可能經由高清晰音訊(HDA)鏈路耦接至處理器1010。相似地，DSP 1060可能與可能依次耦接至可能實作在框架內的輸出揚聲器1063的積體編碼器/解碼器(CODEC)及放大器1062通訊。相似地，可耦接放大器及CODEC 1062以從麥克風1065接收音訊輸入，其在實施例中可經由雙陣列麥克風(諸如，數位麥克風陣列)實作，以提供高品質音訊輸入以致能該系統內之各種操作的語音啟動控制。也須注意音訊輸出可從放大器/CODEC 1062提供至耳機插口1064。雖然在圖10的實施例中以此等特定組件顯示，應理解本發明的範圍並未在此方面受限。
在部分實施例中，處理器1010可能藉由外部電壓調整器(VR)及積集在處理器晶粒內側之稱為全積體電壓調整器(FIVR)的多個內部電壓調整器供電。在處理器中使用多個FIVR致能將組件分組至分離的電力平台，使得電力受FIVR調整並僅供應至該群組中的該等組件。在電源管理期間，當將處理器置於特定低功率狀態中時，可能將一FIVR的給定電力平台的電源關閉或關機，同時另一FIVR的另一電力平台持續活動或完整供電。
在一實施例中，持續電力平台可在部分深睡眠狀態期間使用，以將用於數個I/O訊號的I/O插腳開 機，諸如，在處理器及PCH之間的介面、與外部VR的介面、及與EC 1035的介面。此持續電力平台也可對支援在睡眠狀態期間將處理器背景儲存於其中之板上SRAM或其他快取記憶體的晶粒上電壓調整器供電。持續電力平台也用於將監視及處理器各種喚醒來源訊號之處理器的喚醒邏輯開機。
在電源管理期間，在其他電力平台電源關閉或關機的同時，當處理器進入特定深睡眠狀態時，持續電力平台維持開機以支援上文參考的組件。然而，當不需要此等組件時，此可導致不必要的電力消耗或損耗。結果，實施例可能提供連線待機睡眠狀態以使用專用電力平台維持處理器背景。在一實施例中，連線待機睡眠狀態有助於使用PCH的資源的處理器喚醒，該PCH自身可能與處理器存在於封裝中。在一實施例中，連線待機睡眠狀態在處理器喚醒之前有助於持續PCH中的處理器架構功能，此致能將先前在深睡眠狀態期間保持開機之所有非必要處理器組件關閉，包括關閉所有時鐘。在一實施例中，PCH包含時間戳記計數器(TSC)及在連續待機狀態期間用於控制系統的連線待機邏輯。用於持續電力平台的積體電壓調整器也可能駐留在PCH上。
在實施例中，在連線待機狀態期間，積體電壓調整器的功能可能如同當處理器進入深睡眠狀態及連線待機狀態時，持續開機以支援將處理器背景，諸如，臨界狀態變數，儲存於其中之專用快取記憶體的專用電力平 台。此臨界狀態可能包括與架構、微架構、除錯狀態關聯的狀態變數，及/或與處理器關聯的相似狀態變數。
可能在連線待機期間將來自EC 1035的喚醒資源訊號傳送至PCH，而非處理器，使得PCH可取代處理器管理喚醒處理。此外，將TSC維持在PCH中，以協助持續處理器架構功能。雖然在圖10的實施例中以此等特定組件顯示，應理解本發明的範圍並未在此方面受限。
處理器中的電力控制可導致增強省電。例如，電力可動態地在核心之間配置，個別核心可改變頻率/電壓，並可提供多個深低功率狀態以致能非常低的電力消耗。此外，核心或獨立核心部分的動態控制可藉由當組件未受使用時將彼等關機而提供經降低的電力消耗。
部分實作可能提供特定電源管理IC(PMIC)以控制平台電力。使用此解決方案，當在給定的待機狀態中時，諸如，當在Win8連線待機狀態中時，系統可能在經延伸的持續時間(例如，16小時)看見非常低(例如，少於5%)的電池退化。在Win8閒置狀態中，可能實現超過，例如，9小時的電池壽命(例如，在150流明)。可對視訊播放實現長電池壽命，例如，全HD視訊播放可發生最小6小時。針對使用SSD的Win8 CS，一實作中的平台可能具有，例如，35瓦特小時(Whr)的能量容量，且針對使用具有RST快取組態之HDD的Win8 CS，可能有(例如)40-44Whr。
在不同實作中，可將安全模組，諸如， TPM，積集入處理器中，或可係離散裝置，諸如，TPM 2.0裝置。使用積集安全模組，也稱為平台信任技術(PTT)，可致能BIOS/韌體以展露用於特定安全特性的特定硬體特性，包括連同安全使用者介面，諸如，安全鍵盤及顯示器的安全指令、安全開機、Intel®防盜技術、Intel®身份保護技術、Intel®可信賴執行技術(TXT)、及Intel®管理引擎技術。
針對圖4及5之任一者描述的組件、特性、及細節也可能選擇性地使用在圖1、2或3中的任何圖中。再者，本文描述之用於任何該等設備的組件、特性、及細節也可能選擇性地使用在本文描述的任何方法中，其在實施例中可能藉由及/或使用此種設備實施。
以下範例關於其他實施例。範例中的具體內容可能在一或多個實施例中的任何位置使用。
範例1係一種互連架構裝置，其包括處理器以產生不與LLI相容的(或替代地係與LLI不同之互連協定的)交易。該裝置也包括與該處理器耦接的轉換邏輯，該轉換邏輯將不與LLI相容的(或替代地係與LLI不同之互連協定的)該交易轉換為LLI封包。該裝置也包括LLI控制器，與該轉換邏輯耦接，該LLI控制器將該互連架構裝置與LLI鏈路耦接，該LLI控制器在該LLI鏈路上傳輸與該LLI封包對應的符號。
範例2選擇性地包括範例1的標的，其中該轉換邏輯包含邏輯，以將選自週邊組件互連(PCI)交 易、快速週邊組件互連(PCIE)交易、及擴充週邊組件互連(PCI-X)交易的交易轉換為該LLI封包。
範例3選擇性地包括範例1的標的，其中該交易將用於待與該LLI鏈路耦接之互連架構裝置的列舉及組態的至少一者。
範例4選擇性地包括範例1的標的，其中該交易選自PCI組態交易及PCIE組態交易，且其中該轉換邏輯將該組態交易轉換為LLI服務封包。
範例5選擇性地包括範例1的標的，其中該交易選自PCI記憶體映射交易及PCIE記憶體映射交易，且其中該轉換邏輯將該記憶體映射交易轉換為LLI交易封包。
範例6選擇性地包括範例1的標的，其中該轉換邏輯將該LLI封包提供至該LLI控制器之LLI堆疊的交易層。
範例7選擇性地包括範例1-6之中任何範例內的標的，包括與該處理器耦接的記憶體、儲存在該記憶體中的模組。該模組選自列舉模組及組態模組。該模組與該交易相容(或替代地具有與LLI不同之互連協定)。該處理器響應於執行該模組的一或多個指令，產生該交易。
範例8選擇性地包括範例1-6之中任何範例內的標的，其中該互連架構裝置不具有遵守與該交易相容之互連協定的互連(或替代地具有與LLI不同之互連協定)。
範例9係包括LLI控制器的互連架構裝置，該LLI控制器將該互連架構裝置與LLI鏈路耦接，該LLI控制器在該LLI鏈路上接收符號。該裝置也包括與該LLI控制器耦接的轉換邏輯，該轉換邏輯將與該接收符號對應的LLI封包轉換為不與LLI相容的(或替代地與LLI不同之互連協定的)交易。該裝置也包括與該交易相容之互連協定(或替代地具有與LLI不同之互連協定)的邏輯，與該轉換邏輯耦接以服務該交易。
範例10選擇性地包括範例9的標的，其中該轉換邏輯包含邏輯以將該LLI封包轉換為選自PCI交易、PCIE交易、及PCI-X交易的交易。
範例11選擇性地包括範例9的標的，其中具有與該交易相容之該互連協定(或替代地具有與LLI不同之互連協定)的該邏輯包含PCI終端邏輯及PCIE終端邏輯之一者。
範例12選擇性地包括範例9的標的，其中具有與該交易相容之該互連協定(或替代地具有與LLI不同之互連協定)的該邏輯包含根聯合體積體終端邏輯。
範例13選擇性地包括範例9的標的，其中該交易將用於將該互連架構裝置組態為及將該互連架構裝置列舉為與該LLI鏈路耦接之互連架構裝置的至少一者。
範例14選擇性地包括範例9的標的，其中該LLI封包包含LLI服務封包，且其中該轉換邏輯將該LLI服務封包轉換為PCI組態交易及PCIE組態交易之一者。
範例15選擇性地包括範例9的標的，其中該LLI封包包含LLI交易封包，且其中該轉換邏輯將該LLI交易封包轉換為PCI記憶體映射交易及PCIE記憶體映射交易之一者。
範例16選擇性地包括範例9-15之中任何範例內的標的，其中該轉換邏輯從該LLI控制器之LLI堆疊的交易層接收該LLI封包，且其中與該交易相容(或替代地具有與LLI不同之互連協定)的該邏輯未與使用該互連協定的互連耦接。
範例17係在互連架構裝置中的方法，包括在該互連架構裝置內產生與LLI不同之互連協定的交易。該方法也包括將與該LLI不同之該互連協定的該交易轉換為LLI封包。該方法更包括在LLI鏈路上傳輸與該LLI封包對應的符號。
範例18選擇性地包括範例17的標的，其中該轉換包含將PCI交易、PCIE交易、及PCI-X交易之一者轉換為該LLI封包。
範例19選擇性地包括範例17-18之中任何範例內的標的，其中產生包含產生該交易作為與該LLI鏈路耦接之互連架構裝置的列舉及組態之至少一者的一部分。
範例20係在互連架構裝置中的方法，包括在該互連架構裝置的LLI鏈路上接收符號。該方法也包括將衍生自該接收符號的LLI封包轉換為與LLI不同之互連協定的交易。該方法也包括服務與該LLI不同之互連協定的 該交易。
範例21選擇性地包括範例20的標的，其中轉換包含將該LLI封包轉換為PCI為基之協定的交易，且其中服務包含以PCI為基之協定的終端邏輯服務該交易。
範例22選擇地性包括範例20-21之中任何範例內的標的，包括基於該交易的該服務將該互連架構裝置組態為及將該互連架構裝置列舉為互連架構裝置之至少一者。
範例23係一系統，包括電池、偶極天線、儲存PCI為基之協定模組的記憶體、LLI鏈路、及與該LLI鏈路耦接的互連架構裝置。該互連架構裝置包括轉換邏輯，以將接收自待與該LLI鏈路耦接之LLI堆疊的LLI封包轉換為PCI為基之協定的交易。
範例24選擇性地包括範例23的標的，其中該PCI為基之協定的該等交易包含列舉該互連架構裝置之交易及組態該互連架構裝置的交易之至少一者。
範例25選擇性地包括範例23-24之中任何範例內的標的，包括與該轉換邏輯耦接之PCI為基的邏輯，以接收來自該轉換邏輯的該等交易。該PCI為基的邏輯不與PCI為基的協定匯流排耦接。
範例26包括設備，以實作記憶體映射交易，包含積體電路。該積體電路包括處理元件，以產生與快速週邊組件互連(PCIe)協定標準相容的記憶體映射交易。該積體電路包括轉換邏輯，以將該PCIe記憶體映射交易 轉換為與另一協定標準相容的經轉換封包。該積體電路包括行動實體層(MPHY)，與MIPI標準相容以在鏈路上傳輸該經轉換封包。
範例27係互連架構裝置，包括用於產生與LLI不同之互連協定的交易的機構。該裝置也包括轉換機構，與該用於產生的機構耦接，該轉換機構用於將與LLI不同之互連協定的該交易轉換為LLI封包。該裝置也包括傳輸機構，與該轉換機制耦接，該傳輸機構在LLI鏈路上傳輸對應於LLI封包的符號。
範例28係互連架構裝置，包括LLI鏈路耦接機構，用於將該互連架構裝置與LLI鏈路耦接並用於在該LLI鏈路上接收符號。該裝置也包括與該LLI鏈路耦接機構耦接的轉換機構，該轉換機構用於將衍生自該符號的LLI封包轉換為與LLI不同之互連協定的交易。該裝置也包括服務機構，其係與LLI不同之互連協定的，且其與該轉換機構耦接，用於服務該交易。
範例29包括設備，以實施如申請專利範圍第17-19項之任一項的方法。
範例30包括設備，包含用於實施如申請專利範圍第17-19項之任一項的方法的機構。
範例31包括系統，包含記憶體、電池、及無線數據機，該系統實施如申請專利範圍第17-19項之任一項的方法。
範例32包括設備，以實施如申請專利範圍第 20-22項之任一項的方法。
範例33包括設備，包含用於實施如申請專利範圍第20-22項之任一項的方法的機構。
範例34包括系統，包含記憶體、電池、及無線數據機，該系統實施如申請專利範圍第20-22項之任一項的方法。
範例35包括設備，以實施實質如本文所描述的方法。
範例36包括設備，包含用於實施實質如本文所描述之方法的機構。
在本描述及申請專利範圍中，術語「耦接」及「連接」可能已連同彼等之衍生辭使用。應理解未將此等術語視為係彼此的同義辭。在特定實施例中，可能寧可將「連接」用於指示二或多個元件彼此直接實體接觸或電性接觸。「耦接」可能意謂著二或多個元件直接實體接觸或電性接觸。然而，「耦接」也可能意謂著二或多個元件不彼此直接接觸，但仍彼此合作或互動。例如，處理器可能藉由中間互連及/或一或多個其他組件與PCIE-LLI轉換模組耦接。在該等圖式中，使用箭號顯示連接及耦接。
術語「邏輯」可能已使用在本描述及申請專利範圍中。如本文所使用的，邏輯可能包括硬體、韌體、軟體、或彼等的組合。邏輯的範例包括積體電路、特定應用積體電路、類比電路、數位電路、程式化邏輯裝置、包括指令的記憶體裝置等。在部分實施例中，硬體邏輯可能 包括潛在地伴隨其他電路組件的電晶體及/或閘。
術語「及/或」可能已使用。如本文所使用的，術語「及/或」意謂著一者或另一者或二者(例如，A及/或B意謂著A或B或A及B二者)。
在以上描述中，為了解釋的目的，已陳述許多具體細節，以提供對本發明實施例的徹底瞭解。然而，可能實現一或多個其他實施例而無需部分此等具體細節對熟悉本發明之人士將係明顯的。所描述之該等特定實施例未用於限制本發明，而係經由範例實施例說明其。本發明的範圍並未由該等具體範例決定，而僅由申請專利範圍決定。在其他情形中，已將為人所熟知之電路、結構、裝置、以及操作以方塊圖或不含細節的形式顯示，以避免模糊對本描述的理解。
當視為適當時，參考數字、或參考數字的尾端部分已在圖式之間重複，以指示對應或類似元件，除非另行指定或係明顯的，彼等可能選擇性地具有相似或相同特徵。在已描述多個組件的部分情形中，可能將彼等併入單一組件中。在已描述單一組件的其他情形中，可能將其分割為多個組件。
已描述各種操作及方法。部分方法已用相對基本的形式在流程圖中描述，但可能選擇性地將操作加至該等方法及/或自該等方法移除。此外，當流程圖根據範例實施例顯示操作的特定次序時，該特定次序係例示的。其他實施例可能選擇性地以不同次序實施該等操作、組合 特定操作、重疊特定操作等。
部分實施例包括製品(例如，電腦程式產品)，其包括機器可讀媒體。該媒體可能包括以可由該機器讀取之格式提供，例如，儲存，資訊的機構。該機器可讀媒體可能提供，或已儲存於其上的一或多個或一系列指令，若及/或當由機器執行時，導致該機器實施及/或致使該機器實施一或多個本文揭示的操作、方法、或技術。在部分實施例中，機器可讀媒體可能包括實體及/或非暫時機器可讀儲存媒體。例如，該實體非暫時機器可讀儲存媒體可能包括軟碟、光學儲存媒體、光碟、CD-ROM、磁碟、磁光碟、唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除可程式化ROM(EPROM)、電性可抹除可程式化ROM(EEPROM)、隨機存取記憶體(RAM)、靜態-RAM(SRAM)、動態-RAM(DRAM)、快閃記憶體、或相變記憶體等。該實體媒體可能包括一或多個固態或實體物理資料儲存材料，例如，半導體材料、相變材料、磁性材料等。該資料儲存媒體不由暫時傳播訊號組成，諸如，載波、紅外線訊號、數位訊號等。在部分實施例中，儲存媒體係非揮發性的。
合適機器的範例包括，但未受限於桌上型電腦、膝上型電腦、筆記型電腦、易網機、平板電腦、智慧型手機、行動電話、行動網際網路裝置(MID)、行動無線裝置、行動終端、電池供電電子裝置、媒體播放器、及具有一或多個處理器的其他計算或電子裝置。此種電子裝 置典型地包括與一或多個組件耦接的一或多個處理器，諸如，一或多個非暫時機器可讀儲存媒體、使用者輸入/輸出裝置(例如，鍵盤、觸控螢幕、及/或顯示器)。處理器及其他組件的耦接典型地經由一或多個匯流排及橋接器(也稱為匯流排控制器)。
也應理解在此說明書全文中對「一實施例」、「實施例」、或「一或多個實施例」的參考，例如，意謂著特定特性可能包括在本發明的實行中。相似地，為使本揭示合理化並協助瞭解各種發明實施樣態的目的，應理解本描述中的各種特性有時可能聚集在單一實施例、圖式、或其之描述中。然而，並未將所揭示的此方法解釋為反映本發明需要比明確敘述在申請專利範圍各項中之特性更多的特性之企圖。更確切地說，如以下申請專利範圍所反映的，發明實施樣態可能在比單一已揭示實施例之所有特性更少的範圍。因此，將本發明內容及實施方式之後的申請專利範圍明確地併入此發明內容及實施方式中，將各申請專利範圍獨立作為本發明之個別實施例。
100‧‧‧LLI環境
101‧‧‧LLI主裝置
102‧‧‧處理器
103‧‧‧PCIE列舉模組/機制/邏輯
104‧‧‧PCIE組態模組/機制/邏輯
105‧‧‧互連
106、121‧‧‧LLI控制器
107、123‧‧‧PCIE-LLI轉換邏輯
108、122‧‧‧LLI堆疊邏輯
109‧‧‧記憶體控制器
110‧‧‧PCIE或PCI為基的交易
111‧‧‧記憶體
112‧‧‧PCIE模組
113‧‧‧PCIE列舉模組
114‧‧‧PCIE組態模組
115‧‧‧LLI鏈路
116‧‧‧MIPI符號
120‧‧‧LLI從屬裝置
124‧‧‧PCIE交易
125‧‧‧PCIE終端邏輯
126‧‧‧資源
128、129‧‧‧LLI交易、封包、或LLI相容資料格式

Claims (25)

  1. 一種互連架構裝置，包含：處理器，以產生不與LLI相容的交易；轉換邏輯，與該處理器耦接，該轉換邏輯將不與LLI相容的該交易轉換為LLI封包；及LLI控制器，與該轉換邏輯耦接，該LLI控制器將該互連架構裝置與LLI鏈路耦接，該LLI控制器在該LLI鏈路上傳輸與該LLI封包對應的符號。
  2. 如申請專利範圍第1項的裝置，其中該轉換邏輯包含邏輯，以將選自週邊組件互連(PCI)交易、快速週邊組件互連(PCIE)交易、及擴充週邊組件互連(PCI-X)交易的交易轉換為該LLI封包。
  3. 如申請專利範圍第1項的裝置，其中該交易將用於待與該LLI鏈路耦接之裝置的列舉及組態的至少一者。
  4. 如申請專利範圍第1項的裝置，其中該交易選自PCI組態交易及PCIE組態交易，且其中該轉換邏輯將該組態交易轉換為LLI服務封包。
  5. 如申請專利範圍第1項的裝置，其中該交易選自PCI記憶體映射交易及PCIE記憶體映射交易，且其中該轉換邏輯將該記憶體映射交易轉換為LLI交易封包。
  6. 如申請專利範圍第1至5項之任一項的裝置，其中該轉換邏輯將該LLI封包提供至該LLI控制器之LLI堆疊的交易層。
  7. 如申請專利範圍第1至5項之任一項的裝置，更 包含：記憶體，與該處理器耦接；及模組，儲存在該記憶體中，該模組選自列舉模組及組態模組，該模組係與該LLI不同之互連協定的模組，且其中該處理器響應於執行該模組的一或多個指令，產生該交易。
  8. 申請專利範圍第1至5項之任一項的裝置，其中該互連架構裝置不具有遵守該交易與LLI相容之互連協定的互連。
  9. 一種互連架構裝置，包含：LLI控制器，該LLI控制器將該互連架構裝置與LLI鏈路耦接，該LLI控制器在該LLI鏈路上接收符號；轉換邏輯，與該LLI控制器耦接，該轉換邏輯將與該接收符號對應的LLI封包轉換為不與LLI相容的交易；及與該交易相容之互連協定的邏輯，與該轉換邏輯耦接以服務該交易。
  10. 如申請專利範圍第9項的裝置，其中該轉換邏輯包含邏輯以將該LLI封包轉換為選自PCI交易、PCIE交易、及PCI-X交易的交易。
  11. 如申請專利範圍第9項的裝置，其中具有與該交易相容之該互連協定的該邏輯包含PCI終端邏輯及PCIE終端邏輯之一者。
  12. 如申請專利範圍第11項的裝置，其中具有與該交易相容之該互連協定的該邏輯包含根聯合體積體終端邏 輯。
  13. 如申請專利範圍第9項的裝置，其中該交易將用於將該互連架構裝置組態為及將該互連架構裝置列舉為與該LLI鏈路耦接之互連架構裝置的至少一者。
  14. 如申請專利範圍第9至13項之任一項的裝置，其中該LLI封包包含LLI服務封包，且其中該轉換邏輯將該LLI服務封包轉換為PCI組態交易及PCIE組態交易之一者。
  15. 如申請專利範圍第9至13項之任一項的裝置，其中該LLI封包包含LLI交易封包，且其中該轉換邏輯將該LLI交易封包轉換為PCI記憶體映射交易及PCIE記憶體映射交易之一者。
  16. 如申請專利範圍第9至13項之任一項的裝置，其中該轉換邏輯從該LLI控制器之LLI堆疊的交易層接收該LLI封包，且其中具有與該交易相容之該互連協定的該邏輯未與使用該互連協定的互連耦接。
  17. 一種在互連架構裝置中的方法，包含：在該互連架構裝置內產生具有與LLI不同之互連協定的交易；將具有與該LLI不同之該互連協定的該交易轉換為LLI封包；且在LLI鏈路上傳輸與該LLI封包對應的符號。
  18. 如申請專利範圍第17項的方法，其中該轉換包含將PCI交易、PCIE交易、及PCI-X交易之一者轉換為 該LLI封包。
  19. 如申請專利範圍第17至18項之任一項的方法，其中該產生包含產生該交易作為與該LLI鏈路耦接之互連架構裝置的列舉及組態之至少一者的一部分。
  20. 一種在互連架構裝置中的方法，包含：在該互連架構裝置的LLI鏈路上接收符號；將源自該接收符號的LLI封包轉換為具有與LLI不同之互連協定的交易；且服務具有與該LLI不同之互連協定的該交易。
  21. 如申請專利範圍第20項的方法，其中該轉換包含將該LLI封包轉換為PCI為基之協定的交易，且其中該服務包含以PCI為基之協定的終端邏輯服務該交易。
  22. 如申請專利範圍第20至21項的任一項的方法，更包含基於該交易的該服務將該互連架構裝置組態為及將該互連架構裝置列舉為另一裝置之至少一者。
  23. 一種系統，包含：電池；偶極天線；記憶體，儲存PCI為基的協定模組；LLI鏈路互連架構裝置，與該LLI鏈路耦接，該互連架構裝置包含：轉換邏輯，以將待接收自待與該LLI鏈路耦接之LLI堆疊的LLI封包轉換為PCI為基之協定的交易。
  24. 如申請專利範圍第23項的系統，其中該PCI為基之協定的該等交易包含列舉該互連架構裝置之交易及組態該互連架構裝置的交易之至少一者。
  25. 一種實施記憶體映射交易的設備，包含：積體電路，包括：處理元件，以產生待與快速週邊組件互連(PCIe)協定標準相容的記憶體映射交易；轉換邏輯，以將該PCIe記憶體映射交易轉換為與另一協定標準相容的經轉換封包；及行動實體層(MPHY)，與MIPI標準相容以在鏈路上傳輸該經轉換封包。
TW103104597A 2013-02-28 2014-02-12 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統 TWI590056B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/028365 WO2014133527A1 (en) 2013-02-28 2013-02-28 Leveraging an enumeration and/or configuration mechanism of one interconnect protocol for a different interconnect protocol

Publications (2)

Publication Number Publication Date
TW201445317A true TW201445317A (zh) 2014-12-01
TWI590056B TWI590056B (zh) 2017-07-01

Family

ID=51428644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104597A TWI590056B (zh) 2013-02-28 2014-02-12 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統

Country Status (9)

Country Link
US (1) US9405718B2 (zh)
EP (1) EP2962210A4 (zh)
JP (1) JP6080984B2 (zh)
KR (1) KR101695712B1 (zh)
CN (1) CN104956347B (zh)
BR (1) BR112015017867A2 (zh)
RU (1) RU2633126C2 (zh)
TW (1) TWI590056B (zh)
WO (1) WO2014133527A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653854B (zh) 2017-08-01 2019-03-11 宏碁股份有限公司 終端裝置維護系統與終端裝置維護方法
TWI669612B (zh) * 2017-04-27 2019-08-21 美商利魁得股份有限公司 PCIe織品連接性擴充卡

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012103712A1 (zh) * 2011-06-27 2012-08-09 华为技术有限公司 Cpu互联装置
US9418035B2 (en) 2012-10-22 2016-08-16 Intel Corporation High performance interconnect physical layer
US9396152B2 (en) * 2013-03-15 2016-07-19 Intel Corporation Device, system and method for communication with heterogenous physical layers
US10162786B2 (en) 2014-12-01 2018-12-25 SK Hynix Inc. Storage node based on PCI express interface
US9324397B1 (en) 2015-01-16 2016-04-26 Qualcomm Incorporated Common die for supporting different external memory types with minimal packaging complexity
WO2016122461A1 (en) * 2015-01-27 2016-08-04 Hewlett Packard Enterprise Development Lp In-line memory module carrier for an m.2 form factor module
KR102371557B1 (ko) * 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
US9697168B2 (en) * 2015-03-25 2017-07-04 Intel Corporation Apparatus, system and method for sharing physical layer logic across multiple protocols
US9817787B2 (en) * 2015-03-26 2017-11-14 Intel Corporation Method, apparatus and system for encapsulating information in a communication
US10292569B2 (en) * 2015-04-30 2019-05-21 Sony Olympus Medical Solutions Inc. Signal processing device and medical observation system
CN107636638B (zh) * 2015-05-21 2021-10-26 高盛有限责任公司 通用并行计算架构
US10210134B2 (en) * 2015-05-21 2019-02-19 Goldman Sachs & Co. LLC General-purpose parallel computing architecture
KR102268699B1 (ko) 2015-06-29 2021-06-28 삼성전자주식회사 저장 장치의 동작 방법, 호스트 장치의 동작 방법, 그리고 저장 장치 및 호스트 장치를 포함하는 사용자 시스템의 동작 방법
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
US20170286357A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Method, Apparatus And System For Communicating Between Multiple Protocols
US10031882B2 (en) 2016-03-31 2018-07-24 Intel Corporation Sensor bus communication system
TWI579699B (zh) * 2016-06-01 2017-04-21 英業達股份有限公司 伺服器系統
KR101798947B1 (ko) * 2016-06-01 2017-11-20 주식회사 리딩유아이 터치 감지 장치
KR102656189B1 (ko) * 2016-07-19 2024-04-11 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치를 제어하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 스토리지 장치의 컨트롤러의 동작 방법
US10261924B2 (en) * 2016-08-03 2019-04-16 Nxp Usa, Inc. Communication system for transmitting and receiving control frames
TWI602127B (zh) 2016-10-21 2017-10-11 宇瞻科技股份有限公司 電子卡及其偵測方法
US10588016B2 (en) 2017-06-23 2020-03-10 Visa International Service Association Adapter for providing unified transaction interface
US10754810B2 (en) * 2017-12-29 2020-08-25 Viavi Solutions Inc. Interposer for peripheral component interconnect express generation 4
KR102504660B1 (ko) * 2018-02-05 2023-03-02 삼성전자주식회사 응용 프로세서, 전장 프로세서, 그리고 응용 프로세서를 포함하는 컴퓨팅 장치
CN108536626A (zh) * 2018-03-28 2018-09-14 深圳市四季宏胜科技有限公司 通道桥接方法、桥接设备、计算机设备和计算机程序产品
KR20210045073A (ko) * 2019-10-16 2021-04-26 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 효율적인 메모리 배치
KR20210126853A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 제어 서버
KR20210126852A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 제어 서버 및 그 제어 방법
KR20210126854A (ko) 2020-04-13 2021-10-21 엘지전자 주식회사 공기조화기 시스템 및 그 제어 방법
US11487683B2 (en) * 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip
US11971841B2 (en) * 2020-05-21 2024-04-30 Intel Corporation Link layer-PHY interface adapter
CN111565444B (zh) * 2020-05-26 2023-05-26 展讯通信（上海）有限公司 一种通信装置
TWI806262B (zh) * 2021-11-29 2023-06-21 慧榮科技股份有限公司 橋接裝置與資料儲存系統
TWI806276B (zh) * 2021-12-08 2023-06-21 慧榮科技股份有限公司 資料儲存裝置與資料儲存系統
TW202324986A (zh) 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用於互連協定的錯誤處理的方法、控制器以及儲存裝置
CN114461560A (zh) * 2022-01-20 2022-05-10 深圳宏芯宇电子股份有限公司 Pci-e转usb或ufs接口的控制芯片和测试板
CN114567569B (zh) * 2022-02-25 2023-10-20 西安微电子技术研究所 一种PCIe仿真数据可视化方法、系统、设备及介质

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796963A (en) * 1996-05-16 1998-08-18 National Instruments Corporation System and method for converting VXI bus cycles to PCI burst cycles
US7340548B2 (en) * 2003-12-17 2008-03-04 Microsoft Corporation On-chip bus
JP4642855B2 (ja) * 2004-10-29 2011-03-02 株式会社エヌ・ティ・ティ・ドコモ 異なるプロトコル実装間の切替えを行う方法および装置
US7502377B2 (en) * 2004-10-29 2009-03-10 Intel Corporation PCI to PCI express protocol conversion
US8189603B2 (en) * 2005-10-04 2012-05-29 Mammen Thomas PCI express to PCI express based low latency interconnect scheme for clustering systems
US8347010B1 (en) * 2005-12-02 2013-01-01 Branislav Radovanovic Scalable data storage architecture and methods of eliminating I/O traffic bottlenecks
US7644222B2 (en) * 2006-10-25 2010-01-05 Hewlett-Packard Development Company, L.P. Low latency event communication system and method
US7716395B2 (en) * 2006-12-29 2010-05-11 Intel Corporation Low latency mechanism for data transfers between a media controller and a communication device
JP2008287557A (ja) * 2007-05-18 2008-11-27 Renesas Technology Corp バスシステム及びマイクロコンピュータ
US7707350B2 (en) * 2008-03-28 2010-04-27 Intel Corporation Bus interconnect switching mechanism
US7861027B2 (en) * 2008-05-30 2010-12-28 Intel Corporation Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
US8225005B2 (en) * 2008-12-09 2012-07-17 International Business Machines Corporation Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect
US7873068B2 (en) * 2009-03-31 2011-01-18 Intel Corporation Flexibly integrating endpoint logic into varied platforms
CN102576313A (zh) * 2009-11-02 2012-07-11 惠普发展公司，有限责任合伙企业 采用分布式嵌入式切换的多处理计算
KR101283482B1 (ko) * 2009-12-11 2013-07-12 한국전자통신연구원 Ｐｃｉ 익스프레스 프로토콜 처리 장치
CN101901199B (zh) * 2010-07-30 2015-04-01 中兴通讯股份有限公司 一种数据透明传输的方法及系统
WO2012038546A1 (en) * 2010-09-23 2012-03-29 St-Ericsson Sa Multi-lane data transmission de-skew
EP2729863B1 (en) * 2011-07-06 2017-09-06 Telefonaktiebolaget LM Ericsson (publ) A method for controlling transaction exchanges between two integrated circuits
US9916257B2 (en) * 2011-07-26 2018-03-13 Intel Corporation Method and apparatus for TLB shoot-down in a heterogeneous computing system supporting shared virtual memory
CN102707991B (zh) * 2012-05-17 2016-03-30 中国科学院计算技术研究所 多根i/o虚拟化共享方法和系统
US20140089553A1 (en) * 2012-09-24 2014-03-27 Broadcom Corporation Interface between a host and a peripheral device
US9229896B2 (en) * 2012-12-21 2016-01-05 Apple Inc. Systems and methods for maintaining an order of read and write transactions in a computing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669612B (zh) * 2017-04-27 2019-08-21 美商利魁得股份有限公司 PCIe織品連接性擴充卡
US10614022B2 (en) 2017-04-27 2020-04-07 Liqid Inc. PCIe fabric connectivity expansion card
TWI653854B (zh) 2017-08-01 2019-03-11 宏碁股份有限公司 終端裝置維護系統與終端裝置維護方法

Also Published As

Publication number Publication date
TWI590056B (zh) 2017-07-01
JP6080984B2 (ja) 2017-02-15
EP2962210A1 (en) 2016-01-06
RU2015131352A (ru) 2017-02-01
BR112015017867A2 (pt) 2018-12-18
EP2962210A4 (en) 2016-11-02
CN104956347B (zh) 2018-05-22
CN104956347A (zh) 2015-09-30
KR101695712B1 (ko) 2017-01-12
RU2633126C2 (ru) 2017-10-11
US9405718B2 (en) 2016-08-02
KR20150103136A (ko) 2015-09-09
JP2016513326A (ja) 2016-05-12
US20140289434A1 (en) 2014-09-25
WO2014133527A1 (en) 2014-09-04

Similar Documents

Publication Publication Date Title
TWI590056B (zh) 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統
US9753529B2 (en) Systems, apparatuses, and methods for synchronizing port entry into a low power status
US9086966B2 (en) Systems, apparatuses, and methods for handling timeouts
EP3274855B1 (en) Selectively enabling first and second communication paths using a repeater
US10083147B2 (en) Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2)
US20170262395A1 (en) Method, apparatus, system for including interrupt functionality in sensor interconnects
US11263165B2 (en) Apparatuses for periodic universal serial bus (USB) transaction scheduling at fractional bus intervals
JP2016158293A (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
WO2013176953A1 (en) Providing a consolidated sideband communication channel between devices
WO2013176954A2 (en) Optimized link training and management mechanism
CN107092335B (zh) 优化的链路训练及管理机制
US10452599B2 (en) State detection mechanism
US10873525B2 (en) Dynamic asymmetric communication path allocation