CN114556315B - 存储器的有效放置 - Google Patents
存储器的有效放置 Download PDFInfo
- Publication number
- CN114556315B CN114556315B CN202080072742.9A CN202080072742A CN114556315B CN 114556315 B CN114556315 B CN 114556315B CN 202080072742 A CN202080072742 A CN 202080072742A CN 114556315 B CN114556315 B CN 114556315B
- Authority
- CN
- China
- Prior art keywords
- memory
- control line
- electronic device
- terminal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 240000007320 Pinus strobus Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Memory System (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一种电子设备,包括:电路板;存储器芯片,安装在电路板上;存储器控制器,用于控制存储器芯片的操作;导电图案,包括:第一控制线,用于从存储器芯片的第一端子连接到存储器芯片的第一端子,和第二控制线,用于从存储器控制器的第二端子连接到存储器芯片的第二端子,以及电容元件,用于提供终端电压。第一控制线连接到电容元件,并且第二控制线不连接到电容元件。
Description
背景技术
提供具有用于驱动操作系统的存储器的电子设备。存储器和控制器通过电路板上的布线连接。近年来,即使当移除先前布置在电路板上的部件时,也存在对通过移除不影响电子设备的性能的部件来确保附加的空间的布线效率的需要。
附图说明
图1是图示出根据示例的图像形成设备的框图;
图2是图示出图1的打印引擎的示例的图;
图3是图示出根据示例的电子设备的配置的图;
图4是图示出电子设备的电路板的示例的图;
图5是图示出根据示例的控制线的连接形式的图;
图6是图示出根据示例的控制线的连接形式的图;
图7是通过间隔开大于预定长度布置且不提供终端电压的情况的眼图,并且
图8是低于预定长度布置且不提供终端电压的情况的眼图。
具体实施方式
将参照附图描述示例。以下描述的示例可以以各种不同的形式进行修改和实现。
用于表示一个元件与另一元件的连接或耦接的术语“连接到”或“耦接到”包括一元件“直接连接或耦接到”另一元件的情况和一元件经由另一元件连接或耦接到另一元件的情况。进一步,应当理解,术语“包括”是指可以进一步包括其他构成元件而不是排除其他构成元件,除非另有特别说明。
在本说明书中,术语“图像形成作业”可以指代诸如形成图像或生成图像文件、存储图像文件以及传输图像文件等的与图像相关的各种作业(例如,打印、扫描或传真)。另外,术语“作业”可以是指图像形成作业,并且还可以包括用于执行图像形成作业的一系列处理。
另外,“电子设备”可以是具有易失性存储器的装置,并且可以是个人计算机(PC)、笔记本计算机、平板PC、智能电话、图像形成设备或扫描仪等。
进一步,术语“图像形成设备”可以是指将从诸如计算机的终端装置生成的打印数据打印在记录纸上的装置。这样的图像形成设备的示例可以包括复印装置、打印机、传真机以及在一个单元中具有上述装置的多种功能的多功能外围设备(MFP)。
进一步,术语“打印数据”可以是指在打印机中被转换成可打印格式的数据。
图1是图示出根据示例的图像形成设备的框图。
参照图1,电子设备100可以包括通信装置110、显示器120、操纵输入装置130、存储器140、打印引擎150和处理器160。
通信装置110可以形成以将电子设备100连接到外部装置,并且可以通过局域网(LAN)和互联网网络以及通过通用串行总线(USB)端口或无线通信(例如,Wi-Fi 802.11a/b/g/n、NFC、蓝牙)端口连接到用户终端装置。
通信装置110可以连接到用户终端装置(未示出)并且可以从用户终端装置(未示出)接收打印数据。
显示器120可以显示由电子设备100提供的各种信息,或者可以显示用于执行电子设备100的功能的控制菜单。例如,显示器120可以显示用于选择电子设备100中提供的各种功能的用户界面窗口。显示器120可以是诸如液晶显示器(LCD)、阴极射线管(CRT)或有机发光二极管(OLED)等的监视器,并且可以实现为能够同时执行操纵输入装置130的功能的触摸屏。
操纵输入装置130可以接收用户的功能选择的输入和用于对应的功能的控制命令。功能可以包括打印、复印、扫描以及传真传输等。如上所述的操纵输入装置130可以通过显示在显示器120上的控制菜单来输入。
操纵输入装置130可以通过多个按钮、键盘和鼠标来实现,并且也可以通过能够同时执行显示器120的功能的触摸屏来实现。
与电子设备100相关的至少一个指令可以存储在存储器140中。例如,根据本公开的各种示例,用于操作电子设备100的各种程序(或软件或机器可读指令)可以存储在存储器140中。
另外,存储器140可以存储接收到的打印数据。存储器140可以包括易失性或非易失性存储器。非易失性存储器可以存储如上所述的程序。非易失性存储器可以实现为诸如硬盘驱动器(HDD)或固态驱动器(SSD)等的各种存储装置。
易失性存储器可以通过在操作稍后将描述的处理器160时加载存储在非易失性存储器中的程序来操作。在打印数据的打印处理中,易失性存储器可以暂时存储接收到的打印数据,或者存储对应的打印数据的解析数据和二进制数据等。稍后将参照图3描述存储器140的易失性存储器配置。
打印引擎150可以对打印数据进行打印。打印引擎150可以通过诸如电子照相方法、喷墨方法、热转印方法或热方法等的各种打印方法在记录介质上形成图像。例如,打印引擎150可以通过包括曝光、显影、转印和定影的一系列处理在记录介质上打印图像。稍后将参照图2描述打印引擎150的示例配置。
处理器160可以控制电子设备100的每个部件。例如,处理器160可以实现为中央处理单元(CPU)、图形处理单元(GPU)或ROM等,可以基于ROM中存储的程序来执行用于将存储在非易失性存储器中的操作系统加载到易失性存储器中的启动操作,并且可以在启动操作之后执行由电子设备100提供的各种服务。
另外,当从外部接收到打印数据时,处理器160可以通过执行诸如解析等操作来控制打印引擎150以对接收到的打印数据执行打印。
在图1中,尽管电子设备100被描述为包括打印引擎,但也可以包括其他部件。例如,电子设备100可以根据由电子设备100支持的功能替代地包括或者附加地包括用于执行扫描功能的扫描单元或用于执行传真传输和/或接收功能的传真收发器等。另外,当电子设备100实现为通用PC、智能电话或平板等时,可以省略上述打印引擎150的配置。
图2是图示出图1的打印引擎的示例的图。
参照图2,打印引擎150可以包括感光构件151、充电器152、曝光装置153、显影器154、转印装置155和定影器158。
打印引擎150可以进一步包括用于供给记录介质P(例如,纸)的进纸装置(未示出)。图。静电潜像形成在感光构件151上。感光构件151可以取决于其形状被称为感光鼓或感光带等。
充电器152可以将感光构件151的表面充电到均匀的电位。充电器152可以以电晕充电器、充电辊或充电刷等的形式实现。
曝光装置153可以根据要打印的图像信息通过改变感光构件151的表面电位在感光构件151的表面上形成静电潜像。作为示例,曝光装置153可以从易失性存储器接收要打印的图像信息,并且根据接收到的图像信息向感光构件151照射调制光以形成静电潜像。该类型的曝光装置153可以被称为光注射器(light syringe)等,并且可以使用LED作为光源。
显影器154可以在其中容纳显影剂,并且通过将显影剂供给到静电潜像上来将静电潜像显影成可见图像。显影器154可以包括将显影剂供给到静电潜像上的显影辊157。例如,显影剂可以通过显影辊157与感光构件151之间形成的显影电场从显影辊157供给到形成在感光构件151上的静电潜像上。
通过转印装置155或中间转印带(未图示出)将形成在感光构件151上的可视图像转印到记录介质P上。例如,转印装置155可以通过静电转印方法将可视图像转印到记录介质上。可视图像通过静电引力附着在记录介质P上。
定影器158可以对记录介质P上的可见图像施加热量和/或压力以将可见图像定影到记录介质P。打印作业可以通过这样的一系列处理来完成。
上述显影器在每当进行图像形成作业时被使用,并且因此,在使用超过预定时间之后被取出。在这种情况下,存储显影剂的单元(例如,显影器154)应该被新的单元替换。在使用图像形成设备的处理中可以替换的部件或构成元件被称为消耗单元或可替换单元。
图3是图示出根据示例的电子设备的配置的图。
例如,图3是图示出图1的处理器的配置当中的与易失性存储器相关的部分的图。因此,图3的配置可以应用于图1的存储器以及具有与图1的电子设备的配置不同的配置的电子设备。
参照图3,电子设备200可以包括存储器控制器210、导电图案220、存储器芯片230和电容元件250。
存储器控制器210可以管理传输到存储器芯片230和从存储器芯片230接收的数据。存储器控制器210可以实现为与CPU分离的单独IC,并且因此,根据CPU的请求向存储器芯片读取和写入数据,或者可以是集成有CPU功能的片上系统(SoC)。当存储器控制器210是集成有CPU功能的SoC时,存储器控制器210也可以执行参照图1描述的处理器160的功能。
存储器控制器210可以控制存储器芯片230(或基本存储器)的操作。例如,存储器控制器210可以布置在其上布置有存储器芯片230的电路板上,并且可以生成各种信号和控制信号,以用于读取存储在存储器芯片230中的数据或将数据写入存储器芯片230以通过布置在电路板上的导电图案220传输或接收。
各种信号可以指代诸如地址组、存储体地址组、列访问选通(CAS)、行地址选通(RAS)或写使能(WE)等的命令信号以及诸如芯片选择(CS)、管芯(OTT)、管芯终端(ODT)或时钟使能(CKE)等的控制信号。
另外,存储器控制器210可以基于存储器芯片230的操作频率生成控制信号并且将控制信号传输到控制线。在这种情况下,当电子设备200包括多个存储器芯片并且各个存储器芯片的操作频率是不同的时,可以基于最慢的操作频率来生成控制信号。
导电图案220可以是用于将存储器控制器210与存储器芯片230电连接的导电图案,并且可以布置在电路板上。导电图案220可以包括传输控制信号的多条控制线。
控制线可以布置在存储器控制器210与一个存储器芯片230之间,并且可以以飞接拓扑方式顺序地连接到多个存储器芯片。
另外,导电图案220可以进一步包括用于在存储器控制器210与存储器芯片230之间传输和接收各种信号的数据传输/接收线。
存储器芯片230(或基本存储器)可以安装在电路板上。例如,存储器芯片可以是支持DDR3-1320规格、DDR3-1333规格、DDR3/4-1600规格、DDR3/4-1866规格、DDR3/4-2133规格、DDR4-2666规格和DDR4-3200规格的存储器芯片。上述规格仅是示例,并且可以使用支持其他大小的其他存储器芯片。
另外,电子设备200可以包括多个存储器芯片。在这种情况下,多个存储器芯片可以构成一个级(rank)。另外,电子设备200可以包括多个级。例如,多个存储器芯片可以配置为两个、四个、八个、十六个或三十二个,并且可以以32位形式或64位形式连接。
电容元件250(或分流电容器)可以改进控制线的阻抗特性,使得通过控制线传输的控制信号不侵入眼图掩模(eye mask)。
为此,电容元件250可以具有终端电压(即,控制信号的最大电压和最小电压的中间电压)。在这种情况下,终端电压可以用于“预充电”控制线(或传输线)并且可以是存储器芯片的驱动电压(Vdd)的大小的一半。
由于电容元件具有终端电压,因此控制信号具有能够快速转变为最大电压或最小电压的效果。终端电压可以布置在电源平面上,电源平面布置在电路板的最外层中。
另外,电容元件250可以通过终端电阻器(Rtt)连接到控制线的一端(即,与存储器控制器连接的端子的相对端子)。同时,当导电图案中包括多条控制线时,电容元件可以是复数。
电容元件250可以布置在电路板的最外层中并且可以布置在电路板的外部区域中。
在DDR3和DD4存储器连接的结构中,每条控制线连接到提供电阻器和终端电压的电容元件。例如,由于用于提供终端电压的电阻元件和电容元件占据大面积,因此,为了布线的效率,可以考虑移除电阻器和终端电压。
然而,如果将电阻元件和电容元件一起从控制线移除,则某些信号质量可能由于信号反射噪声而导致电子设备的故障。
因此,以下将描述用于选择可以移除控制线的端部处的电阻器和电容元件的控制线的条件。
例如,在存储器控制器与存储器芯片之间的布线长度小于预定长度的情况下,即使不提供串联电阻器和终端电压,也不发生故障。预定长度可以是以下等式1。
[等式1]
这里,λ是一个周期的长度(例如,对应于存储器芯片的操作频率的波),C是光速,并且F是控制信号的操作频率。同时,在实现时,可以在上面的等式1中使用反映预定比率(例如,95%)的长度值来管理风险因素。
在这方面,在本公开中,存储器控制器与存储器芯片之间的控制线当中的满足上面的条件的控制线不连接到电容元件,并且不满足以下条件的控制线连接到电容元件。
例如,在存储器控制器与首先布置的第一存储器芯片之间的具有比预定长度长的布线长度的控制线可以连接到电容元件,并且比预定长度短的控制线可以不连接到电容元件。
布线长度指代连接控制线的两个端口之间的距离,并且指代当多个存储器芯片以飞接拓扑方式(in a fly by topology manner)连接时,与存储器控制器邻近布置的第一存储器芯片的端口与存储器控制器的端口之间的距离。
在下文中,为了便于描述,当因为两个端口之间的距离大于或等于预定长度而连接端子电压时,它被称为第一控制线,并且当因为两个端口之间的距离小于预定长度而不连接端子电压时,它被称为第二控制线。
例如,时钟信号的操作频率是933.333MHz,并且用于传输和接收以时钟信号的倍数操作的控制信号的控制线的预定长度可以是160.71mm。相应地,如果存储器控制器传输和接收对应的控制信号的端口与存储器芯片的端口之间的布线长度是160.71mm或更长,则电阻器和终端电压设计成连接,并且当布线长度小于160.71mm时,布线可以设计使得电阻器和终端电压不连接。
同时,当电子设备200的多个存储器芯片以飞接拓扑方式连接时,存储器控制器与多个存储器芯片当中的首先布置的第一存储器芯片之间的布线长度可以与预定长度进行比较。相应地,在存储器控制器与首先布置的第一存储器芯片之间的具有比预定长度长的布线长度的控制线可以是第一控制线。
另外,第二控制线可以是在存储器控制器与多个存储器芯片当中的首先布置的第一存储器芯片之间的具有比预定长度短的布线长度的控制线。
由于预定长度受控制信号的操作频率影响,因此即使在具有相同的布线长度时,也可以实现电容元件的连接,也可以不实现电容元件的连接,这取决于控制信号传输和接收的操作频率。稍后将参照图5描述这个问题。
同时,在存储器芯片的设计处理中,基于上述预定长度值,可以执行布线设计,使得尽可能多的控制线的布线长度小于与每条控制线相对应的预定长度值。
如上所述,根据示例的电子设备200即使不提供终端电压也不将终端电压提供到能够正常操作的控制线。换句话说,与现有技术相比,可以省略用于提供终端电压的电阻器和电容器,同时保持相同的性能,从而降低制造成本并确保附加的空间。
同时,在图3中,存储器芯片均布置(或安装)在电路板上,但在实现时,插座可以布置在电路板上,并且也可以以将布置有存储器芯片的存储器模块安装在插座上的形式来实现。
在这种情况下,上述第一控制线可以连接到插座的多个端子中的一个,并且第二控制线可以连接到插座的多个端子中的另一个。在这种情况下,上述预定长度可以是存储器控制器与通过插座在存储器模块上的存储器芯片之间的距离。
另外,一些存储器芯片可以直接安装在电路板上,并且其余的存储器芯片可以以插座连接的形式实现。
同时,在图3中,描述了端子电压被提供到控制线以保持信号质量,并且当实现时电阻Rs可以连接到控制线。换句话说,可以以阻尼电阻器连接到对应的控制线的形式实现,而不提供用于比预定长度长的控制线的终端电压。阻尼电阻器可以串联在存储器控制器与存储器芯片(例如,第一存储器芯片)之间。
图4是图示出电子设备的电路板的示例的图。
参照图4,存储器控制器210、多个存储器芯片230-1和230-2、电阻器260和电容元件250可以布置在电路板(或主板)上。
电路板是其上安装有诸如存储器控制器210、存储器芯片230等的部件的印刷电路板(PCB)。电路板105可以是单面基板或在双面上具有导电层的双面基板。作为另一示例,电路板可以是在电路板中包括电源层或信号层等的多层板。
存储器控制器210、多个存储器芯片230、电阻器260和电容元件250可以分别布置在电路板105的预定区域中。电阻器和电容元件可以布置在电路板105的外部区域(或边缘区域)中。
另外,用于连接到存储器模块的插座(未示出)可以布置在电路板上。
控制线220-1和220-2可以从存储器控制器210的输出端开始分别顺序地连接到多个存储器芯片230-1和230-2。换句话说,控制线可以以飞接拓扑的形式连接多个存储器芯片。
例如,第一控制线220-1可以在存储器控制器210的端口与第一存储器芯片230-1之间具有大于预定长度的距离,并且因此,第一控制线220-1的一端可以通过电阻器Rtt260连接到终端电压。
然而,由于第二控制线220-2在存储器控制器210的端口与第一存储器芯片230-1之间具有小于预定长度的距离,因此一端可以连接到存储器控制器210的端口,并且可以顺序地连接到第一存储器芯片230-1的端口和第二存储器芯片230-2的端口,而不通过电阻器Rtt 260连接到终端电压。
因此,多条控制线中的一些不需要连接到端电压,也就是说,不需要用于将端电压提供到对应的控制线的电阻器和电容元件,从而降低了制造成本并确保了对应的电阻器和电容元件占据的空间。
图5是图示出根据示例的控制线的连接形式的图。例如,图5图示出一个存储器芯片连接到存储器控制器的示例。
参照图5,存储器控制器和存储器芯片中的每一个可以包括多个端口211、212、231和232。导电图案可以包括用于连接上述多个端口的多条控制线A和B。多条控制线A和B中的至少一条可以是第一控制线220-1,并且另一条可以包括第二控制线220-2。
例如,存储器控制器和存储器芯片可以将具有相同操作频率的第一控制信号和第二控制信号中的每一个提供到具有不同布线长度的A控制线和B控制线。在这样的情况下,当A控制线的端口211和231之间的布线比根据等式1的距离长时(A>λ/8),如图5中所图示,A控制线可以是第一控制线220-1,其中“连接到终端电压Vtt的电阻器Rtt”连接到终端。
相反,当B控制线的端口212和232之间的布线比根据等式1的距离短(B<λ/8)时,如图5中所图示,B控制线可以是不连接到终端的第二控制线220-2。
同时,如上所述,两条控制线具有不同的长度,使得分别成为第一控制线和第二控制线。然而,即使当两条控制线具有相同长度时,也可以成为第一控制线和第二控制线。
例如,当A控制线的距离与B控制线的距离是100mm时或者当第一控制信号以操作频率(例如,933.333Mhz)的三倍操作并且第二控制信号以操作频率的一倍操作时,A控制线的预定长度可以是53.57mm,并且B控制线的预定长度可以是160.71mm。
换句话说,A控制线具有比预定长度长的距离(100mm>53.57mm),并且可以是被提供有终端电压的第一控制线220-1。B控制线具有比预定长度短的距离(100mm<160.71mm),并且可以是不被提供有终端电压的第二控制线220-2。
图6是图示出根据示例的控制线的连接形式的图。例如,图6图示出多个存储器芯片以飞接拓扑的形式连接到存储器控制器210的示例。
参照图6,存储器控制器和存储器芯片可以包括多个端口213、214、231-1、...、231-n、232-1、...、231-m。导电图案可以包括用于连接上述多个端口的多条控制线A和B。多条控制线A和B中的至少一条可以是第一控制线220-1,并且另一条可以包括第二控制线220-2。
例如,假设通过存储器控制器的第三端口213将第三控制信号提供到多个存储器芯片并且通过第四端口214将第四控制信号提供到多个存储器芯片。
在这种情况下,如果在存储器控制器的第三端口213与第一存储器芯片的端口231-1之间的布线长度比根据上述等式1的距离长(A>λ/8),则A控制线可以是第一控制线220-1,第一控制线220-1连接到在端子处连接到终端电压的电阻器。
相反,如果在存储器控制器的第四端口214与第一存储器芯片的端口232-1之间的布线长度比根据上述等式1的距离短(B<λ/8),则B控制线可以是在端子处不连接到终端电压的第二控制线220-2。
图7是通过间隔开预定长度布置且不提供终端电压的情况的眼图,并且图8是低于预定长度布置且不提供终端电压的情况的眼图。
参照图7,当控制线的长度大于或等于预定长度时,通过触及眼图掩模规范,可能在系统操作中发生故障。
参照图8,当控制线的长度小于预定长度时,即使没有提供相同的终端电压,因为没有触及掩模规范,所以也不发生故障。
如上所述,根据本公开的电子设备可以不执行或包括用于在控制线的布线长度满足预定条件时提供终端电压的设计,从而确保附加的空间并降低材料成本。
前述示例仅仅是示例并且不应被解释为限制本公开。本公开可以容易地应用于其他类型的设备。此外,本公开的示例的描述旨在是说明性的,而不是限制权利要求的范围,并且可以对本文中描述的示例进行许多替代、修改和变化。
Claims (14)
1.一种电子设备,包括:
存储器芯片;
存储器控制器,用于控制所述存储器芯片的操作;
电容元件,用于提供终端电压;以及
导电图案,包括:
第一控制线,用于从所述存储器控制器的第一端子连接到所述存储器芯片的第一端子,并且连接到所述电容元件,以及
第二控制线,用于从所述存储器控制器的第二端子连接到所述存储器芯片的第二端子,而不连接到所述电容元件,
其中,所述第一控制线的布线长度比预定长度长,并且所述第二控制线的布线长度比所述预定长度短,并且
其中,所述预定长度基于所述存储器芯片的操作频率和由所述存储器控制器生成的控制信号的操作频率。
2.根据权利要求1所述的电子设备,其中,所述预定长度根据以下等式确定:
C/(8*F)
其中,C是光速,并且F是所述控制信号的所述操作频率。
3.根据权利要求1所述的电子设备,其中,所述第一控制线通过电阻器连接到所述电容元件。
4.根据权利要求1所述的电子设备,其中,所述第二控制线用于从所述存储器控制器的所述第二端子连接到所述存储器芯片的所述第二端子,而不连接到电阻器。
5.根据权利要求1所述的电子设备,其中,
所述电子设备包括多个存储器芯片,
所述第一控制线从所述存储器控制器的所述第一端子分别顺序地连接到所述多个存储器芯片的第一端子,并且
所述第二控制线从所述存储器控制器的所述第二端子分别顺序地连接到所述多个存储器芯片的第二端子。
6.根据权利要求5所述的电子设备,其中,
所述第一控制线在所述存储器控制器与所述多个存储器芯片当中的第一存储器芯片之间的布线长度比所述预定长度长,并且
所述第二控制线在所述存储器控制器与所述第一存储器芯片之间的布线长度比所述预定长度短。
7.根据权利要求5所述的电子设备,其中,所述第一控制线和所述第二控制线各自传输所述控制信号以控制所述多个存储器芯片。
8.根据权利要求7所述的电子设备,其中,所述控制信号包括存储体地址组、列访问选通信号、行地址选通信号、写使能信号、芯片选择信号、管芯终端信号或时钟使能信号当中的至少一种信号。
9.根据权利要求7所述的电子设备,其中,所述控制信号分别顺序地被提供到所述多个存储器芯片。
10.根据权利要求5所述的电子设备,其中,所述多个存储器芯片是两个存储器芯片、四个存储器芯片、八个存储器芯片、十六个存储器芯片和三十二个存储器芯片中的一个。
11.根据权利要求1所述的电子设备,其中,
所述电子设备包括多个电容元件,
所述导电图案包括多条第一控制线,并且
所述多条第一控制线中的每一条第一控制线连接到所述多个电容元件当中的相应电容元件。
12.根据权利要求5所述的电子设备,进一步包括:
存储器模块,所述存储器模块上布置有所述多个存储器芯片;以及
电路板,被提供有包括电连接到所述存储器模块的多个端子的插座,并且
其中,所述第一控制线连接到所述插座的所述多个端子中的一个端子,并且所述第二控制线连接到所述插座的所述多个端子中的另一个端子。
13.根据权利要求1所述的电子设备,其中,所述终端电压是所述存储器芯片的驱动电压的一半。
14.一种图像形成设备,包括:
存储器,用于存储图像数据;以及
处理器,用于对所述图像形成设备执行控制,以针对所述图像数据执行图像形成作业,并且
其中,所述存储器包括:
存储器芯片;
电容元件,用于提供终端电压;以及
导电图案,包括:
第一控制线,用于从所述处理器的第一端子连接到所述存储器芯片的第一端子,并且连接到所述电容元件,以及
第二控制线,用于从所述处理器的第二端子连接到所述存储器芯片的第二端子,而不连接到所述电容元件,
其中,所述第一控制线的布线长度比预定长度长,并且所述第二控制线的布线长度比所述预定长度短,并且
其中,所述预定长度基于所述存储器芯片的操作频率和由所述存储器控制器生成的控制信号的操作频率。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0128364 | 2019-10-16 | ||
KR1020190128364A KR20210045073A (ko) | 2019-10-16 | 2019-10-16 | 효율적인 메모리 배치 |
PCT/US2020/055724 WO2021076721A1 (en) | 2019-10-16 | 2020-10-15 | Efficient placement of memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114556315A CN114556315A (zh) | 2022-05-27 |
CN114556315B true CN114556315B (zh) | 2023-12-01 |
Family
ID=75538880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080072742.9A Active CN114556315B (zh) | 2019-10-16 | 2020-10-15 | 存储器的有效放置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11798599B2 (zh) |
EP (1) | EP4046028A4 (zh) |
KR (1) | KR20210045073A (zh) |
CN (1) | CN114556315B (zh) |
WO (1) | WO2021076721A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318242A (ja) * | 2005-05-13 | 2006-11-24 | Kyocera Mita Corp | 負荷制御装置 |
CN101753008A (zh) * | 2008-12-11 | 2010-06-23 | 阿尔特拉公司 | 集成电路去耦电容器 |
CN102396030A (zh) * | 2009-04-17 | 2012-03-28 | 惠普公司 | 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统 |
CN103473186A (zh) * | 2012-06-07 | 2013-12-25 | 鸿富锦精密工业(深圳)有限公司 | 固态硬盘数据保护电路 |
CN104956347A (zh) * | 2013-02-28 | 2015-09-30 | 英特尔公司 | 将一种互连协议的枚举和/或配置机制用于不同的互连协议 |
CN110321308A (zh) * | 2018-03-29 | 2019-10-11 | 精工爱普生株式会社 | 电路装置、电子设备以及线缆束 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000284873A (ja) * | 1999-03-31 | 2000-10-13 | Adtec:Kk | メモリ回路基板 |
US20030206479A1 (en) | 2001-06-21 | 2003-11-06 | Chun Shiah | High area efficient data line architecture |
US7129744B2 (en) | 2003-10-23 | 2006-10-31 | Viciciv Technology | Programmable interconnect structures |
WO2008079911A1 (en) * | 2006-12-21 | 2008-07-03 | Rambus Inc. | Dynamic on-die termination of address and command signals |
JP4908560B2 (ja) | 2009-08-31 | 2012-04-04 | 株式会社東芝 | 強誘電体メモリ及びメモリシステム |
US9524763B2 (en) * | 2014-06-12 | 2016-12-20 | Qualcomm Incorporated | Source-synchronous data transmission with non-uniform interface topology |
JP2016068312A (ja) | 2014-09-29 | 2016-05-09 | 株式会社沖データ | 画像形成装置及び画像形成方法 |
ES2757673T3 (es) | 2015-07-22 | 2020-04-29 | Huawei Tech Co Ltd | Dispositivo informático y método para escribir/leer datos para el dispositivo informático |
US10268541B2 (en) | 2016-08-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | DRAM assist error correction mechanism for DDR SDRAM interface |
US20180335828A1 (en) | 2017-05-19 | 2018-11-22 | Qualcomm Incorporated | Systems and methods for reducing memory power consumption via device-specific customization of ddr interface parameters |
KR102563185B1 (ko) * | 2018-04-26 | 2023-08-04 | 에스케이하이닉스 주식회사 | 컨트롤러 및 그의 동작 방법 |
KR20200115805A (ko) * | 2019-03-26 | 2020-10-08 | 삼성전자주식회사 | 공통 모드 오프셋을 보상하기 위한 수신기 |
-
2019
- 2019-10-16 KR KR1020190128364A patent/KR20210045073A/ko not_active Application Discontinuation
-
2020
- 2020-10-15 CN CN202080072742.9A patent/CN114556315B/zh active Active
- 2020-10-15 WO PCT/US2020/055724 patent/WO2021076721A1/en unknown
- 2020-10-15 US US17/763,813 patent/US11798599B2/en active Active
- 2020-10-15 EP EP20877070.1A patent/EP4046028A4/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318242A (ja) * | 2005-05-13 | 2006-11-24 | Kyocera Mita Corp | 負荷制御装置 |
CN101753008A (zh) * | 2008-12-11 | 2010-06-23 | 阿尔特拉公司 | 集成电路去耦电容器 |
CN102396030A (zh) * | 2009-04-17 | 2012-03-28 | 惠普公司 | 用于降低大的存储器覆盖区背景下的迹线长度和电容的方法和系统 |
CN103473186A (zh) * | 2012-06-07 | 2013-12-25 | 鸿富锦精密工业(深圳)有限公司 | 固态硬盘数据保护电路 |
CN104956347A (zh) * | 2013-02-28 | 2015-09-30 | 英特尔公司 | 将一种互连协议的枚举和/或配置机制用于不同的互连协议 |
CN110321308A (zh) * | 2018-03-29 | 2019-10-11 | 精工爱普生株式会社 | 电路装置、电子设备以及线缆束 |
Also Published As
Publication number | Publication date |
---|---|
WO2021076721A1 (en) | 2021-04-22 |
US20220358969A1 (en) | 2022-11-10 |
KR20210045073A (ko) | 2021-04-26 |
US11798599B2 (en) | 2023-10-24 |
EP4046028A4 (en) | 2023-10-18 |
EP4046028A1 (en) | 2022-08-24 |
CN114556315A (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10044900B2 (en) | Image forming apparatus, method of controlling the same, and storage medium | |
JP4697924B2 (ja) | データ転送方法 | |
CN104105602A (zh) | 打印装置、打印方法、程序及其记录介质 | |
US11422955B2 (en) | Electronic device | |
JP2010250582A (ja) | ネットワーク印刷システム、その印刷システムに用いられるサーバコンピュータ、コンピュータプログラム、そのプログラムを記録した記録媒体及びプリンタドライバ | |
CN114556315B (zh) | 存储器的有效放置 | |
US20070133065A1 (en) | Image forming apparatus, image processing apparatus and image forming system | |
US20090009800A1 (en) | Image forming apparatus and image forming method | |
JP2013152509A (ja) | 画像処理装置 | |
US20130117508A1 (en) | Electronic device system, electronic device, and storage medium | |
US10645251B2 (en) | Image scanning apparatus and method of controlling scan | |
JP4135601B2 (ja) | メモリ制御装置及び画像形成装置 | |
JP7158986B2 (ja) | 機能部のカウンタ情報を取得することが可能な画像処理装置及びその制御方法 | |
JP2004287483A (ja) | 情報処理システムのガイダンス提示方法および装置並びに情報処理システム | |
JP2011146016A (ja) | 印刷システム、プリンタードライバー、及びコピー機 | |
JP5589582B2 (ja) | 画像処理装置及びプログラム | |
JP4837987B2 (ja) | 電子機器,制御方法,プログラム,および記録媒体 | |
CN112105508A (zh) | 用于从具有第一和第二周期的时钟信号提取功率的crum装置 | |
US20210289083A1 (en) | Image forming system and image forming method | |
JP4093770B2 (ja) | データ転送方法およびそのデータ転送方法を利用するインターフェース制御モジュール,デバイス制御モジュール,画像形成装置 | |
US20190095143A1 (en) | Integrated circuit, image forming apparatus, and address assignment method | |
JP2004362593A (ja) | プリンタメモリ | |
JP2002091856A (ja) | 画像形成装置および画像形成方法 | |
US20190149674A1 (en) | Image forming system, printer driver, and informationprocessing apparatus | |
JP2016218741A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |