JP4135601B2 - メモリ制御装置及び画像形成装置 - Google Patents
メモリ制御装置及び画像形成装置 Download PDFInfo
- Publication number
- JP4135601B2 JP4135601B2 JP2003310585A JP2003310585A JP4135601B2 JP 4135601 B2 JP4135601 B2 JP 4135601B2 JP 2003310585 A JP2003310585 A JP 2003310585A JP 2003310585 A JP2003310585 A JP 2003310585A JP 4135601 B2 JP4135601 B2 JP 4135601B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- memory
- synchronous
- reference clock
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Memory System (AREA)
- Record Information Processing For Printing (AREA)
Description
少なくとも、メモリ制御手段による制御・読み出しアクセス時に、基準クロックを外部クロックとして同期式メモリへ供給させるための選択信号を外部クロック選択手段へ出力する選択制御手段と、を備えたものである。
図1は、画像形成装置としてのプリンタ全体の概略構成を示す説明図である。図1に示す如く、本実施形態のプリンタ10では、画像形成を行う際、感光体ベルト1が時計回りに周回移動し、まず帯電器2により感光体ベルト1の像担持面への帯電が行われる。次に、レーザ書込ユニット3からのレーザ光により、カラー画像データに従った静電潜像が感光体ベルト1上に形成される。カラー画像データは、後述するパソコン40(図2参照)などから入力されるものである。レーザ書込ユニット3は、レーザ光源やポリゴンミラー等により構成された周知のものであり、レーザ光源から発光されたレーザ光は、ミラー27及びミラー26による反射を経て感光体ベルト1上へ照射される。
例えば、上記実施形態では、制御・データアクセス時(厳密には図5に示すように少なくとも制御信号・データをラッチするクロック立ち上がりタイミングを含む所定期間)にSDRAM33へのクロック信号を変調クロックS−clkから基準クロックclkに切り換えるようにしたが、これに限らず、例えば制御信号が出力されているときのみ基準クロックclkに切り換えるようにしてもよいし、また例えば、データの読み書きを行っているときのみ基準クロックclkに切り換えるようにしてもよい。
Claims (12)
- 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って制御コマンドを出力するメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備え、前記外部クロックとして、前記クロック変調手段から出力された変調クロックが前記同期式メモリに供給されるよう構成されたメモリ制御装置であって、
少なくとも、前記メモリ制御手段が前記同期式メモリへ前記制御コマンドを出力しているときは、前記同期式メモリへの外部クロックとして、前記変調クロックに代えて前記基準クロックを供給するよう構成されている
ことを特徴とするメモリ制御装置。 - 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って該同期式メモリに記憶されているデータの読み出しを行うメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備え、前記外部クロックとして、前記クロック変調手段から出力された変調クロックが前記同期式メモリに供給されるよう構成されたメモリ制御装置であって、
少なくとも、前記メモリ制御手段が前記同期式メモリに対する前記データの読み出しを行っているときは、前記同期式メモリへの外部クロックとして、前記変調クロックに代えて前記基準クロックを供給するよう構成されている
ことを特徴とするメモリ制御装置。 - 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って制御コマンドを出力し、該同期式メモリに記憶されているデータの読み出しを行うメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備え、前記外部クロックとして、前記クロック変調手段から出力された変調クロックが前記同期式メモリに供給されるよう構成されたメモリ制御装置であって、
少なくとも、前記メモリ制御手段が前記同期式メモリへ前記制御コマンドを出力しているとき、及び、前記同期式メモリに対する前記データの読み出しを行っているときは、前記同期式メモリへの外部クロックとして、前記変調クロックに代えて前記基準クロックを供給するよう構成されている
ことを特徴とするメモリ制御装置。 - 請求項2又は3記載のメモリ制御装置であって、
前記同期式メモリは、データの書き込み及び読み出しが可能な同期式RAMであり、
前記メモリ制御手段は、更に、CPUからの指示に従って前記同期式メモリへのデータの書き込みも行うよう構成され、
前記メモリ制御手段が前記同期式メモリに対してデータの書き込みを行っているときは、前記同期式メモリへの外部クロックとして、前記変調クロックに代えて前記基準クロックを供給するよう構成されている
ことを特徴とするメモリ制御装置。 - 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って制御コマンドを出力するメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備えたメモリ制御装置であって、
前記変調クロックを前記外部クロックとして前記同期式メモリに供給するよう構成されると共に、入力される選択信号に応じて前記変調クロックに代えて前記基準クロックを前記外部クロックとして前記同期式メモリに供給するよう構成された外部クロック選択手段と、
少なくとも、前記メモリ制御手段が前記同期式メモリへ前記制御コマンドを出力しているときに、前記基準クロックを外部クロックとして前記同期式メモリへ供給させるための前記選択信号を前記外部クロック選択手段へ出力する選択制御手段と、
を備えたことを特徴とするメモリ制御装置。 - 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って該同期式メモリに記憶されているデータの読み出しを行うメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備えたメモリ制御装置であって、
前記変調クロックを前記外部クロックとして前記同期式メモリに供給するよう構成されると共に、入力される選択信号に応じて前記変調クロックに代えて前記基準クロックを前記外部クロックとして前記同期式メモリに供給するよう構成された外部クロック選択手段と、
少なくとも、前記メモリ制御手段が前記同期式メモリに対する前記データの読み出しを行っているときに、前記基準クロックを外部クロックとして前記同期式メモリへ供給させるための前記選択信号を前記外部クロック選択手段へ出力する選択制御手段と、
を備えたことを特徴とするメモリ制御装置。 - 外部クロックに同期して動作する同期式メモリに対し、CPUからの指示に従って制御コマンドを出力し、該同期式メモリに記憶されているデータの読み出しを行うメモリ制御手段と、
前記メモリ制御手段の動作の基準となる所定周波数の基準クロックを生成する基準クロック生成手段と、
前記基準クロック生成手段が生成した基準クロックの周波数を、該基準クロックの周波数を含む所定の周波数帯域内で変調して変調クロックとして出力するクロック変調手段と、
を備えたメモリ制御装置であって、
前記変調クロックを前記外部クロックとして前記同期式メモリに供給するよう構成されると共に、入力される選択信号に応じて前記変調クロックに代えて前記基準クロックを前記外部クロックとして前記同期式メモリに供給するよう構成された外部クロック選択手段と、
少なくとも、前記メモリ制御手段が前記同期式メモリへ前記制御コマンドを出力しているとき、及び、前記同期式メモリに対する前記データの読み出しを行っているときに、前記基準クロックを外部クロックとして前記同期式メモリへ供給させるための前記選択信号を前記外部クロック選択手段へ出力する選択制御手段と、
を備えたことを特徴とするメモリ制御装置。 - 請求項6又は7記載のメモリ制御装置であって、
前記同期式メモリは、データの書き込み及び読み出しが可能な同期式RAMであり、
前記メモリ制御手段は、更に、CPUからの指示に従って前記同期式メモリへのデータの書き込みも行うよう構成され、
前記選択制御手段は、前記メモリ制御手段が前記同期式メモリに対してデータの書き込みを行っているときは、前記基準クロックを前記外部クロックとして前記同期式メモリへ供給させるための前記選択信号を前記外部クロック選択手段へ出力する
ことを特徴とするメモリ制御装置。 - 請求項1〜8いずれかに記載のメモリ制御装置であって、
前記CPUは動作用クロックとして前記基準クロックを使用することを特徴とするメモリ制御装置。 - 請求項1〜9いずれかに記載のメモリ制御装置であって、
前記同期式メモリは同期式DRAMであり、
前記メモリ制御手段は、CPUからの指示に従って前記同期式DRAMに対するデータの書き込み及び読み出しを行う
ことを特徴とするメモリ制御装置。 - 請求項4,8又は10のいずれかに記載のメモリ制御装置と、
外部から画像データを入力するための入力手段と、
少なくとも前記画像データが、前記メモリ制御手段によって書き込まれる前記同期式RAMと、
前記同期式RAMに書き込まれた画像データに基づく画像を印字媒体に印字する印字手段と、
を備えたことを特徴とする画像形成装置。 - 前記画像データはカラー画像データであることを特徴とする請求項11記載の画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310585A JP4135601B2 (ja) | 2003-09-02 | 2003-09-02 | メモリ制御装置及び画像形成装置 |
US10/932,140 US7366936B2 (en) | 2003-09-02 | 2004-09-02 | Memory control device and image forming device equipped with a selection circuit selectively applying a reference clock or a modulated clock to a synchronous memory as an external clock based on a selection signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003310585A JP4135601B2 (ja) | 2003-09-02 | 2003-09-02 | メモリ制御装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005078533A JP2005078533A (ja) | 2005-03-24 |
JP4135601B2 true JP4135601B2 (ja) | 2008-08-20 |
Family
ID=34214226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003310585A Expired - Fee Related JP4135601B2 (ja) | 2003-09-02 | 2003-09-02 | メモリ制御装置及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7366936B2 (ja) |
JP (1) | JP4135601B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0932102A (ja) * | 1995-07-25 | 1997-02-04 | Natl House Ind Co Ltd | オーバーハング部の架構体の構造 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005078592A (ja) * | 2003-09-03 | 2005-03-24 | Brother Ind Ltd | メモリ制御装置及び画像形成装置 |
US8312310B2 (en) * | 2007-05-01 | 2012-11-13 | Canon Kabushiki Kaisha | Apparatus and method for changing clock frequency and modulation method based on current state |
JP4907464B2 (ja) * | 2007-08-07 | 2012-03-28 | 株式会社リコー | 電子機器の電子回路装置 |
KR102253824B1 (ko) * | 2015-01-13 | 2021-05-21 | 삼성디스플레이 주식회사 | 타이밍 컨트롤러 및 그것을 포함하는 표시 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08227374A (ja) | 1995-02-22 | 1996-09-03 | Ricoh Co Ltd | メモリシステム |
JP3037582B2 (ja) | 1995-04-12 | 2000-04-24 | シャープ株式会社 | デジタルデータのバッファリング装置 |
US6055645A (en) * | 1996-12-30 | 2000-04-25 | Intel Corporation | Method and apparatus for providing a clock signal to a processor |
JPH1139461A (ja) * | 1997-07-15 | 1999-02-12 | Fuji Photo Film Co Ltd | 画像処理装置 |
JP2000029779A (ja) | 1998-07-09 | 2000-01-28 | Ricoh Co Ltd | 画像処理装置 |
JP2000251464A (ja) | 1999-03-01 | 2000-09-14 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP3097688B2 (ja) | 1999-03-31 | 2000-10-10 | セイコーエプソン株式会社 | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 |
JP2001111745A (ja) | 1999-10-13 | 2001-04-20 | Canon Inc | ファクシミリ装置 |
JP2001134341A (ja) | 1999-11-08 | 2001-05-18 | Nec Eng Ltd | クロック供給方式 |
JP2001144955A (ja) | 1999-11-15 | 2001-05-25 | Ricoh Co Ltd | 画像読取装置および複写機 |
US6944738B2 (en) * | 2002-04-16 | 2005-09-13 | Sun Microsystems, Inc. | Scalable design for DDR SDRAM buses |
-
2003
- 2003-09-02 JP JP2003310585A patent/JP4135601B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-02 US US10/932,140 patent/US7366936B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0932102A (ja) * | 1995-07-25 | 1997-02-04 | Natl House Ind Co Ltd | オーバーハング部の架構体の構造 |
Also Published As
Publication number | Publication date |
---|---|
US20050046898A1 (en) | 2005-03-03 |
JP2005078533A (ja) | 2005-03-24 |
US7366936B2 (en) | 2008-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2857979B1 (en) | Memory control device that controls semiconductory memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP4135601B2 (ja) | メモリ制御装置及び画像形成装置 | |
JP7166884B2 (ja) | ソフトウェアの改ざんを検知することが可能な情報処理装置 | |
US7346752B2 (en) | Memory controller and image forming device provided with the same | |
US11422955B2 (en) | Electronic device | |
JP2011059426A (ja) | 画像形成装置 | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
JP7278753B2 (ja) | ソフトウェアの改ざんを検知することが可能な情報処理装置 | |
JP6711590B2 (ja) | メモリを制御する情報処理装置 | |
JP2006277619A (ja) | メモリ制御システム及び画像形成装置 | |
CN114556315B (zh) | 存储器的有效放置 | |
JP4917372B2 (ja) | 画像形成装置 | |
JP2962930B2 (ja) | 画像形成装置及び該装置における制御プログラムの処理方法 | |
JP2000029779A (ja) | 画像処理装置 | |
JP2003098912A (ja) | 多色画像形成装置におけるメモリ通信制御 | |
JP2023132600A (ja) | 電子機器、画像形成装置および電子機器の電源制御方法 | |
US20120268779A1 (en) | Apparatus and method of controlling electric power supply, and recording medium storing electric power supply control program | |
JP5211932B2 (ja) | カラー画像形成装置 | |
JPS62216748A (ja) | 記録装置 | |
JP5732991B2 (ja) | 回路及び電子機器 | |
JP2008044223A (ja) | 情報処理装置、印刷装置、情報処理方法及びプログラム | |
KR20020072980A (ko) | 디지털 데이터 처리 시스템 | |
JP2007025974A (ja) | 印刷処理装置 | |
JPH04251766A (ja) | ページプリンタ | |
JP2004287989A (ja) | プリンタコントローラ、プリンタ、プリンタコントローラにおけるリフレッシュ間隔を変更する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4135601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |