JP3097688B2 - 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 - Google Patents
画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法Info
- Publication number
- JP3097688B2 JP3097688B2 JP11093172A JP9317299A JP3097688B2 JP 3097688 B2 JP3097688 B2 JP 3097688B2 JP 11093172 A JP11093172 A JP 11093172A JP 9317299 A JP9317299 A JP 9317299A JP 3097688 B2 JP3097688 B2 JP 3097688B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- clock signal
- circuit
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コントローラ、画
像出力装置、画像出力装置の制御方法、及び、クロック
周波数変調回路に関し、特に電磁輻射ノイズの低減を図
ったコントローラ、画像出力装置、及び画像出力装置の
制御方法、並びに、電磁輻射ノイズの低減を図るための
クロック周波数変調回路に関する。
像出力装置、画像出力装置の制御方法、及び、クロック
周波数変調回路に関し、特に電磁輻射ノイズの低減を図
ったコントローラ、画像出力装置、及び画像出力装置の
制御方法、並びに、電磁輻射ノイズの低減を図るための
クロック周波数変調回路に関する。
【０００２】
【従来の技術】プリンタ等の画像出力装置においても、
高密度化及びデジタル化の進展とともに、より一層の電
磁輻射ノイズの低減が求められている。すなわち、画像
出力装置に電磁輻射ノイズ対策（ＥＭＩ（Electro Magn
etic Interference）対策）を施すことが求められてい
る。この電磁輻射ノイズは、高いクロック周波数、例え
ば、６０ＭＨｚ以上のクロック周波数のクロック信号を
クロック用配線等を用いて各種回路に供給することが一
因となり発生する。
高密度化及びデジタル化の進展とともに、より一層の電
磁輻射ノイズの低減が求められている。すなわち、画像
出力装置に電磁輻射ノイズ対策（ＥＭＩ（Electro Magn
etic Interference）対策）を施すことが求められてい
る。この電磁輻射ノイズは、高いクロック周波数、例え
ば、６０ＭＨｚ以上のクロック周波数のクロック信号を
クロック用配線等を用いて各種回路に供給することが一
因となり発生する。
【０００３】電磁輻射ノイズは、通常数百ＭＨｚまでの
高周波成分を含んでおり、ノイズ発生源と伝播経路の特
性を考慮し、電気回路と実装構造の両面で総合的に設計
段階から作り込むことが必要である。また、電気電子部
品の選定や、配線方法の選択により電磁輻射ノイズの低
減を図るとともに、フィルタ、筐体、フェライトビーズ
等で電磁輻射ノイズ対策を施すことにより、この電磁輻
射ノイズの低減を図っていた。
高周波成分を含んでおり、ノイズ発生源と伝播経路の特
性を考慮し、電気回路と実装構造の両面で総合的に設計
段階から作り込むことが必要である。また、電気電子部
品の選定や、配線方法の選択により電磁輻射ノイズの低
減を図るとともに、フィルタ、筐体、フェライトビーズ
等で電磁輻射ノイズ対策を施すことにより、この電磁輻
射ノイズの低減を図っていた。
【０００４】
【発明が解決しようとする課題】しかし、フィルタ、筐
体、フェライトビーズ等で電磁輻射ノイズ対策を施す方
法では、製品開発の最終段階に至るまでに余分な重量が
発生したり、複雑な設計を要求されたり、余分なコスト
が発生したりして、製品開発にしめる負担が大きく、時
として信号品質の低下をまねいていた。特に、プリンタ
の高速化にともない、電磁輻射ノイズ対策に要するコス
ト負担はより大きくなる傾向にある。
体、フェライトビーズ等で電磁輻射ノイズ対策を施す方
法では、製品開発の最終段階に至るまでに余分な重量が
発生したり、複雑な設計を要求されたり、余分なコスト
が発生したりして、製品開発にしめる負担が大きく、時
として信号品質の低下をまねいていた。特に、プリンタ
の高速化にともない、電磁輻射ノイズ対策に要するコス
ト負担はより大きくなる傾向にある。
【０００５】そこで本発明は、上記課題に鑑みてなされ
たものであり、製品開発の初期段階で電磁輻射ノイズ対
策を施すことのできる画像出力装置を提供することを目
的とする。すなわち、電磁輻射ノイズの発生源であるク
ロック発振回路にクロック周波数変調回路を用いた画像
出力装置を提供することを目的とする。
たものであり、製品開発の初期段階で電磁輻射ノイズ対
策を施すことのできる画像出力装置を提供することを目
的とする。すなわち、電磁輻射ノイズの発生源であるク
ロック発振回路にクロック周波数変調回路を用いた画像
出力装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るコントローラは、クロック発振周波数
を所定の周期で変調した動作クロック信号を生成して出
力するクロック周波数変調回路を設け、このクロック周
波数変調回路から画像制御用回路に動作クロック信号を
供給するようにした。このようなクロック周波数変調回
路を用いることにより、電磁輻射ノイズのピーク値の低
減を図ることが可能になる。
め、本発明に係るコントローラは、クロック発振周波数
を所定の周期で変調した動作クロック信号を生成して出
力するクロック周波数変調回路を設け、このクロック周
波数変調回路から画像制御用回路に動作クロック信号を
供給するようにした。このようなクロック周波数変調回
路を用いることにより、電磁輻射ノイズのピーク値の低
減を図ることが可能になる。
【０００７】また、この画像制御用回路に、描画エンジ
ンから所定の描画タイミングで描画タイミング信号を入
力し、この描画タイミング信号に基づいてリセット信号
を生成してクロック周波数変調回路に出力するように
し、クロック周波数変調回路は、このリセット信号に基
づいて動作クロック信号のクロック周波数を変調する周
期をリセットするようにしてもよい。このようにするこ
とにより、描画エンジンで描画した画像の揺れを肉眼で
はわからないようにすることが可能になる。
ンから所定の描画タイミングで描画タイミング信号を入
力し、この描画タイミング信号に基づいてリセット信号
を生成してクロック周波数変調回路に出力するように
し、クロック周波数変調回路は、このリセット信号に基
づいて動作クロック信号のクロック周波数を変調する周
期をリセットするようにしてもよい。このようにするこ
とにより、描画エンジンで描画した画像の揺れを肉眼で
はわからないようにすることが可能になる。
【０００８】さらに、描画エンジンからの描画タイミン
グ信号を、描画エンジンが各描画ラインの描画を開始す
る時点でその都度出力することにより、ビデオクロック
信号の変調周期を各描画ラインの開始時にそろえること
ができる。
グ信号を、描画エンジンが各描画ラインの描画を開始す
る時点でその都度出力することにより、ビデオクロック
信号の変調周期を各描画ラインの開始時にそろえること
ができる。
【０００９】
【発明の実施の形態】〔第１実施形態〕本発明の第１実
施形態は、電磁輻射ノイズの発生源であるクロック発振
回路にクロック周波数変調回路を用いることにより、電
磁輻射ノイズのピーク値を低下させようとするものであ
る。以下、本発明の第１実施形態について図面を参照し
て詳細に説明する。
施形態は、電磁輻射ノイズの発生源であるクロック発振
回路にクロック周波数変調回路を用いることにより、電
磁輻射ノイズのピーク値を低下させようとするものであ
る。以下、本発明の第１実施形態について図面を参照し
て詳細に説明する。
【００１０】まず、クロック周波数変調回路について説
明する。近年、電磁輻射ノイズ対策（ＥＭＩ対策）とし
て、周波数を±数パーセントの割合で一定の周期で変化
させてクロック信号を発生するクロック周波数変調回路
が用いられている。このクロック周波数変調回路は、ス
ペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Spre
ad Spectrum Clock Generator）とも呼ばれている。こ
れは、電磁輻射ノイズの発生源であるクロック発振器の
レベルで、この電磁輻射ノイズを低減するものであるこ
のように、クロック周波数変調回路は、クロック発振周
波数に狭帯域の変調をかけて、特定周波数の輻射強度を
低減する技術を採用した回路である。
明する。近年、電磁輻射ノイズ対策（ＥＭＩ対策）とし
て、周波数を±数パーセントの割合で一定の周期で変化
させてクロック信号を発生するクロック周波数変調回路
が用いられている。このクロック周波数変調回路は、ス
ペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Spre
ad Spectrum Clock Generator）とも呼ばれている。こ
れは、電磁輻射ノイズの発生源であるクロック発振器の
レベルで、この電磁輻射ノイズを低減するものであるこ
のように、クロック周波数変調回路は、クロック発振周
波数に狭帯域の変調をかけて、特定周波数の輻射強度を
低減する技術を採用した回路である。
【００１１】図１は、１００ＭＨｚのクロック周波数を
基本周波数として、±１パーセントの変調をかけた場合
の、その変調の割合と時間との関係を示す図である。図
２は、図１におけるａ点、ｂ点、ｃ点におけるクロック
信号の信号波形を示す図である。
基本周波数として、±１パーセントの変調をかけた場合
の、その変調の割合と時間との関係を示す図である。図
２は、図１におけるａ点、ｂ点、ｃ点におけるクロック
信号の信号波形を示す図である。
【００１２】図１に示すように、クロック周波数変調回
路は、一定周期Ｔでクロック周波数を±１パーセントで
変調する。このため、図２（ａ）に示すように、クロッ
ク周波数変調回路は、ａ点付近においては、１０１ＭＨ
ｚのクロック周波数でクロック信号を生成して出力す
る。図２（ｂ）に示すように、クロック周波数変調回路
は、ｂ点付近においては、１００ＭＨｚのクロック周波
数でクロック信号を生成して出力する。図２（ｃ）に示
すように、クロック周波数変調回路は、ｃ点付近におい
ては、９９ＭＨｚのクロック周波数でクロック信号を生
成して出力する。このように、クロック周波数変調回路
は、一定の周期Ｔでクロック周波数を変調して、クロッ
ク信号を出力する。
路は、一定周期Ｔでクロック周波数を±１パーセントで
変調する。このため、図２（ａ）に示すように、クロッ
ク周波数変調回路は、ａ点付近においては、１０１ＭＨ
ｚのクロック周波数でクロック信号を生成して出力す
る。図２（ｂ）に示すように、クロック周波数変調回路
は、ｂ点付近においては、１００ＭＨｚのクロック周波
数でクロック信号を生成して出力する。図２（ｃ）に示
すように、クロック周波数変調回路は、ｃ点付近におい
ては、９９ＭＨｚのクロック周波数でクロック信号を生
成して出力する。このように、クロック周波数変調回路
は、一定の周期Ｔでクロック周波数を変調して、クロッ
ク信号を出力する。
【００１３】図３は、このようにクロック信号に周波数
変調をかけることにより、電磁輻射ノイズが低減される
ことを示すグラフである。この図３に示すように、生成
するクロック信号のクロック周波数を変調することによ
り、このクロック信号が原因となる電磁輻射ノイズのピ
ーク値が低減される。
変調をかけることにより、電磁輻射ノイズが低減される
ことを示すグラフである。この図３に示すように、生成
するクロック信号のクロック周波数を変調することによ
り、このクロック信号が原因となる電磁輻射ノイズのピ
ーク値が低減される。
【００１４】次に、本発明を画像出力装置の一例である
プリンタに適用した場合の具体的構成と動作について説
明する。
プリンタに適用した場合の具体的構成と動作について説
明する。
【００１５】図４は、本発明の第１実施形態に係るプリ
ンタにおけるコントローラ１００と描画エンジン１１０
との間の信号のやりとりを示す図である。図５は、水平
同期信号ＨＳＹＮＣＸとビデオクロック信号ＶＣＬＫと
ビデオ信号ＶＩＤＥＯＸとのタイミングチャートを示す
図である。
ンタにおけるコントローラ１００と描画エンジン１１０
との間の信号のやりとりを示す図である。図５は、水平
同期信号ＨＳＹＮＣＸとビデオクロック信号ＶＣＬＫと
ビデオ信号ＶＩＤＥＯＸとのタイミングチャートを示す
図である。
【００１６】図４に示すように、描画エンジン１１０か
らコントローラ１００に、水平同期信号ＨＳＹＮＣＸが
送信される。図５に示すように、この水平同期信号ＨＳ
ＹＮＣＸは、描画エンジン１１０が各ラインの描画を開
始するタイミングでローレベルになる信号であり、この
信号に基づいてコントローラ１００は水平同期を確保す
る。この水平同期信号が、本実施形態における描画タイ
ミング信号を構成する。図４に示すように、コントロー
ラ１００は、水平同期信号ＨＳＹＮＣＸに基づいて、ビ
デオクロック信号ＶＣＬＫに同期したビデオ信号ＶＩＤ
ＥＯＸを、描画エンジン１１０に出力する。図５に示す
ように、ビデオ信号ＶＩＤＥＯＸは映像信号であり、こ
のビデオ信号ＶＩＤＥＯＸを描画エンジン１１０が取り
込むことにより描画を行う。
らコントローラ１００に、水平同期信号ＨＳＹＮＣＸが
送信される。図５に示すように、この水平同期信号ＨＳ
ＹＮＣＸは、描画エンジン１１０が各ラインの描画を開
始するタイミングでローレベルになる信号であり、この
信号に基づいてコントローラ１００は水平同期を確保す
る。この水平同期信号が、本実施形態における描画タイ
ミング信号を構成する。図４に示すように、コントロー
ラ１００は、水平同期信号ＨＳＹＮＣＸに基づいて、ビ
デオクロック信号ＶＣＬＫに同期したビデオ信号ＶＩＤ
ＥＯＸを、描画エンジン１１０に出力する。図５に示す
ように、ビデオ信号ＶＩＤＥＯＸは映像信号であり、こ
のビデオ信号ＶＩＤＥＯＸを描画エンジン１１０が取り
込むことにより描画を行う。
【００１７】図６は、コントローラ１００の内部構成を
示すブロック図である。この図６に示すように、コント
ローラ１００は、主として、ＣＰＵ（Central Processi
ng Unit）１２０と、ＡＳＩＣ（Application Specific
IC）１２２と、ＳＤＲＡＭ（Synchronous ＤＲＡＭ）１
２４と、システム用クロック周波数変調回路１２６と、
画像用クロック周波数変調回路１２８とを、備えて構成
されている。ＡＳＩＣ１２２内には、画像制御用回路１
３０が構成されている。
示すブロック図である。この図６に示すように、コント
ローラ１００は、主として、ＣＰＵ（Central Processi
ng Unit）１２０と、ＡＳＩＣ（Application Specific
IC）１２２と、ＳＤＲＡＭ（Synchronous ＤＲＡＭ）１
２４と、システム用クロック周波数変調回路１２６と、
画像用クロック周波数変調回路１２８とを、備えて構成
されている。ＡＳＩＣ１２２内には、画像制御用回路１
３０が構成されている。
【００１８】システム用クロック周波数変調回路１２６
は、ＣＰＵ１２０とＡＳＩＣ１２２とＳＤＲＡＭ１２４
に、クロック信号ＣＬＫ１を供給する。本実施形態で
は、このクロック信号ＣＬＫ１は、６６．６ＭＨｚを中
心に±１パーセントの幅で変調するクロック信号であ
る。ＣＰＵ１２０と、画像制御用回路１３０以外のＡＳ
ＩＣ１２２と、ＳＤＲＡＭ１２４とは、このクロック信
号ＣＬＫ１に同期して動作する。すなわち、ＣＰＵ１２
０はクロック信号ＣＬＫ１に同期して、コントローラ１
００の各種の演算処理を行う。ＳＤＲＡＭ１２４は、ク
ロックＣＬＫ１のクロック毎にデータのリード及びライ
トが可能な同期型のＤＲＡＭである。
は、ＣＰＵ１２０とＡＳＩＣ１２２とＳＤＲＡＭ１２４
に、クロック信号ＣＬＫ１を供給する。本実施形態で
は、このクロック信号ＣＬＫ１は、６６．６ＭＨｚを中
心に±１パーセントの幅で変調するクロック信号であ
る。ＣＰＵ１２０と、画像制御用回路１３０以外のＡＳ
ＩＣ１２２と、ＳＤＲＡＭ１２４とは、このクロック信
号ＣＬＫ１に同期して動作する。すなわち、ＣＰＵ１２
０はクロック信号ＣＬＫ１に同期して、コントローラ１
００の各種の演算処理を行う。ＳＤＲＡＭ１２４は、ク
ロックＣＬＫ１のクロック毎にデータのリード及びライ
トが可能な同期型のＤＲＡＭである。
【００１９】画像用クロック周波数変調回路１２８は、
ＡＳＩＣ１２２の画像制御用回路１３０にクロック信号
ＣＬＫ２を供給する。本実施形態では、このクロック信
号ＣＬＫ２は、４０ＭＨｚを中心に±１パーセントの幅
で変調するクロック信号である。
ＡＳＩＣ１２２の画像制御用回路１３０にクロック信号
ＣＬＫ２を供給する。本実施形態では、このクロック信
号ＣＬＫ２は、４０ＭＨｚを中心に±１パーセントの幅
で変調するクロック信号である。
【００２０】画像制御用回路１３０は、このクロック信
号ＣＬＫ２と水平同期信号ＨＳＹＮＣＸとに基づいて、
ビデオクロック信号ＶＣＬＫと、このビデオクロック信
号ＶＣＬＫに同期したビデオ信号ＶＩＤＥＯＸとを生成
する。そして、画像制御用回路１３０は、ビデオ信号Ｖ
ＩＤＥＯＸを描画エンジン１１０へ出力する。描画エン
ジン１１０は、このビデオ信号ＶＩＤＥＯＸに基づいて
画像を生成し、実際に印刷を行う。
号ＣＬＫ２と水平同期信号ＨＳＹＮＣＸとに基づいて、
ビデオクロック信号ＶＣＬＫと、このビデオクロック信
号ＶＣＬＫに同期したビデオ信号ＶＩＤＥＯＸとを生成
する。そして、画像制御用回路１３０は、ビデオ信号Ｖ
ＩＤＥＯＸを描画エンジン１１０へ出力する。描画エン
ジン１１０は、このビデオ信号ＶＩＤＥＯＸに基づいて
画像を生成し、実際に印刷を行う。
【００２１】図７は、図６における画像用クロック周波
数変調回路１２８の内部構成を示すブロック図である。
この図７に示すように、画像用クロック周波数変調回路
１２８は、水晶振動子３００からの源振が入力される発
振回路１４０と、ＰＬＬ（Phase-Lock loop）回路１４
２と、出力回路１４６とを、備えて構成されている。発
振回路１４０は圧電振動子の一種であり、この発振回路
１４０には水晶振動子３００から源振が入力され、一定
のクロック周波数の第１内部クロック信号を出力する。
ＰＬＬ回路は、この第１内部クロック信号の周波数を定
数倍するとともに、４０ＭＨｚ±１パーセントで変調し
たクロック周波数の第２内部クロック信号を出力回路１
４６に出力する。出力回路１４６はこの第２内部クロッ
ク信号をクロック信号ＣＬＫ２として出力する。
数変調回路１２８の内部構成を示すブロック図である。
この図７に示すように、画像用クロック周波数変調回路
１２８は、水晶振動子３００からの源振が入力される発
振回路１４０と、ＰＬＬ（Phase-Lock loop）回路１４
２と、出力回路１４６とを、備えて構成されている。発
振回路１４０は圧電振動子の一種であり、この発振回路
１４０には水晶振動子３００から源振が入力され、一定
のクロック周波数の第１内部クロック信号を出力する。
ＰＬＬ回路は、この第１内部クロック信号の周波数を定
数倍するとともに、４０ＭＨｚ±１パーセントで変調し
たクロック周波数の第２内部クロック信号を出力回路１
４６に出力する。出力回路１４６はこの第２内部クロッ
ク信号をクロック信号ＣＬＫ２として出力する。
【００２２】以上のように、本実施形態に係るプリンタ
によれば、クロック発振器として、システム用クロック
周波数変調回路１２６と画像用クロック周波数変調回路
１２８とを用いたので、電磁輻射ノイズのピーク値を低
減することができる。すなわち、電磁輻射ノイズの発生
源であるクロック発振器に、クロック周波数に狭帯域の
変調をかけたクロック信号を用いることとしたので、図
３に示すように、電磁輻射ノイズのピークを低く抑える
ことができる。
によれば、クロック発振器として、システム用クロック
周波数変調回路１２６と画像用クロック周波数変調回路
１２８とを用いたので、電磁輻射ノイズのピーク値を低
減することができる。すなわち、電磁輻射ノイズの発生
源であるクロック発振器に、クロック周波数に狭帯域の
変調をかけたクロック信号を用いることとしたので、図
３に示すように、電磁輻射ノイズのピークを低く抑える
ことができる。
【００２３】このため、プリンタのシールド及びＥＭＩ
対策部品を低減又は削減することができるので、製品の
軽量化及び低コスト化を図ることができる。また、シス
テム設計の段階で、電磁輻射ノイズの低減を実現するこ
とができる。しかも、実際の輻射減衰は、多くの周波数
にわたるものであり、クロック信号が高周波になればな
るほど、それだけ大きな輻射減衰を期待することができ
る。
対策部品を低減又は削減することができるので、製品の
軽量化及び低コスト化を図ることができる。また、シス
テム設計の段階で、電磁輻射ノイズの低減を実現するこ
とができる。しかも、実際の輻射減衰は、多くの周波数
にわたるものであり、クロック信号が高周波になればな
るほど、それだけ大きな輻射減衰を期待することができ
る。
【００２４】また、システム用クロック周波数変調回路
１２６と画像用クロック周波数変調回路１２８を用いる
ことにより、すべてのクロック信号の高調波及びそれに
同期した信号、アドレス・デコーダ・コントロールバス
信号などの輻射も同時に減衰することができる。つま
り、クロック信号の電磁輻射ノイズを削減することで、
プリンタシステム全体の電磁輻射ノイズを削減すること
ができる。
１２６と画像用クロック周波数変調回路１２８を用いる
ことにより、すべてのクロック信号の高調波及びそれに
同期した信号、アドレス・デコーダ・コントロールバス
信号などの輻射も同時に減衰することができる。つま
り、クロック信号の電磁輻射ノイズを削減することで、
プリンタシステム全体の電磁輻射ノイズを削減すること
ができる。
【００２５】〔第２実施形態〕本発明の第２実施形態
は、ビデオクロック信号の各描画ライン毎の周波数変調
の位相をそろえることにより、プリンタ画像の揺れを人
間の目で判別できないようにしたものである。以下、本
発明の第２実施形態について図面を参照して詳細に説明
する。
は、ビデオクロック信号の各描画ライン毎の周波数変調
の位相をそろえることにより、プリンタ画像の揺れを人
間の目で判別できないようにしたものである。以下、本
発明の第２実施形態について図面を参照して詳細に説明
する。
【００２６】図８は、本発明の第２実施形態に係るコン
トローラ２００の内部構成を示す図であり、上述した第
１実施形態の図６に相当する図である。この図８に示す
ように、コントローラ２００は、主として、ＣＰＵ１２
０と、ＡＳＩＣ１２２と、ＳＤＲＡＭ１２４と、システ
ム用クロック周波数変調回路１２６と、画像用クロック
周波数変調回路２２８とを、備えて構成されている。こ
れらのうち、ＣＰＵ１２０と、ＡＳＩＣ１２２と、ＳＤ
ＲＡＭ１２４と、システム用クロック周波数変調回路１
２６は、上述した第１実施形態と同様のものである。Ａ
ＳＩＣ１２２内には、画像制御用回路２３０が構成され
ている。
トローラ２００の内部構成を示す図であり、上述した第
１実施形態の図６に相当する図である。この図８に示す
ように、コントローラ２００は、主として、ＣＰＵ１２
０と、ＡＳＩＣ１２２と、ＳＤＲＡＭ１２４と、システ
ム用クロック周波数変調回路１２６と、画像用クロック
周波数変調回路２２８とを、備えて構成されている。こ
れらのうち、ＣＰＵ１２０と、ＡＳＩＣ１２２と、ＳＤ
ＲＡＭ１２４と、システム用クロック周波数変調回路１
２６は、上述した第１実施形態と同様のものである。Ａ
ＳＩＣ１２２内には、画像制御用回路２３０が構成され
ている。
【００２７】画像用クロック周波数変調回路２２８に
は、画像制御回路２３０からリセット信号ＳＣＯＮ＿Ｘ
が入力される。このリセット信号ＳＣＯＮ＿Ｘに基づい
て、画像用クロック周波数変調回路２２８はクロック信
号ＣＬＫ２の変調する周期、つまり変調位相をリセット
して、ＡＳＩＣ１２２の画像制御用回路１３０に供給す
る。本実施形態では、このクロック信号ＣＬＫ２は、４
０ＭＨｚを中心に±１パーセントの幅で変調するクロッ
ク信号である。
は、画像制御回路２３０からリセット信号ＳＣＯＮ＿Ｘ
が入力される。このリセット信号ＳＣＯＮ＿Ｘに基づい
て、画像用クロック周波数変調回路２２８はクロック信
号ＣＬＫ２の変調する周期、つまり変調位相をリセット
して、ＡＳＩＣ１２２の画像制御用回路１３０に供給す
る。本実施形態では、このクロック信号ＣＬＫ２は、４
０ＭＨｚを中心に±１パーセントの幅で変調するクロッ
ク信号である。
【００２８】画像制御用回路２３０は、このクロック信
号ＣＬＫ２と水平同期信号ＨＳＹＮＣＸとに基づいて、
ビデオ信号ＶＩＤＥＯＸを生成する。そして、画像制御
用回路１３０は、このビデオ信号ＶＩＤＥＯＸを、描画
エンジン１１０へ出力する。
号ＣＬＫ２と水平同期信号ＨＳＹＮＣＸとに基づいて、
ビデオ信号ＶＩＤＥＯＸを生成する。そして、画像制御
用回路１３０は、このビデオ信号ＶＩＤＥＯＸを、描画
エンジン１１０へ出力する。
【００２９】図９は、図８における画像用クロック周波
数変調回路２２８の内部構成を示す図であり、上述した
第１実施形態の図７に相当する図である。図１０は、第
２実施形態における水平同期信号ＨＳＹＮＣＸとビデオ
クロック信号ＶＣＬＫとビデオ信号ＶＩＤＥＯＸとリセ
ット信号ＳＣＯＮ＿Ｘのタイミングチャートを示す図で
あり、上述した第１実施形態の図５に相当する図であ
る。
数変調回路２２８の内部構成を示す図であり、上述した
第１実施形態の図７に相当する図である。図１０は、第
２実施形態における水平同期信号ＨＳＹＮＣＸとビデオ
クロック信号ＶＣＬＫとビデオ信号ＶＩＤＥＯＸとリセ
ット信号ＳＣＯＮ＿Ｘのタイミングチャートを示す図で
あり、上述した第１実施形態の図５に相当する図であ
る。
【００３０】図９に示すように、画像用クロック周波数
変調回路２２８は、水晶振動子３０１からの源振が入力
される発振回路２４０と、ＰＬＬ回路２４２と、変調制
御回路２４４と、出力回路２４６とを、備えて構成され
ている。発振回路２４０には水晶振動子３０１から源振
が入力され、一定のクロック周波数の第１内部クロック
信号を出力する。ＰＬＬ回路はこの第１内部クロック信
号のクロック周波数を定数倍して出力するとともに、４
０ＭＨｚ±１パーセントで変調したクロック周波数で第
２内部クロック信号を出力する。変調制御回路２４４に
は、リセット信号ＳＣＯＮ＿Ｘが入力される。図１０に
示すように、このリセット信号ＳＣＯＮ＿Ｘは、描画エ
ンジン１１０からの水平同期信号ＨＳＹＮＣＸがローに
なるのを受けてローになる信号である。すなわち、リセ
ット信号ＳＣＯＮ＿Ｘは、描画エンジン１１０が各描画
ラインの描画を開始するタイミングでその都度ローにな
る信号である。
変調回路２２８は、水晶振動子３０１からの源振が入力
される発振回路２４０と、ＰＬＬ回路２４２と、変調制
御回路２４４と、出力回路２４６とを、備えて構成され
ている。発振回路２４０には水晶振動子３０１から源振
が入力され、一定のクロック周波数の第１内部クロック
信号を出力する。ＰＬＬ回路はこの第１内部クロック信
号のクロック周波数を定数倍して出力するとともに、４
０ＭＨｚ±１パーセントで変調したクロック周波数で第
２内部クロック信号を出力する。変調制御回路２４４に
は、リセット信号ＳＣＯＮ＿Ｘが入力される。図１０に
示すように、このリセット信号ＳＣＯＮ＿Ｘは、描画エ
ンジン１１０からの水平同期信号ＨＳＹＮＣＸがローに
なるのを受けてローになる信号である。すなわち、リセ
ット信号ＳＣＯＮ＿Ｘは、描画エンジン１１０が各描画
ラインの描画を開始するタイミングでその都度ローにな
る信号である。
【００３１】図９に示すように、変調制御回路２４４か
ら出力された変調制御信号とＰＬＬ回路２４２からの第
２クロック信号により生成した第３内部クロック信号
が、出力回路２４６に入力される。この出力回路２４６
は第３内部クロック信号をクロック信号ＣＬＫ２として
出力する。すなわち、出力回路２４６は、４０ＭＨｚ±
１パーセントのクロック周波数に変調するクロック信号
ＣＬＫ２を出力する。このクロック信号ＣＬＫ２は、リ
セット信号ＳＣＯＮ＿Ｘがローになるタイミングで変調
周期がリセットされるクロック信号である。すなわち、
描画エンジン１１０が描画を開始するタイミングで位相
がそろうクロック信号である。
ら出力された変調制御信号とＰＬＬ回路２４２からの第
２クロック信号により生成した第３内部クロック信号
が、出力回路２４６に入力される。この出力回路２４６
は第３内部クロック信号をクロック信号ＣＬＫ２として
出力する。すなわち、出力回路２４６は、４０ＭＨｚ±
１パーセントのクロック周波数に変調するクロック信号
ＣＬＫ２を出力する。このクロック信号ＣＬＫ２は、リ
セット信号ＳＣＯＮ＿Ｘがローになるタイミングで変調
周期がリセットされるクロック信号である。すなわち、
描画エンジン１１０が描画を開始するタイミングで位相
がそろうクロック信号である。
【００３２】図１１は、クロック信号ＣＬＫ２の変調プ
ロファイルを示す図である。この図１１では、各描画ラ
インの描画開始時点でクロック信号ＣＬＫ２の変調周期
がリセットされ、最も高い周波数である４０ＭＨｚ＋１
パーセントからクロック周波数がスタートする。この変
調周期がそろったクロック信号ＣＬＫ２が、図８に示す
画像制御用回路２３０にビデオクロック信号ＶＣＬＫと
して入力される。
ロファイルを示す図である。この図１１では、各描画ラ
インの描画開始時点でクロック信号ＣＬＫ２の変調周期
がリセットされ、最も高い周波数である４０ＭＨｚ＋１
パーセントからクロック周波数がスタートする。この変
調周期がそろったクロック信号ＣＬＫ２が、図８に示す
画像制御用回路２３０にビデオクロック信号ＶＣＬＫと
して入力される。
【００３３】図１２は、図１０に示したタイミングチャ
ートの各信号を生成する処理を説明するためのフローチ
ャートである。この図１２に示すように、まず、画像制
御回路２３０に描画エンジン１１０から一定期間ローレ
ベルの水平同期信号ＨＳＹＮＣＸが入力される（ステッ
プＳ１０）。画像制御回路２３０は、この水平同期信号
ＨＳＹＮＣＸがローになったタイミングに基づいて、リ
セット信号ＳＣＯＮ＿Ｘを一定期間ローレベルにし、画
像用クロック周波数変調回路２２８に出力する（ステッ
プＳ１１、Ｓ１２）。
ートの各信号を生成する処理を説明するためのフローチ
ャートである。この図１２に示すように、まず、画像制
御回路２３０に描画エンジン１１０から一定期間ローレ
ベルの水平同期信号ＨＳＹＮＣＸが入力される（ステッ
プＳ１０）。画像制御回路２３０は、この水平同期信号
ＨＳＹＮＣＸがローになったタイミングに基づいて、リ
セット信号ＳＣＯＮ＿Ｘを一定期間ローレベルにし、画
像用クロック周波数変調回路２２８に出力する（ステッ
プＳ１１、Ｓ１２）。
【００３４】画像用クロック周波数変調回路２２８は、
このリセット信号ＳＣＯＮ＿Ｘがローになったタイミン
グでクロック信号ＣＬＫ２の変調周期をリセットする。
本実施形態では、このリセットのタイミングで、最も高
いクロック周波数である４０ＭＨｚ＋１パーセントでク
ロック信号ＣＬＫ２を画像制御回路２３０へ出力する
（ステップＳ１３）。このクロック信号ＣＬＫ２に基づ
いて、画像制御回路２３０はビデオクロック信号ＶＣＬ
Ｋを生成し、これに同期したビデオ信号ＶＩＤＥＯＸ
を、描画エンジン１１０へ出力する（ステップＳ１
４）。
このリセット信号ＳＣＯＮ＿Ｘがローになったタイミン
グでクロック信号ＣＬＫ２の変調周期をリセットする。
本実施形態では、このリセットのタイミングで、最も高
いクロック周波数である４０ＭＨｚ＋１パーセントでク
ロック信号ＣＬＫ２を画像制御回路２３０へ出力する
（ステップＳ１３）。このクロック信号ＣＬＫ２に基づ
いて、画像制御回路２３０はビデオクロック信号ＶＣＬ
Ｋを生成し、これに同期したビデオ信号ＶＩＤＥＯＸ
を、描画エンジン１１０へ出力する（ステップＳ１
４）。
【００３５】以上のように、本実施形態に係るプリンタ
によれば、ビデオクロック信号ＶＣＬＫの変調周期を各
描画ラインの開始時にそろえることとしたので、描画エ
ンジン１１０で描画した画像の揺れを肉眼では分からな
いようにすることができる。すなわち、図１３に示すよ
うに、出力画像における各描画ラインのドットサイズを
上下の各描画ラインでそろえることができるので、画像
の揺れを人の目で判別できないようにすることができ
る。このため、ビデオクロック信号ＶＣＬＫにクロック
周波数変調をかけた信号を用いても、きれいな出力画像
を得ることができる。
によれば、ビデオクロック信号ＶＣＬＫの変調周期を各
描画ラインの開始時にそろえることとしたので、描画エ
ンジン１１０で描画した画像の揺れを肉眼では分からな
いようにすることができる。すなわち、図１３に示すよ
うに、出力画像における各描画ラインのドットサイズを
上下の各描画ラインでそろえることができるので、画像
の揺れを人の目で判別できないようにすることができ
る。このため、ビデオクロック信号ＶＣＬＫにクロック
周波数変調をかけた信号を用いても、きれいな出力画像
を得ることができる。
【００３６】しかも、上述した第１実施形態と同様に、
クロック発振器として、システム用クロック周波数変調
回路１２６と画像用クロック周波数変調回路２２８とを
用いたので、電磁輻射ノイズのピーク値を低減すること
ができる。
クロック発振器として、システム用クロック周波数変調
回路１２６と画像用クロック周波数変調回路２２８とを
用いたので、電磁輻射ノイズのピーク値を低減すること
ができる。
【００３７】なお、本発明は上記実施形態に限定されず
種々に変形可能である。例えば、上記実施形態では画像
出力装置としてのプリンタを例に説明したが、ＣＲＴの
ディスプレイ等にも適用することができる。また、スキ
ャナ等の画像入力装置に適用してもよい。
種々に変形可能である。例えば、上記実施形態では画像
出力装置としてのプリンタを例に説明したが、ＣＲＴの
ディスプレイ等にも適用することができる。また、スキ
ャナ等の画像入力装置に適用してもよい。
【００３８】さらに、上記第２実施形態では、各画像ラ
インの描画開始時に描画エンジン１００が出力する水平
同期信号ＨＳＹＮＣＸを描画タイミング信号として用
い、これに基づいてリセット信号ＳＣＯＮ＿Ｘを生成す
ることとしたが、このタイミングに限られるものではな
く、他のタイミングでリセット信号ＳＣＯＮ＿Ｘを生成
するようにしてもよい。例えば、各描画ラインにおける
描画の途中のタイミングや、描画終了のタイミングでリ
セット信号ＳＣＯＮ＿Ｘを生成するようにしてもよい。
インの描画開始時に描画エンジン１００が出力する水平
同期信号ＨＳＹＮＣＸを描画タイミング信号として用
い、これに基づいてリセット信号ＳＣＯＮ＿Ｘを生成す
ることとしたが、このタイミングに限られるものではな
く、他のタイミングでリセット信号ＳＣＯＮ＿Ｘを生成
するようにしてもよい。例えば、各描画ラインにおける
描画の途中のタイミングや、描画終了のタイミングでリ
セット信号ＳＣＯＮ＿Ｘを生成するようにしてもよい。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
クロック発振器として、発振周波数を所定の周期で変調
して動作クロック信号として出力するクロック周波数変
調回路を用いたので、電磁輻射ノイズのピーク値を低減
することができる。
クロック発振器として、発振周波数を所定の周期で変調
して動作クロック信号として出力するクロック周波数変
調回路を用いたので、電磁輻射ノイズのピーク値を低減
することができる。
【図１】クロック信号にクロック周波数の変調をかけた
場合の変調割合と時間との関係を示す図。
場合の変調割合と時間との関係を示す図。
【図２】図１におけるａ点、ｂ点、ｃ点におけるクロッ
ク信号波形を示す図。
ク信号波形を示す図。
【図３】クロック周波数変調をかける前と後における周
波数スパンと電磁輻射ノイズの強度の関係を示すグラ
フ。
波数スパンと電磁輻射ノイズの強度の関係を示すグラ
フ。
【図４】本発明の第１実施形態に係るプリンタにおける
コントローラと描画エンジンとの間の信号の送受関係を
示す図。
コントローラと描画エンジンとの間の信号の送受関係を
示す図。
【図５】コントローラと描画エンジンの間で送受される
水平同期信号とビデオクロック信号とビデオ信号のタイ
ミングチャート。
水平同期信号とビデオクロック信号とビデオ信号のタイ
ミングチャート。
【図６】本発明の第１実施形態に係るコントローラの内
部構造を示す図。
部構造を示す図。
【図７】本発明の第１実施形態に係る画像用クロック周
波数変調回路の内部構造を示す図。
波数変調回路の内部構造を示す図。
【図８】本発明の第２実施形態に係るコントローラの内
部構造を示す図。
部構造を示す図。
【図９】本発明の第２実施形態に係る画像用クロック周
波数変調回路の内部構造を示す図。
波数変調回路の内部構造を示す図。
【図１０】コントローラと描画エンジンの間で送受され
る水平同期信号とビデオクロック信号とビデオ信号と、
画像制御用回路から画像用クロック周波数変調回路へ出
力されるリセット信号のタイミングチャート。
る水平同期信号とビデオクロック信号とビデオ信号と、
画像制御用回路から画像用クロック周波数変調回路へ出
力されるリセット信号のタイミングチャート。
【図１１】画像用クロック周波数変調回路から出力され
るクロック信号の変調周期と、リセット信号とのタイミ
ングを示す図。
るクロック信号の変調周期と、リセット信号とのタイミ
ングを示す図。
【図１２】本発明の第２実施形態に係るプリンタ処理を
フローチャートにして示す図。
フローチャートにして示す図。
【図１３】本発明の第２実施形態に係るプリンタの出力
画像とビデオクロック信号のクロック周波数との関係を
示す図。
画像とビデオクロック信号のクロック周波数との関係を
示す図。
１００ コントローラ １１０ 描画エンジン １２０ ＣＰＵ １２２ ＡＳＩＣ １２４ ＳＤＲＡＭ １２６ システム用クロック周波数変調回路 １２８ 画像用クロック周波数変調回路 １３０ 画像制御用回路 １４０ 発振回路 １４２ ＰＬＬ回路 ２２８ 画像用クロック周波数変調回路 ２３０ 画像制御用回路 ２４０ 発振回路 ２４２ ＰＬＬ回路 ２４４ 変調制御回路 ２４６ 出力回路
Claims (6)
- 【請求項１】描画エンジンにビデオ信号を出力する画像
出力装置用コントローラであって、 クロック発振周波数を所定の周期で変調した動作クロッ
ク信号を生成して出力するクロック周波数変調回路と、 前記動作クロック信号が入力され、この動作クロック信
号に基づいてビデオクロック信号を生成するとともに、
このビデオクロック信号に同期した前記ビデオ信号を生
成し、このビデオ信号を前記描画エンジンに出力する画
像制御用回路と、 を備えるとともに、 前記画像制御用回路には、前記描画エンジンから、この
描画エンジンが各描画ラインの描画を開始するタイミン
グで描画タイミング信号がその都度入力され、この描画
タイミング信号に基づいてリセット信号を生成して前記
クロック周波数変調回路に出力するとともに、 前記クロック周波数変調回路は、前記リセット信号に基
づいて前記動作クロック信号のクロック周波数を変調す
る周期をリセットする、 ことを特徴とする画像出力装置用コントローラ。 - 【請求項２】 前記クロック周波数変調回路は、 源振が入力され、この源振に基づいて所定クロック周波
数の第１内部クロック信号を生成して出力する発振回路
と、 前記発振回路から前記所定クロック周波数の前記第１内
部クロック信号が入力され、この第１内部クロック信号
のクロック周波数を前記所定の周期で変調して第２内部
クロック信号として出力する位相同期ループ回路と、 前記リセット信号が入力され、前記リセット信号に基づ
いて前記動作クロック信号のクロック周波数を変調する
周期をリセットするための変調制御信号を出力する変調
制御回路と、 前記位相同期ループ回路から出力された前記第２内部ク
ロック信号と、前記変調制御回路から出力された前記変
調制御信号とにより生成された第３内部クロック信号が
入力され、前記動作クロック信号として出力する出力回
路と、 を備えることを特徴とする請求項１に記載の画像出力装
置用コントローラ。 - 【請求項３】 ビデオ信号を出力するコントローラと、前
記ビデオ信号に基づいて画像を描画して出力する描画エ
ンジンとを備える画像出力装置であって、 前記コントローラは、 クロック発振周波数を所定の周期で変調した動作クロッ
ク信号を生成して出力するクロック周波数変調回路と、 前記動作クロック信号が入力され、この動作クロック信
号に基づいてビデオクロック信号を生成するとともに、
このビデオクロック信号に同期した前記ビデオ信号を生
成し、このビデオ信号を前記描画エンジンに出力する画
像制御用回路と、 を備えるとともに、 前記画像制御用回路には、前記描画エンジンから、この
描画エンジンが各描画ラインの描画を開始するタイミン
グで描画タイミング信号がその都度入力され、この描画
タイミング信号に基づいてリセット信号を生成して前記
クロック周波数変調回路に出力するとともに、 前記クロック周波数変調回路は、前記リセット信号に基
づいて前記動作クロック信号のクロック周波数を変調す
る周期をリセットする、 ことを特徴とする画像出力装置。 - 【請求項４】 前記クロック周波数変調回路は、 源振が入力され、この源振に基づいて所定クロック周波
数の第１内部クロック信号を生成して出力する発振回路
と、 前記発振回路から前記所定クロック周波数の前記第１内
部クロック信号が入力され、この第１内部クロック信号
のクロック周波数を前記所定の周期で変調して第２内部
クロック信号として出力する位相同期ループ回路と、 前記リセット信号が入力され、前記リセット信号に基づ
いて前記動作クロック信号のクロック周波数を変調する
周期をリセットするための変調制御信号を出力 する変調
制御回路と、 前記位相同期ループ回路から出力された前記第２内部ク
ロック信号と、前記変調制御回路から出力された前記変
調制御信号とにより生成された第３内部クロック信号が
入力され、前記動作クロック信号として出力する出力回
路と、 を備えることを特徴とする請求項３に記載の画像出力装
置。 - 【請求項５】 ビデオ信号を出力するコントローラと、前
記ビデオ信号に基づいて画像を描画して出力する描画エ
ンジンとを備える画像出力装置の制御方法であって、 クロック発振周波数を所定の周期で変調した動作クロッ
ク信号を生成して出力する動作クロック生成工程と、 前記動作クロック信号に基づいてビデオクロック信号を
生成するとともに、このビデオクロック信号に同期した
前記ビデオ信号を生成し、このビデオ信号を前記描画エ
ンジンに出力するビデオ信号出力工程と、前記描画エンジンが各描画ラインの描画を開始するタイ
ミングで 前記描画エンジンからその都度入力される描画
タイミング信号に基づいて、リセット信号を生成するリ
セット信号生成工程と前記リセット信号に基づいて前記
動作クロック信号のクロック周波数を変調する周期をリ
セットするリセット工程と、 を備えることを特徴とする画像出力装置の制御方法。 - 【請求項６】前記動作クロック生成工程は、入力された源振に基づいて所定クロック周波数の第１内
部クロック信号を生成して出力する第１出力工程と、 入力された前記第１内部クロック信号のクロック周波数
を前記所定の周期で変調して第２内部クロック信号とし
て出力する第２出力工程と、 入力された前記リセット信号に基づいて前記動作クロッ
ク信号のクロック周波数を変調する周期をリセットする
ための変調制御信号を出力する変調制御信号出力工程
と、 入力された前記第２内部クロック信号と前記変調制御信
号とにより生成された 第３内部クロック信号が入力さ
れ、前記動作クロック信号として出力する第３出力工程
と、 を備えることを特徴とする請求項５に画像出力装置の制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093172A JP3097688B2 (ja) | 1999-03-31 | 1999-03-31 | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11093172A JP3097688B2 (ja) | 1999-03-31 | 1999-03-31 | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3097688B2 true JP3097688B2 (ja) | 2000-10-10 |
| JP2000280575A JP2000280575A (ja) | 2000-10-10 |
Family
ID=14075162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11093172A Expired - Fee Related JP3097688B2 (ja) | 1999-03-31 | 1999-03-31 | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097688B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366936B2 (en) | 2003-09-02 | 2008-04-29 | Brother Kogyo Kabushiki Kaisha | Memory control device and image forming device equipped with a selection circuit selectively applying a reference clock or a modulated clock to a synchronous memory as an external clock based on a selection signal |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078592A (ja) | 2003-09-03 | 2005-03-24 | Brother Ind Ltd | メモリ制御装置及び画像形成装置 |
| JP2009029044A (ja) * | 2007-07-27 | 2009-02-12 | Ricoh Co Ltd | 画像形成装置、画像形成方法および画像形成プログラム |
| JP6086032B2 (ja) * | 2013-05-31 | 2017-03-01 | ブラザー工業株式会社 | データ送受信装置、データ送受信装置の制御プログラム、及び液体吐出装置 |
-
1999
- 1999-03-31 JP JP11093172A patent/JP3097688B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366936B2 (en) | 2003-09-02 | 2008-04-29 | Brother Kogyo Kabushiki Kaisha | Memory control device and image forming device equipped with a selection circuit selectively applying a reference clock or a modulated clock to a synchronous memory as an external clock based on a selection signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000280575A (ja) | 2000-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510499B1 (ko) | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 | |
| US7446732B2 (en) | Display control device | |
| EP0786867B1 (en) | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems | |
| US6240123B1 (en) | Asynchronous spread spectrum clocking | |
| US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
| JP5494074B2 (ja) | 画像形成装置、電気機器および記録制御方法 | |
| US6580432B1 (en) | Spread spectrum FIFO and method for storing data for multiple display types | |
| Li et al. | Dual-loop spread-spectrum clock generator | |
| JP2001515696A (ja) | パラレルデータチャンネルにおける電磁障害抑制用拡散スペクトル位相変調 | |
| JP3097688B2 (ja) | 画像出力装置用コントローラ、画像出力装置、画像出力装置の制御方法 | |
| JPH11317871A (ja) | パルス幅変調回路 | |
| US7050478B1 (en) | Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system | |
| JP2002010144A (ja) | 撮像素子の駆動装置及び駆動方法並びに画像処理装置 | |
| EP1376531B1 (en) | Electronic apparatus with reduced electromagnetic interference noise | |
| JP3421988B2 (ja) | 表示装置及びそれに用いるクロック間干渉による影響の防止方法 | |
| TWI250505B (en) | Control unit and method for reducing interference patterns in the display of an image on a screen | |
| JP2002158839A (ja) | 画像読取装置 | |
| JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JP2004164293A (ja) | クロック信号供給方法、クロック信号供給装置及び画像形成装置 | |
| JP2006167983A (ja) | プリンタコントローラ | |
| JP2003332997A (ja) | クロック伝送装置およびそれを用いる画像形成装置 | |
| JP2001111745A (ja) | ファクシミリ装置 | |
| JP2003143380A (ja) | 画像形成装置、画像形成方法、コンピュータ読み取り可能な記憶媒体及びコンピュータプログラム | |
| JP4721407B2 (ja) | データ伝送装置 | |
| JP2002094497A (ja) | 制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |