JPH11317871A - パルス幅変調回路 - Google Patents

パルス幅変調回路

Info

Publication number
JPH11317871A
JPH11317871A JP10324122A JP32412298A JPH11317871A JP H11317871 A JPH11317871 A JP H11317871A JP 10324122 A JP10324122 A JP 10324122A JP 32412298 A JP32412298 A JP 32412298A JP H11317871 A JPH11317871 A JP H11317871A
Authority
JP
Japan
Prior art keywords
circuit
data
laser
pulse width
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10324122A
Other languages
English (en)
Other versions
JP4271286B2 (ja
Inventor
Robert D Morrison
ロバート・ディー・モリソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH11317871A publication Critical patent/JPH11317871A/ja
Application granted granted Critical
Publication of JP4271286B2 publication Critical patent/JP4271286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1204Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
    • G06K15/1219Detection, control or error compensation of scanning velocity or position, e.g. synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/405Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
    • H04N1/4055Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern
    • H04N1/4056Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a clustered dots or a size modulated halftone pattern the pattern varying in one dimension only, e.g. dash length, pulse width modulation [PWM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Fax Reproducing Arrangements (AREA)
  • Laser Beam Printer (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Mechanical Optical Scanning Systems (AREA)

Abstract

(57)【要約】 【課題】 レーザ・プリンタの解像度を向上させる。 【解決手段】 本発明によるパルス幅変調回路を用いる
ことによって、ピクセルのサイズよりも短い時間期間内
でのレーザ・パルスの持続時間の制御が可能となる。こ
のパルス幅変調回路は、もとのピクセルデータを、それ
ぞれ3サイクルの静止時間を含む4つのデータストリー
ムに符号化し、それぞれに対してクロック遅延連鎖によ
って多重に遅延させた複数のバージョンを生成する。こ
れらをマルチプレクサによって任意に選択し、最終的に
全てのデータストリームを再結合させることによって、
所望の変調信号を得る。上記静止時間において遅延させ
た複数のバージョンはすべて安定しているので、マルチ
プレクサはグリッチを発生させることなく、安全にこれ
らを選択することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レーザ・プリンタ
に用いられるような電子写真イメージ形成装置に関する
ものである。とりわけ、本発明は、こうした電子写真イ
メージ形成装置において形成されるイメージ品質を高め
るために、光または他のエネルギの走査ビームの、位相
ロックしたパルス幅変調をより正確に制御することに関
するものである。
【0002】
【従来の技術及びその問題点】電子写真式プリントで
は、プリント・イメージに対応する静電荷パターンが、
光学フォトレセプタ(OPR)上において現像される。
そしてトナーがOPRに塗布され、このトナーが静電荷
によってはじかれずに保持されることによってプリント
・イメージが形成される。次に、プリント・イメージは
プリント媒体(通常は紙)に転写される。
【0003】OPRは、可視スペクトル光と、可視光の
スペクトル以外の光エネルギのどちらにも作用する。望
ましい実施態様の場合、近赤外レーザ光を用いることが
望まれるが、本発明に関連して記載するOPRは、放射
エネルギに応答するいかなる光学フォトレセプタをも意
味するものである。
【0004】レーザ・プリンタは、レーザ・ダイオード
のようなレーザ光源による一連の走査線で光学フォトレ
セプタ(OPR)上の感光材料の帯電表面上を走査する
ことによってプリント・イメージを生じる。各走査線は
ピクセル領域に分割され、レーザ・ビームは、選択され
たピクセル領域が露光されるように変調される。この露
光によって表面電荷が除去される。従って、OPRが露
光されると、その位置においてOPRの放電が生じ、そ
の結果、OPR上にトナーが現像され、さらに、トナー
がプリント媒体(通常は紙)上の対応する位置に転写さ
れる。
【0005】レーザをオン/オフすることは別として、
レーザのパワーを変調するのは実際的ではない。制御が
困難な、あまりにも多くの環境要因が存在し、非飽和モ
ードにおけるダイオードの動作が役に立たなくなる。し
かし、実際のピクセル・サイズ分より短い時間期間にわ
たってレーザを(完全に)オン/オフすることによって
同じ効果を得ることが可能である。これは、パルス幅変
調信号の標準的な応用例である。さらに、ピクセル部分
を右または左へずらしたり、その目立った輝度を修正す
ることが所望される場合がある(例えば対角線に現れる
ぎざぎざのエッジを防ぐため)。従って、精密に制御さ
れたやり方でレーザをオン/オフできるレーザ・プリン
タを提供することが所望される。また、レーザ・ビーム
の走査に対して位相がロックされるようにしたこのタイ
プの変調を可能にする設計を提供することも所望され
る。そうでなければ、連続した線が正確に整列しないか
らである。
【0006】レーザ光によってOPR電荷の除去が生じ
る場所に、エマルジョン中のトナー粒子が集中し、イメ
ージが形成される。OPRの帯電した場所では、トナー
粒子がOPRによって保持されない(非イメージ領
域)。これにより、レーザ・プリンタは特にラスタ化さ
れたプリント・パターンに適合することが可能になる
が、他のタイプの走査技法に関連するレーザ・プリンタ
を構成することも可能である。
【0007】プリンタの解像度は、部分的には、レーザ
または光学素子によって生成される光イメージのサイズ
の関数である。本発明は、光イメージの強化に向けられ
たものである。
【0008】本出願の譲受人であるHewlett-Packard Co
mpanyは、ピクセル化イメージを生じるハード・コピー
装置に関するイメージ品質向上のための技法を開発し
た。この技法には、プリントしようとするイメージのビ
ット・マップと記憶されている所定のテンプレートまた
はパターンを突き合わせて、あらかじめ選択されたビッ
ト・マップ・フィーチャの発生を検出するステップが含
まれている。一致が生じると、補償パターンが生成さ
れ、この結果、プリント品質が向上する。この技法につ
いては、譲受人が上と同じである、Charles C
hen−YuanTungに対する米国特許第4,84
7,641号に記載がある。この技法の成果の1つは、
対角線のぎざぎざのエッジを緩和するために、対角線の
エッジ部分に沿ってピクセルのサイズを変更することが
できるようになることである。現在のプリンタの構成で
は、解像度を向上させるためには、より高度なアルゴリ
ズムが利用される。
【0009】レーザ・プリンタは、ピクセルと呼ばれる
固定サイズの選択された小領域に黒のトナーを付着させ
ることによって、ページのプリントを行う。ピクセル領
域の一部にだけトナーを付着させることによって、グレ
ーの陰影効果を生じることが可能である。これは、パル
ス幅変調(PWM)を利用して実施することが可能であ
る。しかし、パルス幅変調を施すだけでは不十分であ
り、レーザ走査の開始とピクセルの位相を同期させるこ
とも必要になり、「ビーム検出」と呼ばれるレーザ・ス
キャナからの単一パルス同期信号によって、走査位相情
報が得られる。
【0010】ピクセル内における光エネルギ・レベルを
変化させる方法がいくつか存在する。一般的な技法の1
つであるパルス幅変調(PWM)はただ単に、ピクセル
走査時間内において光学素子(レーザ)に加えられるエ
ネルギの持続時間を変化させるだけのことである。こう
して、エネルギ・レベルは、レーザのパワー出力ではな
く、レーザがオンとなっている時間によって設定され
る。
【0011】レーザ・プリンタの場合、周波数位相ドリ
フトを補正するのに有効なフィードバック信号またはエ
ラー信号が存在しないので、先行技術において知られて
いるような位相ロック・ループを利用することはできな
い。ビーム検出信号によって各走査毎に単一のエッジが
得られるのであるが、これは非常に周波数が低いので、
位相ロック・ループを形成するのに用いることができな
い。譲受人が上と同じである米国特許第5,438,3
53号に記載のクロック発生器によって、本発明に利用
可能な位相ロックの説明が得られる。このクロック発生
器は、内部遅延連鎖のために発生する量子化効果の制限
があるが、その範囲内でビーム検出信号の遷移に対して
正確な位相アライメントがとれたクロック信号を発生す
る。クロック発生器は、1度このアライメントをとって
しまうと、次のビーム検出信号が生じるまで再び位相を
変化させることはない。レーザが走査を開始すると、ビ
ーム検出信号がプリンタ・エンジンによって生成される
が、これは必然的に走査線1本あたり1回ということに
なる。
【0012】前述の米国特許第5,438,353号に
は、レーザ駆動回路を駆動するために利用される変調入
力信号のタイミング制御について記載されている。本発
明は、米国特許第5,438,353号に記載されたク
ロック発生器の能力を改善するものである。もはや、ピ
クセルの「ON」または「OFF」をプリントすれば十
分であるとはみなされない。つまり、可変ピクセル出力
を連続して発生することができることが望ましいと考え
られる。
【0013】レーザ・プリンタは、比較的高速度でペー
ジの極めて小さい領域に正確な量のトナーを付着させる
その能力によって他のプリンタと区別されており、大部
分の他のタイプのプリンタよりはるかに優れた画質が得
られる。レーザ・プリンタは、プリント・イメージを保
持するドラムまたは他の光学フォトレセプタを走査する
ことによって機能するので、この結果として、ページが
光学フォトレセプタを通過する際に、ページの垂直方向
におけるそのイメージ固有の量子化が生じる。さらに、
水平走査を変調する回路要素における制限によってもイ
メージの量子化が起こるので、単一のセルつまりピクセ
ルが目立ってしまう。ピクセルを十分に小さくすれば、
量子化の影響も見分けがつかないほど小さくすることが
可能である。しかし、実用上の制限がある。つまり、垂
直方向の量子化が、データをシリアル形式で走査レーザ
に転送する能力によって制限を受けるわけである。
【0014】レーザ・プリンタの解像度は現在では十分
であり、通常、ピクセル・レベルでも量子化は目立たな
い。一般にアーティファクト(artifacts)と称される
干渉効果を生じる、間接的な量子化の影響がいくつか存
在する。こうした欠陥は、レーザ・プリンタを用いて写
真イメージを再生するとすぐに明らかになる。これは、
写真イメージの再生にはハーフ・トーンが多く用いられ
るためである。プリンタが、量子化された着色領域と無
着色領域によって連続して変動するハーフ・トーンの陰
影をプリントしようとすると、不自然に見える場合が多
い。黒と白(黒の顔料の場合)の領域を混合し、さら
に、領域を極めて小さく保つことによって、目に連続し
たグレイの範囲であるように映るイメージを生じること
が可能になる。レーザ出力を変調して、量子化ピクセル
要素より小さい、極めて小さい帯電領域と非帯電領域に
することができれば、プリント写真における不自然さを
低減することが可能になる。
【0015】この問題への取り組みは、位相の異なるい
くつかのクロックを設けることによって行われてきた。
こうしたアプローチの1つにおいては、クロックの位相
が走査線の開始を示すビーム検出信号によってレーザ走
査にロックされる。これによって、極めて高い水平ピク
セル・レートであっても、1/8ピクセルまでの正確な
パルス幅変調を行うことが可能になる。プリンタ・エン
ジン・テクノロジ及び速度の進歩、並びに質の高い写真
イメージをプリントしたいという要望のために、より精
密なパルス幅変調方法が必要とされる。
【0016】先行技法では、電流源及び電圧コンパレー
タと共にコンデンサが利用されている。該コンデンサに
流れる電流から生じる電圧の変化が電圧コンパレータに
送られ、その結果、この回路は、制御された時刻におい
てトリガ・オン/オフする。このシステムには、再初期
化時間によって最大動作周波数が制限され、回路がパル
ス幅変調範囲のどちら側のエンド(0%及び100%)
においても線形性の問題を呈するという、潜在的な欠陥
が存在する。また、温度及び電圧に関連した安定性、及
びダイ・ロット(部品)のばらつきに関する問題もあ
る。極めて重要な問題は、この技法は周波数が制限され
るということである。プリンタの走査速度及びプリント
速度は増し続けるものと予想されるので、このようなコ
ンデンサによる方法は有利であるとは言えない。
【0017】
【発明の概要】本発明によれば、任意に小さくすること
が可能な個別遅延素子のサイズによる制約しか受けな
い、モジュール遅延連鎖内における個別遅延素子のサイ
ズによる制約しか受けない、ラインのプリント中の任意
の時間に所望のPWMエッジが得られるようにすること
が可能な、クロック発生器を設けることが可能になる。
【0018】本発明によれば、例えば、ピクセル・サイ
ズの1/8にPWMステップを制限する先行技法とは異
なり、ピクセルの連続可変パルス幅変調(PWM)を可
能にする方法が得られる。従って、これによって、レー
ザの変調をより精密に制御する方法が得られる。本発明
には、低コストで解像度を高める必要に関する問題を有
効に解決する単一位相クロック発生器及びPWM回路要
素が含まれる。本発明の回路は、プリンタのレーザを制
御するために用いられる専用集積回路(ASIC)に簡
単に組み込むことが可能である。さらに、この技法は、
他の方法よりもかなり高いピクセル周波数で実施するこ
とができるので、最高速のレーザ・プリンタに用いるこ
とが可能になる。
【0019】クロック発生器から通常に受信する信号に
対する調整において、本発明では、データを様々に遅延
したものの間で動的にスイッチングすることを企図して
いる。このデータの処理は、既知の安定ポイントを備え
たデータ・ストリームを発生させることができるよう
に、事前に実施することが可能である。この安定ポイン
トによって、位相シフトの選択のための時間が得られ
る。マルチプレクサによってこの選択が可能になり、マ
ルチプレクスが済むと、全てのデータ・ストリームを再
び組み合わせて、所望のレーザ出力信号を再生すること
が可能になる。
【0020】本発明のシステムは、ピクセル・サイズよ
り短い時間期間のレーザ・パルス持続時間の制御を可能
にする。この制御によって、ピクセルの一部を右または
左にずらすことも、その有効強度(effective intensit
y)を変化させることも可能になる。本発明によれば、
レーザ・プリンタに用いられるタイプの位相同期環境に
おいてこの機能が得られる。
【0021】パルス幅変調は、異なる時間にストリーム
の異なる部分をイネーブルすることによって動的に変化
させられ、この結果、パルス幅または位置の変更が可能
になる。従って、これらの調整を施し、同時に、レーザ
を駆動するための振幅を常に0か1に保つことが可能に
なる。
【0022】望ましい実施態様によれば、それぞれにお
いて静止時間が存在するように符号化された複数のデー
タ・ストリームが生じる。この静止時間において、全て
の遅延タップ(tap)が安定するので、マルチプレクサ
は、突然のグリッチを生じさせることなく、任意のタッ
プを安全に選択することが可能になる。この静止時間は
信号の遊休時間であり、従ってデータ・ストリームに関
して言えば、ストリームの非アクティブ時間である。こ
の静止時間を利用すると、準安定の安全なやり方でデー
タ・ストリームのそれぞれにおいて変調の調整を実施す
ることが可能になる。
【0023】実施態様の1つでは、それぞれ、3サイク
ルの静止時間が得られるように符号化される、4つのデ
ータ・ストリームが生じる。この静止時間において、全
ての遅延タップ・バージョンが安定するので、マルチプ
レクサは、突然のグリッチを生じさせることなく、安全
に任意のタップを選択することが可能になる。この静止
時間は、信号の遊休時間であり、従って、データ・スト
リームに関して言えば、ストリームの非アクティブ時間
になる。静止時間を利用すると、準安定の安全なやり方
で、データ・ストリームのそれぞれにおいて変調の調整
を実施することが可能になる。
【0024】入力データはエッジ検出のような識別形式
に変換され、次に、ANDゲート及びX−OR(排他論
理和)ゲートを利用して、4つのストリームに分割され
る。次に、各ストリームは、順次遅延されたクロック入
力によってクロックされるフリップ・フロップ連鎖に供
給される。フリップ・フロップの出力は次にマルチプレ
クサに送られ、静止期間中にフリップ・フロップの出力
がスイッチされる。マルチプレクサの出力はまとめて全
てX−OR演算が施され、もとの信号が復元される。
【0025】遅延タップはタップ・カウントを備えてい
るが、増進的な調整が所望の解像度を得るのに十分とな
るように、十分に小さいきざみで備えられている。こう
いった増進的な調整は、調整のきざみが、光学現像プロ
セスの残りの部分を精密に制御する能力を超えるほど十
分に小さいので、無限調整といっても過言ではない。次
に、このタップ・カウントを用いて、レーザ駆動回路を
制御するために加えられる信号の正確な持続時間が検出
される。これら遅延タップはクロックされてレジスタに
記録され、これによって別の回路でカウントすることが
可能になる。これによって、各タップの遅延時間を連続
的に設定するクロック測定連鎖が確立される。これによ
って、回路設計は、温度、電圧、または、ダイ・ロット
(コンポーネント)のばらつきから影響を受けないよう
になる。
【0026】データ・ストリームの1つはアクティブ・
データ・ストリームとなっている。アクティブ・ストリ
ームにおいては、アクティブ(非静止)・サイクル中の
データに、計算されたタップ選択数が伴うが、これは、
データが遷移する所望の位相が安全に選択されるよう
に、マルチプレクサによって利用される。全てのストリ
ームがX−OR演算によって再び組み合わされ、もとの
信号が復元する。結果生じる出力は、遅延連鎖量子化サ
イズを限界とするパルス幅変調能力を備えている。望ま
しい実施態様の場合、これは最悪のケースであるが、約
500pSであり、一般にはこの約1/2、すなわち2
50pSである。この変調は、本発明を用いないで得ら
れる変調の約35〜70倍であり、コストまたはフォー
マッタの複雑さをそう増やすことなく実現される。
【0027】
【実施例】図1には、データ・エンコーダ13の望まし
い実施態様が示されている。入力データ15及びクロッ
ク信号17を用いて、X−ORゲート21にデータを供
給することによって、入力データの微分出力が得られ
る。次にこのデータはデコーダ25において復号化さ
れ、ANDゲート36〜39を介して4つのデータ・ス
トリーム31〜34のそれぞれに供給される。デコーダ
25は入力データに含まれるイメージ強度情報を使っ
て、4つのデータ・ストリーム31〜34の中から、デ
ータを供給するためのデータ・ストリームを選択する。
これらの4つのデータ・ストリームは、4つの位相変調
回路51の夫々に供給される。各位相変調回路51は、
その出力において信号の位相を変化させる。
【0028】図1の回路の場合、もとのデータは決して
デコーダ25の出力側に通されることはないのである
が、その代わりに、対応するデータ・ストリームの遷移
を許可するか否かの制御に用いられる。従って、4つの
データ・ストリームが、まとめてX−OR演算を施すこ
とによって抽出することができる、入力データの間接的
に符号化されたコピーであることは明らかである。
【0029】図2には、パルス幅変調回路51が示され
ている。符号化データは、複数のDフリップ・フロップ
61−1〜61−n(nは任意の自然数)に選択的に供
給される。Dフリップ・フロップ61は、クロック67
からのタイミング信号によって同期がとられる。該タイ
ミング信号は、クロック遅延連鎖69を介して伝送され
る。望ましい実施態様の場合、クロック遅延連鎖は、複
数の対をなす反転バッファ71−1〜71−n(nは任
意の自然数)から構成されるが、他の好都合な遅延素子
を用いることも可能である。
【0030】遅延連鎖69は、データ・エンコーダ13
から供給されるタイミング信号を、連続するDフリップ
・フロップ61−1〜61−nに順次送り出し、その結
果、連続したフリップ・フロップ61からのデータは、
増進的に遅延することになる。Dフリップ・フロップ6
1の出力はORゲート81に供給され、さらに、X−O
Rゲート91〜93に供給される。X−ORゲート91
〜93は、レーザ・ドライバ97に単一のデータ・スト
リームを供給する。
【0031】遅延タップはタップ・カウントを備えてい
る。望ましい実施態様の場合、クロック遅延連鎖69の
最短遅延時間を基準にして総遅延時間を選択できるよう
に、幾つかのタップが選択される。この最短遅延時間は
一般に、動作温度が高く、動作電圧が低い時のものであ
る。遅延タップは、クロックされてレジスタに記録さ
れ、保持されることが可能であり、その結果、別の回路
でそのカウントを行うことが可能になる。これによっ
て、クロック測定連鎖が確立される。特定のDフリップ
・フロップ61−1〜61−nを選択することによっ
て、極めて小さいパルス幅変調のきざみが可能になる。
【0032】ANDゲート36〜39からの4つのデー
タ・ストリーム31〜34の出力が、位相変調回路51
と同じであって、共通遅延連鎖69を共用する個別位相
変調回路に供給される。個別位相変調回路の出力は、X
−ORゲート41〜44に供給され、この結果、単一デ
ータ・ストリームに対する省略時解釈となるデータの組
み合わせ出力が送り出される。こうして、4つのデータ
・ストリームのそれぞれに3つのサイクル静止時間が存
在することになる。
【0033】留意すべきは、フリップ・フロップ61の
制御によって、3サイクルの静止時間が望ましくなる
が、これとは異なる数のデータ・ストリームについても
本発明を実施することができるという点である。複数の
データ・ストリームは、タイミング調整を可能にすると
同時に、実質的な中断はなしに、レーザ・ドライバ97
の順次制御を可能にするために利用される。複数データ
・ストリームを利用することによって、全ての遅延タッ
プが安定するという保証を得ることができるので、マル
チプレクサは、予期せぬグリッチを生じさせることな
く、安全に任意のタップを選択することが可能になる。
【0034】デコーダが複数の変調回路51のうちの特
定の1つを選択する場合、その特定の変調回路51から
のデータが、X−ORゲート91〜93に生じ、そのデ
ータは、レーザ・ドライバ97に与えられるデータにな
る。
【0035】変調回路51は同じ遅延連鎖69を共用す
る。従って、各変調回路51は同様の変調特性を示すの
で、変調回路51は遅延を生じることなく、連続するピ
クセルに対して同一の機能を果たすことが可能である。
X−ORゲート91〜93を利用することによって、ど
の変調回路51が使用可能であるかに関係なく、所望の
やり方で変調特性を再構成することが可能になる。対応
する出力信号が、レーザ・ドライバ97に与えられる。
【0036】連続するDフリップ・フロップ61をデー
タ・エンコーダ13に接続することによって、計算論理
を利用して連鎖をなす各フリップ・フロップに対するD
制御を生成することが可能になる。こうした計算論理
は、直接制御を可能にするので、モジュール51の数を
減少させることが可能になる。代わりに、フリップ・フ
ロップ61b〜61nの一つ一つが順次、連鎖の中の先
行するフリップ・フロップ61a〜61(n−1)によ
って制御されるように、フリップ・フロップ61−1〜
61−nを接続することも可能である。連続するフリッ
プ・フロップは夫々、反転バッファ71からタイミング
信号を得るので、これによって、図2の構成によって示
されるのと同じ結果が有効に達成される。従って、各ス
トリーム毎にデータを発生するための方法がいくつか存
在する。
【0037】本発明の説明は、レーザ・プリンタの望ま
しい実施態様に関連して行ってきた。ピクセル化イメー
ジを生じる他の電子装置においても、本発明の技法を利
用することが可能である。こうした装置の一例として、
走査パターンを制御して、イメージング強度を制御でき
るようにすると同時に、CRTの走査レートと同期がと
れるようにすることが所望される、広角CRTが挙げら
れるであろう。本発明の技法はレーザ・プリンタに特に
有効であるが、レーザ・プリンタ以外の走査パターンに
利用することができるし、他のタイプのプリンタに利用
することも可能である。
【0038】〔実施態様〕なお、本発明の実施態様の例
を以下に示す。
【0039】〔実施態様1〕 単一パルス同期信号に応
答して、複数のパルスを有する信号に対して、位相同期
パルス幅変調を連続的に変化させる回路であって、
(a)イメージを、現像のためのピクセル・パターンに
分解してピクセル化し、前記ピクセル・パターンに対応
する出力信号(15)を送り出すイメージ生成回路と、
(b)基準信号に同期した複数の位相変調回路(51)
と、(c)前記位相変調回路(51)に供給される複数
のデータ・ストリーム(31〜34)夫々に順序づけを
行うデータ出力選択回路(25、36〜38)と、
(d)前記ピクセル・パターンに対応する走査パターン
でイメージ走査装置を駆動するための駆動回路(97)
とを設けてなる回路。
【0040】〔実施態様2〕 被変調光エネルギ源の解
像度を増すための連続可変位相同期パルス幅変調回路で
あって、(a)イメージを、現像のためのピクセル・パ
ターンに分解することによってピクセル化し、ピクセル
・パターンに対応する出力信号(15)を送り出すイメ
ージ生成回路と、(b)前記出力信号(15)を受信し
て、複数の分離したデータ・ストリーム(31〜34)
を送り出すマルチプレクサ(25、36〜39)と、
(c)複数の遅延ステップで複数のクロック信号を送り
出すクロック発生回路(67、69)と、(d)前記複
数の分離したデータ・ストリームに対応しており、複数
の遅延ステップのうちの選択された遅延ステップで、そ
れぞれのデータ・ストリーム中のデータに変調を施す複
数の変調回路(51)と、(e)変調回路(51)から
のデータを組み合わせて、単一出力信号にするための回
路(91〜93)と、(f)ピクセル・パターンに対応
する走査パターンで、単一出力信号に応答し、イメージ
走査装置を駆動するための駆動回路(97)とを設けて
成る回路。
【0041】〔実施態様3〕 (a)位相変調回路(5
1)にピクセル・パターンに対応する前記出力信号を供
給する回路を含むデータ出力選択回路と、(b)駆動回
路(97)に供給されるイメージ・データを単一の複合
イメージに制限するための回路(91、92、93)と
をさらに備えることを特徴とする、実施態様1または実
施態様2に記載の回路。
【0042】〔実施態様4〕 駆動回路(97)に供給
されるイメージ・データを単一の複合イメージに制限す
るための前記回路に、複数のX−ORゲート(91、9
2、93)が含まれることと、前記X−ORゲート(9
1、92、93)は、データを単一の変調回路(51)
に制限することによって、準安定の安全なやり方で位相
変調回路(51)の調整を可能にすることを特徴とす
る、実施態様3に記載の回路。
【0043】〔実施態様5〕 複数の遅延ステップ(7
1−1〜71−n)における複数のクロック信号を位相
変調回路(51)に加えるクロック信号遅延連鎖(6
9)がさらに含まれることと、前記複数のクロック信号
が、各遅延ステップ(71)毎に予想される最短遅延時
間に基づいた所定の最悪のケースにおけるピクセルに関
して、イメージ走査装置を駆動するための最大タイミン
グ長を予想していることを特徴とする、実施態様1また
は実施態様2に記載の回路。
【0044】〔実施態様6〕 (a)遅延連鎖(69)
を形成するクロック発生器と、(b)前記遅延連鎖(6
9)の遅延連鎖量子化サイズの限界までパルス幅変調し
た信号をドライバに供給するデータを組み合わせる、マ
ルチプレクサ(25、36〜39)及び回路とをさらに
含むことを特徴とする、実施態様5に記載の回路。
【0045】〔実施態様7〕 前記データ・ストリーム
(31〜34)を位相変調回路(51)に供給し、これ
によって、複数のサイクルからなる静止時間をもたら
し、その結果、安定したやり方で選択を行うことができ
るようにするデータ出力選択回路をさらに含むことを特
徴とする、実施態様5に記載の回路。
【0046】〔実施態様8〕 (a)複数の遅延タイミ
ング・ステップ(71−1〜71−n)に対応する複数
のクロック信号を駆動回路(97)に加えるクロック発
生回路と、(b)連続して接続された複数のDフリップ
・フロップ(61−1〜61−n)を備えた位相変調回
路(51)であって、前記フリップ・フロップ(61−
1〜61−n)のそれぞれが、フリップ・フロップ(6
1−1〜61−n)の接続順序に順序が対応する遅延タ
イミング・ステップ(71−1〜71−n)のそれぞれ
から信号を受信する、位相変調回路と、(c)所望の位
相変調範囲が得られるようにした、フリップ・フロップ
(61−1〜61−n)と遅延タイミング・ステップ
(71−1〜71−n)の組み合わせとをさらに含むこ
とを特徴とする、実施態様1または実施態様2に記載の
回路。
【0047】〔実施態様9〕 電子走査の解像度を高め
るため、データ走査におけるデータ強度を制御するため
の方法であって、(a)ピクセル化イメージを受信する
(15)ステップと、(b)ピクセル化イメージを複数
のデータ・ストリーム(31〜34)に分離するステッ
プと、(c)複数のデータ・ストリーム(31〜34)
の夫々を位相変調回路(51)に対して順序づけするこ
とによって、前記複数のデータ・ストリームに対応する
前記位相変調回路(51)にピクセル化イメージを供給
するステップと、(d)増進的な遅延連鎖(69)を設
けるステップと、(e)前記遅延連鎖(69)によって
設定された時間遅延で、前記位相変調回路においてデー
タ・ストリーム(31〜34)を選択的に変調するステ
ップと、(f)複数のデータ・ストリーム(31〜3
4)における被変調データを組み合わせることによっ
て、変調後、順序づけされたデータのほぼ中断のないデ
ータ出力を可能にするステップとを設けてなる方法。
【0048】〔実施態様10〕 (a)複数の遅延タイ
ミング・ステップ(71−1〜71−n)において増進
的な遅延連鎖(69)を設けるステップと、(b)互い
に順次接続された複数のフリップ・フロップ(61−1
〜61−n)を利用して、増進的な駆動連鎖における複
数の遅延タイミング・ステップ(71−1〜71−n)
に対応するタイミング信号を供給するステップと、
(c)フリップ・フロップ(61−1〜61−n)と遅
延タイミング・ステップ(71−1〜71−n)の組み
合わせを利用して、所望の位相変調範囲が得られるよう
にするステップとを含むことを特徴とする、実施態様9
に記載の方法。
【図面の簡単な説明】
【図1】本発明に用いられるデータ・エンコーダを示す
図である。
【図2】本発明の望ましい実施態様に従って構成された
位相変調回路を示す図である。
【符号の説明】
13 データ・エンコーダ 15 入力データ 17 クロック信号 21 X−ORゲート 25 デコーダ 31 データ・ストリーム 32 データ・ストリーム 33 データ・ストリーム 34 データ・ストリーム 36 ANDゲート 37 ANDゲート 38 ANDゲート 39 ANDゲート 41 X−ORゲート 42 X−ORゲート 43 X−ORゲート 44 X−ORゲート 51 パルス幅変調回路 61 フリップ・フロップ 67 クロック 69 クロック遅延連鎖 71 反転バッファ 91 X−ORゲート 92 X−ORゲート 93 X−ORゲート 97 レーザ・ドライバ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 単一パルス同期信号に応答して、複数の
    パルスを有する信号に対して、位相同期パルス幅変調を
    連続的に変化させる回路であって、 (a)イメージを、現像のためのピクセル・パターンに
    分解してピクセル化し、前記ピクセル・パターンに対応
    する出力信号を送り出すイメージ生成回路と、 (b)基準信号に同期した複数の位相変調回路と、 (c)前記位相変調回路に供給される複数のデータ・ス
    トリーム夫々に順序づけを行うデータ出力選択回路と、 (d)前記ピクセル・パターンに対応する走査パターン
    でイメージ走査装置を駆動するための駆動回路とを設け
    てなる回路。
JP32412298A 1997-11-14 1998-11-13 パルス幅変調回路 Expired - Fee Related JP4271286B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/970,816 US5990923A (en) 1997-11-14 1997-11-14 High resolution dynamic pulse width modulation
US970,816 1997-11-14

Publications (2)

Publication Number Publication Date
JPH11317871A true JPH11317871A (ja) 1999-11-16
JP4271286B2 JP4271286B2 (ja) 2009-06-03

Family

ID=25517547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32412298A Expired - Fee Related JP4271286B2 (ja) 1997-11-14 1998-11-13 パルス幅変調回路

Country Status (4)

Country Link
US (1) US5990923A (ja)
EP (1) EP0917097B1 (ja)
JP (1) JP4271286B2 (ja)
DE (1) DE69831379T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001310501A (ja) * 2000-03-24 2001-11-06 Hewlett Packard Co <Hp> クロックに依存しないパルス幅変調
JP2001318330A (ja) * 2000-03-24 2001-11-16 Hewlett Packard Co <Hp> 複数の走査光路を用いて画像転写面上に出力画像をレンダリングするためのシステムおよび方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362898B1 (en) * 1997-10-31 2002-03-26 In-System Design, Inc. Pulse width position modulator and clock skew synchronizer
US6236427B1 (en) * 1999-04-15 2001-05-22 Hewlett-Packard Company Edge placement device
US6340986B1 (en) 2000-03-24 2002-01-22 Hewlett-Packard Company Method and device for time shifting transitions in an imaging device
US6373515B1 (en) 2000-08-09 2002-04-16 Hewlett-Packard Company Variable resolution transition placement device
US6982814B1 (en) 2000-08-23 2006-01-03 Hewlett-Packard Development Company, L.P. Image printing devices with AM/FM half-toning with self-determination of dot size and method of implementing same
US6885228B2 (en) 2002-10-02 2005-04-26 Hewlett-Packard Development Company, L.P. Non-iterative signal synchronization
US6980041B2 (en) * 2002-10-04 2005-12-27 Hewlett-Packard Development Company, L.P. Non-iterative introduction of phase delay into signal without feedback
US7148910B2 (en) * 2003-11-06 2006-12-12 Eastman Kodak Company High-speed pulse width modulation system and method for linear array spatial light modulators
US7592851B2 (en) * 2008-01-29 2009-09-22 International Business Machines Corporation High performance pseudo dynamic pulse controllable multiplexer
TWI532323B (zh) 2013-08-14 2016-05-01 財團法人工業技術研究院 數位脈波寬度產生器及其產生方法
US10361537B2 (en) 2017-10-23 2019-07-23 Microsoft Technology Licensing, Llc Dynamic supply voltage control circuit for laser diode
US10658814B2 (en) 2017-10-23 2020-05-19 Microsoft Technology Licensing, Llc Laser diode priming to reduce latency

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115328A (en) * 1988-04-25 1992-05-19 Minolta Camera Kabushiki Kaisha Beam scan type recording apparatus with electrically F theta correcting function
US4847641A (en) * 1988-08-16 1989-07-11 Hewlett-Packard Company Piece-wise print image enhancement for dot matrix printers
US5034967A (en) * 1988-11-14 1991-07-23 Datapoint Corporation Metastable-free digital synchronizer with low phase error
DE69030701T2 (de) * 1989-10-02 1997-10-02 Canon Kk Bilderzeugungsgerät und Modulationsverfahren
US5245637A (en) * 1991-12-30 1993-09-14 International Business Machines Corporation Phase and frequency adjustable digital phase lock logic system
US5438353A (en) * 1992-11-02 1995-08-01 Hewlett-Packard Company Clock signal generator for electrophotographic printers
KR0147197B1 (ko) * 1995-05-22 1998-12-01 문정환 다수채널의 펄스폭 변조회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001310501A (ja) * 2000-03-24 2001-11-06 Hewlett Packard Co <Hp> クロックに依存しないパルス幅変調
JP2001318330A (ja) * 2000-03-24 2001-11-16 Hewlett Packard Co <Hp> 複数の走査光路を用いて画像転写面上に出力画像をレンダリングするためのシステムおよび方法
JP4499309B2 (ja) * 2000-03-24 2010-07-07 ヒューレット・パッカード・カンパニー 複数の走査光路を用いて画像転写面上に出力画像をレンダリングするためのシステムおよび方法

Also Published As

Publication number Publication date
US5990923A (en) 1999-11-23
EP0917097A2 (en) 1999-05-19
EP0917097B1 (en) 2005-08-31
EP0917097A3 (en) 2003-09-10
DE69831379D1 (de) 2005-10-06
DE69831379T2 (de) 2006-08-03
JP4271286B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
JP4271286B2 (ja) パルス幅変調回路
EP1447967B1 (en) Synchronization signal generator and image forming apparatus
JP2897599B2 (ja) 画像形成装置
US7580053B2 (en) Laser control circuit and image forming apparatus
JPH05308497A (ja) 画像形成装置
JP3301164B2 (ja) フルカラー画像形成方法及びその装置
JP2008179145A (ja) 電子写真システム用rosドライバ回路およびその切り換え方法
JPH11216906A (ja) 画像記録装置
JP2757781B2 (ja) 電子写真プリンタ
JP5358992B2 (ja) 画像形成装置及び方法
JPH09263005A (ja) 画像形成装置
JPH0823452A (ja) 多色画像形成装置及び方法
US6856340B2 (en) System and method for clock independent pulse width modulation
JP3314523B2 (ja) 画像データ変換装置
JPH11136502A (ja) 画像補正制御装置
JPH04289880A (ja) 露光装置
JPH08279905A (ja) 画素変調回路及び記録装置
JPH07322066A (ja) 画像処理装置
JPH066535A (ja) 画像形成装置
JP2002273940A (ja) カラー画像形成装置
JP2000278511A (ja) 画像形成装置及びその方法
JPH11309904A (ja) 画像形成装置
JPH07128601A (ja) 光走査装置
JPH06311342A (ja) ファクシミリ装置
JP2000263841A (ja) 画像形成装置及び画像形成方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050616

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050616

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees