JPH09263005A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPH09263005A JPH09263005A JP8076057A JP7605796A JPH09263005A JP H09263005 A JPH09263005 A JP H09263005A JP 8076057 A JP8076057 A JP 8076057A JP 7605796 A JP7605796 A JP 7605796A JP H09263005 A JPH09263005 A JP H09263005A
- Authority
- JP
- Japan
- Prior art keywords
- image
- clock
- image data
- forming apparatus
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Abstract
(57)【要約】
【課題】コピースピードを向上させ、書き込み画素密度
の切り換えが可能な装置において画素密度を上げて画像
形成を行なってもコピースピードを損なうことがない。 【解決手段】画像入力部より第１のクロックに同期して
ｎ画素（ｎ≧２）分の画像データを同時に入力し、その
後、この画像データを１画素単位に分割するとともに、
前記第１のクロックの周波数をｎ倍に逓倍し、ｎ倍に逓
倍したクロックに基づき、１画素単位に分割した画像デ
ータから、画像書き込み用のレーザの駆動用信号を生成
するようにした構成である。
の切り換えが可能な装置において画素密度を上げて画像
形成を行なってもコピースピードを損なうことがない。 【解決手段】画像入力部より第１のクロックに同期して
ｎ画素（ｎ≧２）分の画像データを同時に入力し、その
後、この画像データを１画素単位に分割するとともに、
前記第１のクロックの周波数をｎ倍に逓倍し、ｎ倍に逓
倍したクロックに基づき、１画素単位に分割した画像デ
ータから、画像書き込み用のレーザの駆動用信号を生成
するようにした構成である。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばレーザビ
ームを使用したディジタル複写機等に用いられる画像形
成装置に関するものである。
ームを使用したディジタル複写機等に用いられる画像形
成装置に関するものである。
【０００２】
【従来の技術】例えばレーザビームを使用したディジタ
ル複写機などは、図６に示すようにスキャナー部３０
０、画像処理部４００及びプリンタ部１００によって構
成されることがある（特開昭６２−１５７０７０号公報
等参照）。スキャナー部３００は、原稿２００を光学的
に走査することで、原稿２００の画像情報を光学像に変
換し、かかる光学像が画像処理部４００に供給されて画
像信号に変換されると共に、所定の画像処理が施され
る。画像処理とは、拡大縮小処理、網かけ処理、中抜き
処理などの他、カラー構成の場合には、カラーゴースト
処理などが含まれる。プリンタ部１００では、画像処理
部４００で形成された所定ビットのディジタル画像信号
（画素データ）に基づいて画像が記録される。このプリ
ンタ部１００の一例を示すと、感光体ドラムを使用した
電子写真式プリンタが使用されると共に、静電潜像を感
光体ドラム上に形成する光源としてレーザービームが使
用されたものがある。
ル複写機などは、図６に示すようにスキャナー部３０
０、画像処理部４００及びプリンタ部１００によって構
成されることがある（特開昭６２−１５７０７０号公報
等参照）。スキャナー部３００は、原稿２００を光学的
に走査することで、原稿２００の画像情報を光学像に変
換し、かかる光学像が画像処理部４００に供給されて画
像信号に変換されると共に、所定の画像処理が施され
る。画像処理とは、拡大縮小処理、網かけ処理、中抜き
処理などの他、カラー構成の場合には、カラーゴースト
処理などが含まれる。プリンタ部１００では、画像処理
部４００で形成された所定ビットのディジタル画像信号
（画素データ）に基づいて画像が記録される。このプリ
ンタ部１００の一例を示すと、感光体ドラムを使用した
電子写真式プリンタが使用されると共に、静電潜像を感
光体ドラム上に形成する光源としてレーザービームが使
用されたものがある。
【０００３】
【発明が解決しようとする課題】このようなディジタル
複写機では、画像の処理時間の短縮によるコピースピー
ドの向上が求められている。また、例えば４００ＤＰＩ
処理と６００ＤＰＩ処理とに切り換えが可能な装置にお
いて、画像処理部が例えば４００ＤＰＩ処理に対応して
いるものでは、６００ＤＰＩ処理では主走査方向では走
査ライン画素数が１．５倍に増加し、主走査、副走査方
向では２．２５倍に増加するするため４００ＤＰＩ処理
の時より処理時間がかかりコピースピードが低下する。
複写機では、画像の処理時間の短縮によるコピースピー
ドの向上が求められている。また、例えば４００ＤＰＩ
処理と６００ＤＰＩ処理とに切り換えが可能な装置にお
いて、画像処理部が例えば４００ＤＰＩ処理に対応して
いるものでは、６００ＤＰＩ処理では主走査方向では走
査ライン画素数が１．５倍に増加し、主走査、副走査方
向では２．２５倍に増加するするため４００ＤＰＩ処理
の時より処理時間がかかりコピースピードが低下する。
【０００４】また、複数の画素分のデータがパッキング
された１ビット画像データを分割処理して展開した場
合、２値のため、最大パルス幅の調整ができない等の問
題がある。
された１ビット画像データを分割処理して展開した場
合、２値のため、最大パルス幅の調整ができない等の問
題がある。
【０００５】この発明は、このような実情に鑑みてなさ
れたもので、コピースピードを向上させ、書き込み画素
密度の切り換えが可能な装置において画素密度を上げて
画像形成を行なってもコピースピードを損なうことのな
い画像形成装置を提供することを目的としている。
れたもので、コピースピードを向上させ、書き込み画素
密度の切り換えが可能な装置において画素密度を上げて
画像形成を行なってもコピースピードを損なうことのな
い画像形成装置を提供することを目的としている。
【０００６】
【課題を解決するための手段】前記課題を解決し、かつ
目的を達成するために、請求項１記載の発明は、画像入
力部より第１のクロックに同期してｎ画素（ｎ≧２）分
の画像データを同時に入力し、その後、この画像データ
を１画素単位に分割するとともに、前記第１のクロック
の周波数をｎ倍に逓倍し、ｎ倍に逓倍したクロックに基
づき、１画素単位に分割した画像データから、画像書き
込み用のレーザの駆動用信号を生成するように構成した
ことを特徴としている。１走査ラインの画素数に対して
画像処理からの画像データを複数画素分パッキングした
後、このパッキング画素数倍のクロックで各画素に展開
することによって、処理時間を１／パッキング画素数に
短縮できる。また、画像処理部の負荷として処理スピー
ドを可変としたり、高速化する必要がないことから画像
処理部の回路構成の動作クロックのもので対応できる。
目的を達成するために、請求項１記載の発明は、画像入
力部より第１のクロックに同期してｎ画素（ｎ≧２）分
の画像データを同時に入力し、その後、この画像データ
を１画素単位に分割するとともに、前記第１のクロック
の周波数をｎ倍に逓倍し、ｎ倍に逓倍したクロックに基
づき、１画素単位に分割した画像データから、画像書き
込み用のレーザの駆動用信号を生成するように構成した
ことを特徴としている。１走査ラインの画素数に対して
画像処理からの画像データを複数画素分パッキングした
後、このパッキング画素数倍のクロックで各画素に展開
することによって、処理時間を１／パッキング画素数に
短縮できる。また、画像処理部の負荷として処理スピー
ドを可変としたり、高速化する必要がないことから画像
処理部の回路構成の動作クロックのもので対応できる。
【０００７】請求項２記載の発明は、前記構成におい
て、前記画像入力部における１ラインの画像有効信号幅
をレーザが印字する１ライン分の画素数の１／ｎに構成
したことを特徴としている。１走査ラインの画素数を同
一とした場合、１／ｎの処理時間で画像形成を行なうこ
とができる。
て、前記画像入力部における１ラインの画像有効信号幅
をレーザが印字する１ライン分の画素数の１／ｎに構成
したことを特徴としている。１走査ラインの画素数を同
一とした場合、１／ｎの処理時間で画像形成を行なうこ
とができる。
【０００８】請求項３記載の発明は、前記構成におい
て、レーザの駆動用信号をパルス幅変調によって生成す
るように構成したことを特徴としている。レーザの駆動
用信号をパルス幅変調によって生成し、分割処理した画
像データを分割する以前のビット数の画像データに変換
して画像形成を行なうことができる。
て、レーザの駆動用信号をパルス幅変調によって生成す
るように構成したことを特徴としている。レーザの駆動
用信号をパルス幅変調によって生成し、分割処理した画
像データを分割する以前のビット数の画像データに変換
して画像形成を行なうことができる。
【０００９】請求項４記載の発明は、前記１画素単位に
分割されたデータに対して濃度補正をかけられるように
構成したことを特徴としている。展開した画素を最適濃
度値に微調整可能である。
分割されたデータに対して濃度補正をかけられるように
構成したことを特徴としている。展開した画素を最適濃
度値に微調整可能である。
【００１０】請求項５記載の発明は、前記１画素単位に
分割されたデータが１ビットデータの場合、その最大濃
度を決定できるように構成したことを特徴としている。
パッキング処理による１ビット画像データの最大値を８
ビットに変換することにより最大パルス幅を調整して最
適な最大パルス幅を設定することができ、最大パルスを
８ビット分解能の精度で調整でき、最適濃度になるよう
に最大パルスを設定できることが可能となる。
分割されたデータが１ビットデータの場合、その最大濃
度を決定できるように構成したことを特徴としている。
パッキング処理による１ビット画像データの最大値を８
ビットに変換することにより最大パルス幅を調整して最
適な最大パルス幅を設定することができ、最大パルスを
８ビット分解能の精度で調整でき、最適濃度になるよう
に最大パルスを設定できることが可能となる。
【００１１】請求項６記載の発明は、前記画像形成装置
が、第２のクロックに同期して１画素データを入力する
ことが可能であって、前記第２のクロックに同期して１
画素データを入力した場合は、そのままのデータに基づ
いて前記レーザの駆動用信号を生成するように構成した
ことを特徴としている。コピースピードを損なうことな
く、選択により異なる書込密度双方の画像形成を実現で
きる。また、この場合、画像処理部の負荷として処理ス
ピードを可変としたり、高速化する必要がないことから
画像処理部の回路構成の動作クロックのもので対応で
き、構成が簡単で低コストである。
が、第２のクロックに同期して１画素データを入力する
ことが可能であって、前記第２のクロックに同期して１
画素データを入力した場合は、そのままのデータに基づ
いて前記レーザの駆動用信号を生成するように構成した
ことを特徴としている。コピースピードを損なうことな
く、選択により異なる書込密度双方の画像形成を実現で
きる。また、この場合、画像処理部の負荷として処理ス
ピードを可変としたり、高速化する必要がないことから
画像処理部の回路構成の動作クロックのもので対応で
き、構成が簡単で低コストである。
【００１２】請求項７記載の発明は、パルス幅変調の特
性を設定する抵抗値を第１クロックのｎ逓倍クロックと
第２クロックの周波数に各々適するように切り替えられ
るように構成したことを特徴としている。パルス幅変調
の特性を設定する抵抗値による簡単な構成で、異なる書
込密度双方の画像形成を実現できる。
性を設定する抵抗値を第１クロックのｎ逓倍クロックと
第２クロックの周波数に各々適するように切り替えられ
るように構成したことを特徴としている。パルス幅変調
の特性を設定する抵抗値による簡単な構成で、異なる書
込密度双方の画像形成を実現できる。
【００１３】請求項８記載の発明は、前記抵抗値切り替
えはアナログスイッチを使用するように構成したことを
特徴としている。抵抗値切り替えにアナログスイッチを
使用することで、耐久性が向上する。
えはアナログスイッチを使用するように構成したことを
特徴としている。抵抗値切り替えにアナログスイッチを
使用することで、耐久性が向上する。
【００１４】
【発明の実施の形態】以下、この発明の画像形成装置の
実施例について詳細に説明する。なお、この実施例では
書き込み画素密度を切り換えることが可能な画像形成装
置を用いて説明する。
実施例について詳細に説明する。なお、この実施例では
書き込み画素密度を切り換えることが可能な画像形成装
置を用いて説明する。
【００１５】図１はこの発明の画像形成装置の書き込み
系の画像データ処理部分の構成を示したブロック図であ
る。
系の画像データ処理部分の構成を示したブロック図であ
る。
【００１６】ハードウエア構成は、クロック生成部１、
画素分割部２、最大パルス設定部３、画像データセレク
ト部４、ＰＷＭ部５からなっていて、画像処理系６から
入力される複数ビットの画像データから各々特牲を有す
る２種類の画像データに選択的に切り換え、パルス幅変
調により画像形成を行うものである。
画素分割部２、最大パルス設定部３、画像データセレク
ト部４、ＰＷＭ部５からなっていて、画像処理系６から
入力される複数ビットの画像データから各々特牲を有す
る２種類の画像データに選択的に切り換え、パルス幅変
調により画像形成を行うものである。
【００１７】画像形成する２種の方式とは、それぞれモ
ード１、モード２がある。第１のモード１は、８ビット
分解能を有するディジタル画像データをパルス幅変調す
ることによりアナログ変調されたパルス幅変調信号ＳＰ
ＷＭを出力する方式である。８ビット画像データＰＤＡ
ＴＡ［７：０］をパルス幅変調し、パルス幅変調信号Ｓ
ＰＷＭを出力する。
ード１、モード２がある。第１のモード１は、８ビット
分解能を有するディジタル画像データをパルス幅変調す
ることによりアナログ変調されたパルス幅変調信号ＳＰ
ＷＭを出力する方式である。８ビット画像データＰＤＡ
ＴＡ［７：０］をパルス幅変調し、パルス幅変調信号Ｓ
ＰＷＭを出力する。
【００１８】第２のモード２は、予め画像処理系にて１
ビット画像データ２画素分を８ビット画像データ１画素
の中にパッキングされた信号を再び１ビット画像データ
１画素づつにそれぞれ分割してこの信号をパルス幅変調
し、パルス幅変調信号ＳＰＷＭを出力する方式である。
画像データＰＤＡＴＡ［７：０］でパッキングされた２
画素分のＰＤＡＴＡ［１：０］をＰＤＡＴＡ［１］、Ｐ
ＤＡＴＡ［０］の１画素づつに分割してこれをパルス幅
変調し、パルス幅変調信号ＳＰＷＭを出力する。
ビット画像データ２画素分を８ビット画像データ１画素
の中にパッキングされた信号を再び１ビット画像データ
１画素づつにそれぞれ分割してこの信号をパルス幅変調
し、パルス幅変調信号ＳＰＷＭを出力する方式である。
画像データＰＤＡＴＡ［７：０］でパッキングされた２
画素分のＰＤＡＴＡ［１：０］をＰＤＡＴＡ［１］、Ｐ
ＤＡＴＡ［０］の１画素づつに分割してこれをパルス幅
変調し、パルス幅変調信号ＳＰＷＭを出力する。
【００１９】以上であり、原稿の種類および操作部から
の設定などによってモードを切り換える。
の設定などによってモードを切り換える。
【００２０】以下に各部の動作について説明する。
【００２１】クロック生成部１ 書き込み系の基準クロックＰＣＬＫをもとにモード１と
モード２のためのクロックを生成し、モードセレクト信
号ＰＳＥＬによってこれらを選択してクロックを出力す
る。ここで、モード１の場合、クロック出力部１０は基
準クロックＰＣＬＫをそのまま出力し、モード２の場
合、クロック出力部１０は基準クロックＰＣＬＫと、デ
ィレイラインＤ．Ｌ１１によって１／２周期分を遅延さ
せた基準クロックＰＣＬＫとを排他的論理和ＥＸ−０Ｒ
１２によって逓倍したクロックを出力する。
モード２のためのクロックを生成し、モードセレクト信
号ＰＳＥＬによってこれらを選択してクロックを出力す
る。ここで、モード１の場合、クロック出力部１０は基
準クロックＰＣＬＫをそのまま出力し、モード２の場
合、クロック出力部１０は基準クロックＰＣＬＫと、デ
ィレイラインＤ．Ｌ１１によって１／２周期分を遅延さ
せた基準クロックＰＣＬＫとを排他的論理和ＥＸ−０Ｒ
１２によって逓倍したクロックを出力する。
【００２２】なお、基準クロックＰＣＬＫは、モード１
時と、モード２時で周波数が異なる場合には、モードセ
レクト信号ＰＳＥＬにてモードに応じた基準クロックＰ
ＣＬＫ選択を行なう。画像データＰＤＡＴＡ［７：０］
は、モード１データＤＡＴＡ１［７：０］とモード２デ
ータＤＡＴＡ２［７：０］とをモードセレクト信号ＰＳ
ＥＬにて選択されたものである。
時と、モード２時で周波数が異なる場合には、モードセ
レクト信号ＰＳＥＬにてモードに応じた基準クロックＰ
ＣＬＫ選択を行なう。画像データＰＤＡＴＡ［７：０］
は、モード１データＤＡＴＡ１［７：０］とモード２デ
ータＤＡＴＡ２［７：０］とをモードセレクト信号ＰＳ
ＥＬにて選択されたものである。
【００２３】画素分割部２ 書き込み系の基準クロックＰＣＬＫを切り換え信号とし
てＨｉレベル、Ｌｏレベルで、選択出力部２０はそれぞ
れ画像データＰＤＡＴＡ［０］と画像データＰＤＡＴＡ
［１〕を選択して出力する。
てＨｉレベル、Ｌｏレベルで、選択出力部２０はそれぞ
れ画像データＰＤＡＴＡ［０］と画像データＰＤＡＴＡ
［１〕を選択して出力する。
【００２４】最大パルス設定部３ ８ビット画像データの各データバスに接続された８個の
ＡＮＤ３０で構成され、画素分割部２からの１ビット画
像データをそれぞれＡＮＤ３０の一方の入力部に入力
し、画像処理系からの最大パルス設定信号ＰＣＰ［７：
０］をＡＮＤ３０の他方の入力部に入力する。この最大
パルス設定信号ＰＣＰ［７：０］により１ビット画像デ
ータの最大パルスを設定する。
ＡＮＤ３０で構成され、画素分割部２からの１ビット画
像データをそれぞれＡＮＤ３０の一方の入力部に入力
し、画像処理系からの最大パルス設定信号ＰＣＰ［７：
０］をＡＮＤ３０の他方の入力部に入力する。この最大
パルス設定信号ＰＣＰ［７：０］により１ビット画像デ
ータの最大パルスを設定する。
【００２５】画像データセレクト部４ モードセレクト信号ＰＳＥＬによって、セレクト出力部
４０はモード１の８ビット画像データと、モード２の１
ビット画像データの最大パルス設定値のいずれかを選択
して出力する。
４０はモード１の８ビット画像データと、モード２の１
ビット画像データの最大パルス設定値のいずれかを選択
して出力する。
【００２６】ＰＷＭ部５ １チップ化されたＰＷＭＩＣ５０を用いて８ビット分解
能のディジタル画像データをパルス幅変調し、パルス幅
変調信号ＳＰＷＭを生成し出力する。レーザの駆動用信
号をパルス幅変調によって生成することで、レーザを発
光させて画像形成を行なうことができる。
能のディジタル画像データをパルス幅変調し、パルス幅
変調信号ＳＰＷＭを生成し出力する。レーザの駆動用信
号をパルス幅変調によって生成することで、レーザを発
光させて画像形成を行なうことができる。
【００２７】抵抗Ｒ１、抵抗Ｒ２は、動作周波数に対応
したＰＷＭ特性を設定する抵抗で、それぞれモード１、
モード２に応じた抵抗値を設定する。そして、各モード
に設定された抵抗Ｒ１，Ｒ２をモードセレクト信号ＰＳ
ＥＬによりアナログスイッチ５１，５２をオン・オフし
て選択する。アナログスイッチ５１には、インバータＩ
ＮＶ５３を介して入力され、アナログスイッチ５２が例
えばオンのときには、アナログスイッチ５１はオフとな
って動作が逆になる。
したＰＷＭ特性を設定する抵抗で、それぞれモード１、
モード２に応じた抵抗値を設定する。そして、各モード
に設定された抵抗Ｒ１，Ｒ２をモードセレクト信号ＰＳ
ＥＬによりアナログスイッチ５１，５２をオン・オフし
て選択する。アナログスイッチ５１には、インバータＩ
ＮＶ５３を介して入力され、アナログスイッチ５２が例
えばオンのときには、アナログスイッチ５１はオフとな
って動作が逆になる。
【００２８】このＰＷＭＩＣ５０を制御する信号として
８ビット画像データのほかにクロックＣＬＫ、パルス位
置を決めるＣＯＮＴ［１：０］信号、ＰＷＭＩＣ５０の
初期設定を行うＣＡＬＩＮ信号が画像処理系から入力さ
れ、初期設定時には、設定実行信号としてＣＡＬ０を設
定実行中に出力する。
８ビット画像データのほかにクロックＣＬＫ、パルス位
置を決めるＣＯＮＴ［１：０］信号、ＰＷＭＩＣ５０の
初期設定を行うＣＡＬＩＮ信号が画像処理系から入力さ
れ、初期設定時には、設定実行信号としてＣＡＬ０を設
定実行中に出力する。
【００２９】次に、モード１及びモード２の動作につい
て説明する。
て説明する。
【００３０】図２はモード１における８ビット画像デー
タ入力からＰＷＭ信号出力までを示したタイミングチャ
ートである。周期Ｔｐ１の基準クロックＰＣＬＫを動作
周波数として各画素を処理する。画素毎にパルス位置制
御信号ＣＯＮＴ［１：０］に従って、画像データＰＤＡ
ＴＡ［７：０］に応じたパルス幅変調信号ＰＷＭを出力
している。チャート中の信号上に示した数値は、各画素
のデータ（１６進）である。
タ入力からＰＷＭ信号出力までを示したタイミングチャ
ートである。周期Ｔｐ１の基準クロックＰＣＬＫを動作
周波数として各画素を処理する。画素毎にパルス位置制
御信号ＣＯＮＴ［１：０］に従って、画像データＰＤＡ
ＴＡ［７：０］に応じたパルス幅変調信号ＰＷＭを出力
している。チャート中の信号上に示した数値は、各画素
のデータ（１６進）である。
【００３１】図３はモード２における８ビット画像デー
タ入力からＰＷＭ信号出力までを示したタイミングチャ
ートである。周期Ｔｐ１の基準クロックＰＣＬＫのＨｉ
レベルとＬｏレベルでビットを選択して画像データＰＤ
ＡＴＡ［７：０］をＰＤＡＴＡ［０］とＰＤＡＴＡ
［１］に分割し、この分割された画像データは基準クロ
ックＰＣＬＫの周期Ｔｐ１を逓倍した周期Ｔｐ２を動作
周波数として各画素を処理する。
タ入力からＰＷＭ信号出力までを示したタイミングチャ
ートである。周期Ｔｐ１の基準クロックＰＣＬＫのＨｉ
レベルとＬｏレベルでビットを選択して画像データＰＤ
ＡＴＡ［７：０］をＰＤＡＴＡ［０］とＰＤＡＴＡ
［１］に分割し、この分割された画像データは基準クロ
ックＰＣＬＫの周期Ｔｐ１を逓倍した周期Ｔｐ２を動作
周波数として各画素を処理する。
【００３２】１ビット画像データＰＤＡＴＡ［０］、Ｐ
ＤＡＴＡ［１］は、画像処理系から入力される最大パル
ス設定信号ＰＣＰ［７：０］によって最大パルス幅を設
定し、パルス幅変調信号ＳＰＷＭはこの設定値に応じた
パルスを出力する。チャート中の信号上に示した数値
は、各画素のデータ（１６進）である。
ＤＡＴＡ［１］は、画像処理系から入力される最大パル
ス設定信号ＰＣＰ［７：０］によって最大パルス幅を設
定し、パルス幅変調信号ＳＰＷＭはこの設定値に応じた
パルスを出力する。チャート中の信号上に示した数値
は、各画素のデータ（１６進）である。
【００３３】このように、モード１と比較してモード２
では、２倍の処理スピードである。また、１画素単位に
分割されたデータに対して濃度補正をかけられるように
構成し、展開した画素を最適濃度値に微調整可能であ
る。パッキング処理による１ビット画像データの最大値
を８ビットに変換することにより最大パルス幅を調整し
て最適な最大パルス幅を設定することができ、最大パル
スを８ビット分解能の精度で調整でき、最適濃度になる
ように最大パルスを設定できる。
では、２倍の処理スピードである。また、１画素単位に
分割されたデータに対して濃度補正をかけられるように
構成し、展開した画素を最適濃度値に微調整可能であ
る。パッキング処理による１ビット画像データの最大値
を８ビットに変換することにより最大パルス幅を調整し
て最適な最大パルス幅を設定することができ、最大パル
スを８ビット分解能の精度で調整でき、最適濃度になる
ように最大パルスを設定できる。
【００３４】図４はモード１とモード２における処理ス
ピードの違いをタイミングチャートに示したものであ
る。走査ラインの先頭基準位置を示すＩＮＤＥＸ信号に
対し、次のＩＮＤＥＸ信号までの期間で１ラインの有効
領域の期間を各モードで同一基準クロック、同一記録画
素数の場合について比較すると、図４（ａ）に示すモー
ド１の１ライン有効期間Ｔ１に対し、図４（ｂ）に示す
モード２では、１ライン有効期間Ｔ２は２画素パッキン
グ処理によりモード１の１画素内に２画素分のデータが
あるようにしていることからモード１の１ライン有効期
間Ｔ１の１／２となる。これは、モード１と比較して、
モード２は２倍の処理スピードで画像形成を行うことを
示している。
ピードの違いをタイミングチャートに示したものであ
る。走査ラインの先頭基準位置を示すＩＮＤＥＸ信号に
対し、次のＩＮＤＥＸ信号までの期間で１ラインの有効
領域の期間を各モードで同一基準クロック、同一記録画
素数の場合について比較すると、図４（ａ）に示すモー
ド１の１ライン有効期間Ｔ１に対し、図４（ｂ）に示す
モード２では、１ライン有効期間Ｔ２は２画素パッキン
グ処理によりモード１の１画素内に２画素分のデータが
あるようにしていることからモード１の１ライン有効期
間Ｔ１の１／２となる。これは、モード１と比較して、
モード２は２倍の処理スピードで画像形成を行うことを
示している。
【００３５】図５はＰＷＭＩＣのＰＷＭ特性の初期設定
を示したタイミングチャートである。規定パルス幅Ｔｃ
ａｌのＣＡＬＩＮをトリガー信号として初期設定を開始
し、初期設定実行期間Ｔｃａｌｏｕｔの間はＣＡＬＯ信
号がＬｏレベルとなる。初期設定実行中は、設定精度を
保うためにパルス位置制御信号ＣＯＮＴ［１：０］、画
像データＰＤＡＴＡ［７：０］を全てＬｏレベルあるい
はＨｉレベルに固定して、データ変化によって発生する
電圧等の変動を防止する。クロックＴｐｃは各モードで
の動作クロックである。チャート中の信号上に示した数
値は各画素のデータ（１６進）である。
を示したタイミングチャートである。規定パルス幅Ｔｃ
ａｌのＣＡＬＩＮをトリガー信号として初期設定を開始
し、初期設定実行期間Ｔｃａｌｏｕｔの間はＣＡＬＯ信
号がＬｏレベルとなる。初期設定実行中は、設定精度を
保うためにパルス位置制御信号ＣＯＮＴ［１：０］、画
像データＰＤＡＴＡ［７：０］を全てＬｏレベルあるい
はＨｉレベルに固定して、データ変化によって発生する
電圧等の変動を防止する。クロックＴｐｃは各モードで
の動作クロックである。チャート中の信号上に示した数
値は各画素のデータ（１６進）である。
【００３６】なお、図１乃至図５の実施例では、モード
１とモード２の切替動作を行なう回路について説明した
が、画像データセレクト部４のない構成のモード２のみ
の回路構成でも、画像処理系６の動作クロックの２倍の
出力速度が得られる。
１とモード２の切替動作を行なう回路について説明した
が、画像データセレクト部４のない構成のモード２のみ
の回路構成でも、画像処理系６の動作クロックの２倍の
出力速度が得られる。
【００３７】
【発明の効果】前記したように、請求項１記載の発明で
は、１走査ラインの画素数に対して画像処理からの画像
データを複数画素分パッキングした後、このパッキング
画素数倍のクロックで各画素に展開することによって、
画像形成の処理時間を１／パッキング画素数に短縮でき
る。また、画像処理部の負荷として処理スピードを可変
としたり、高速化する必要がないことから画像処理部の
回路構成の動作クロックのもので対応でき、構造が簡単
で、かつ低コストである。
は、１走査ラインの画素数に対して画像処理からの画像
データを複数画素分パッキングした後、このパッキング
画素数倍のクロックで各画素に展開することによって、
画像形成の処理時間を１／パッキング画素数に短縮でき
る。また、画像処理部の負荷として処理スピードを可変
としたり、高速化する必要がないことから画像処理部の
回路構成の動作クロックのもので対応でき、構造が簡単
で、かつ低コストである。
【００３８】請求項２記載の発明では、画像入力部にお
ける１ラインの画像有効信号幅をレーザが印字する１ラ
イン分の画素数の１／ｎにしており、１走査ラインの画
素数を同一とした場合、１／ｎの処理時間で画像形成を
行なうことができる。
ける１ラインの画像有効信号幅をレーザが印字する１ラ
イン分の画素数の１／ｎにしており、１走査ラインの画
素数を同一とした場合、１／ｎの処理時間で画像形成を
行なうことができる。
【００３９】請求項３記載の発明では、レーザの駆動用
信号をパルス幅変調によって生成することで、分割処理
した画像データを分割する以前のビット数の画像データ
に変換して画像形成を行なうことができる。
信号をパルス幅変調によって生成することで、分割処理
した画像データを分割する以前のビット数の画像データ
に変換して画像形成を行なうことができる。
【００４０】請求項４記載の発明では、１画素単位に分
割されたデータに対して濃度補正をかけられ、展開した
画素を最適濃度値に微調整可能である。
割されたデータに対して濃度補正をかけられ、展開した
画素を最適濃度値に微調整可能である。
【００４１】請求項５記載の発明では、最大パルスを８
ビット分解能の精度で調整でき、最適濃度になるように
最大パルスを設定できることが可能となる。
ビット分解能の精度で調整でき、最適濃度になるように
最大パルスを設定できることが可能となる。
【００４２】請求項６記載の発明では、コピースピード
を損なうことなく、選択により異なる書込密度双方の画
像形成を実現できる。また、この場合、画像処理部の負
荷として処理スピードを可変としたり、高速化する必要
がないことから画像処理部の回路構成の動作クロックの
もので対応でき、構成が簡単で低コストである。
を損なうことなく、選択により異なる書込密度双方の画
像形成を実現できる。また、この場合、画像処理部の負
荷として処理スピードを可変としたり、高速化する必要
がないことから画像処理部の回路構成の動作クロックの
もので対応でき、構成が簡単で低コストである。
【００４３】請求項７記載の発明では、パルス幅変調の
特性を設定する抵抗値による簡単な構成で、異なる書込
密度双方の画像形成を実現できる。
特性を設定する抵抗値による簡単な構成で、異なる書込
密度双方の画像形成を実現できる。
【００４４】請求項８記載の発明では、抵抗値切り替え
にアナログスイッチを使用することで、耐久性が向上す
る。
にアナログスイッチを使用することで、耐久性が向上す
る。
【図１】この発明の画像形成装置の書き込み系の画像デ
ータ処理部分の構成を示したブロック図である。
ータ処理部分の構成を示したブロック図である。
【図２】モード１における８ビット画像データ入力から
ＰＷＭ信号出力までを示したタイミングチャートであ
る。
ＰＷＭ信号出力までを示したタイミングチャートであ
る。
【図３】モード２における８ビット画像データ入力から
ＰＷＭ信号出力までを示したタイミングチャートであ
る。
ＰＷＭ信号出力までを示したタイミングチャートであ
る。
【図４】モード１とモード２における処理スピードの違
いをタイミングチャートに示したものである。
いをタイミングチャートに示したものである。
【図５】ＰＷＭＩＣのＰＷＭ特性の初期設定を示したタ
イミングチャートである。
イミングチャートである。
【図６】ディジタル複写機の概略構成を示す図である。
１ クロック生成部 ２ 画素分割部 ３ 最大パルス設定部 ４ 画像データセレクト部 ５ ＰＷＭ部
Claims (8)
- 【請求項１】画像入力部より第１のクロックに同期して
ｎ画素（ｎ≧２）分の画像データを同時に入力し、その
後、この画像データを１画素単位に分割するとともに、
前記第１のクロックの周波数をｎ倍に逓倍し、ｎ倍に逓
倍したクロックに基づき、１画素単位に分割した画像デ
ータから、画像書き込み用のレーザの駆動用信号を生成
するように構成したことを特徴とする画像形成装置。 - 【請求項２】前記構成において、前記画像入力部におけ
る１ラインの画像有効信号幅をレーザが印字する１ライ
ン分の画素数の１／ｎに構成したことを特徴とする請求
項１記載の画像形成装置。 - 【請求項３】前記構成において、レーザの駆動用信号を
パルス幅変調によって生成するように構成したことを特
徴とする請求項１または請求項２記載の画像形成装置。 - 【請求項４】前記１画素単位に分割された画素データに
対して濃度補正をかけられるように構成したことを特徴
とする請求項１乃至請求項３のいずれかに記載の画像形
成装置。 - 【請求項５】前記１画素単位に分割された画像データが
１ビットデータの場合、その最大濃度を決定できるよう
に構成したことを特徴とする請求項１乃至請求項４のい
ずれかに記載の画像形成装置。 - 【請求項６】前記画像形成装置は、第２のクロックに同
期して１画素データを入力することが可能であって、前
記第２のクロックに同期して１画素データを入力した場
合は、そのままのデータに基づいて前記レーザの駆動用
信号を生成するように構成したことを特徴とする請求項
１乃至請求項５のいずれかに記載の画像形成装置。 - 【請求項７】パルス幅変調の特性を設定する抵抗値を第
１のクロックのｎ逓倍クロックと第２のクロックの周波
数に各々適するように切り替えられるように構成したこ
とを特徴とする請求項６に記載の画像形成装置。 - 【請求項８】前記抵抗値切り替えはアナログスイッチを
使用するように構成したことを特徴とする請求項７記載
の画像形成装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8076057A JPH09263005A (ja) | 1996-03-29 | 1996-03-29 | 画像形成装置 |
| US08/823,159 US5987218A (en) | 1996-03-29 | 1997-03-25 | Image forming apparatus |
| DE69710380T DE69710380T2 (de) | 1996-03-29 | 1997-03-25 | Bilderzeugungsvorrichtung |
| EP97105051A EP0798918B1 (en) | 1996-03-29 | 1997-03-25 | Image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8076057A JPH09263005A (ja) | 1996-03-29 | 1996-03-29 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09263005A true JPH09263005A (ja) | 1997-10-07 |
Family
ID=13594154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8076057A Pending JPH09263005A (ja) | 1996-03-29 | 1996-03-29 | 画像形成装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5987218A (ja) |
| EP (1) | EP0798918B1 (ja) |
| JP (1) | JPH09263005A (ja) |
| DE (1) | DE69710380T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166821A (en) * | 1998-10-02 | 2000-12-26 | Electronics For Imaging, Inc. | Self calibrating pulse width modulator for use in electrostatic printing applications |
| US6442642B1 (en) * | 1999-09-30 | 2002-08-27 | Conexant Systems, Inc. | System and method for providing an improved synchronous operation of an advanced peripheral bus with backward compatibility |
| JP2004349792A (ja) | 2003-05-20 | 2004-12-09 | Ricoh Co Ltd | 光書込制御装置 |
| US10902824B2 (en) * | 2017-04-24 | 2021-01-26 | Intel Corporation | Frame complexity based dynamic PPI for displays |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE658037C (de) * | 1938-03-21 | Oscar Brockman | Absatz aus Kautschuk | |
| JP2578760B2 (ja) * | 1985-12-20 | 1997-02-05 | 松下電器産業株式会社 | 画像処理装置 |
| JPS62157070A (ja) * | 1985-12-28 | 1987-07-13 | Konishiroku Photo Ind Co Ltd | 現像方法 |
| US5029017A (en) * | 1986-10-08 | 1991-07-02 | Konishiroku Photo Industry Co., Ltd. | Image processing apparatus capable of enlarging/reducing apparatus |
| JPH05308497A (ja) * | 1992-04-30 | 1993-11-19 | Konica Corp | 画像形成装置 |
| JPH0683548A (ja) * | 1992-09-02 | 1994-03-25 | Toshiba Corp | 画像処理装置 |
| JPH07160863A (ja) * | 1993-12-13 | 1995-06-23 | Canon Inc | 画像形成装置 |
-
1996
- 1996-03-29 JP JP8076057A patent/JPH09263005A/ja active Pending
-
1997
- 1997-03-25 US US08/823,159 patent/US5987218A/en not_active Expired - Lifetime
- 1997-03-25 DE DE69710380T patent/DE69710380T2/de not_active Expired - Lifetime
- 1997-03-25 EP EP97105051A patent/EP0798918B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0798918B1 (en) | 2002-02-13 |
| DE69710380T2 (de) | 2002-11-21 |
| US5987218A (en) | 1999-11-16 |
| EP0798918A1 (en) | 1997-10-01 |
| DE69710380D1 (de) | 2002-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542377B2 (ja) | 画像形成装置及びその方法 | |
| US5148287A (en) | Image processing apparatus with good highlight reproduction | |
| JP4053674B2 (ja) | 画像形成装置および画像形成方法 | |
| EP0717553A2 (en) | Image forming apparatus | |
| JPH09263005A (ja) | 画像形成装置 | |
| JPH0717077A (ja) | 画像形成装置 | |
| US7580053B2 (en) | Laser control circuit and image forming apparatus | |
| JPH1155519A (ja) | 画像処理方法及びそれを用いた印刷装置 | |
| JP3139001B2 (ja) | 画像記録装置 | |
| JP5358992B2 (ja) | 画像形成装置及び方法 | |
| JP3856964B2 (ja) | 画像形成装置 | |
| JPH0730746A (ja) | 画像処理装置 | |
| JP4116634B2 (ja) | 画像形成装置 | |
| JP2000043323A (ja) | 画像形成装置 | |
| JP3359196B2 (ja) | 多色記録装置 | |
| JP3585987B2 (ja) | 画素変調回路及び記録装置 | |
| JP3856965B2 (ja) | 画像形成装置 | |
| JP2000125128A (ja) | 画像形成装置 | |
| JPH066535A (ja) | 画像形成装置 | |
| JP2003348354A (ja) | 情報処理装置 | |
| JPH10126610A (ja) | 画像処理装置 | |
| JP2003341136A (ja) | 印字機構 | |
| JPH02112379A (ja) | 画像処理装置 | |
| JPH0514653A (ja) | 記録装置 | |
| JPH0818782A (ja) | 多色情報記録方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050824 |