JP2578760B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2578760B2 JP2578760B2 JP60288546A JP28854685A JP2578760B2 JP 2578760 B2 JP2578760 B2 JP 2578760B2 JP 60288546 A JP60288546 A JP 60288546A JP 28854685 A JP28854685 A JP 28854685A JP 2578760 B2 JP2578760 B2 JP 2578760B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- image
- buffer memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、画像の拡大縮小を行う画像処理装置に関す
るものである。
るものである。
従来の技術 近年、画像処理装置における拡大縮小処理は変倍が可
能でかつ画像の入出力を高速に行うことが求められてい
る。
能でかつ画像の入出力を高速に行うことが求められてい
る。
副走査方向の拡大縮小は、ラインイメージセンサと原
稿との相対移動速度を変えることにより可能である。主
走査方向の拡大縮小は、イメージセンサ及び画像信号処
理回路の動作クロックの周波数とバッファメモリの書き
込みやクロックや読出しクロックの周波数を変えること
により行われている。
稿との相対移動速度を変えることにより可能である。主
走査方向の拡大縮小は、イメージセンサ及び画像信号処
理回路の動作クロックの周波数とバッファメモリの書き
込みやクロックや読出しクロックの周波数を変えること
により行われている。
以下、図面を参照しながら、上述した従来の画像入出
力装置の主走査方向の拡大縮小処理の一例について説明
する。
力装置の主走査方向の拡大縮小処理の一例について説明
する。
第２図は従来の画像処理装置の主走査方向の拡大縮小
処理を行う回路を示すブロック図である。第２図におい
て、１はイメージセンサ、２はイメージセンサからの画
像信号を処理する処理回路、３は処理された画像信号を
一時記憶するバッファメモリ、４は処理回路２のクロッ
ク及びバッファメモリの書き込みクロックを発生するク
ロック発生回路、８はイメージセンサの動作クロック、
９は処理回路２の動作クロック及びバッファメモリ３に
データを書き込むクロック、10はバッファメモリからデ
ータを読み出すクロックを発生する発振回路、11はイメ
ージセンサを駆動するクロックを発生する発振回路、12
はバッファメモリから読み出された画像データをプリン
トするプリンタである。
処理を行う回路を示すブロック図である。第２図におい
て、１はイメージセンサ、２はイメージセンサからの画
像信号を処理する処理回路、３は処理された画像信号を
一時記憶するバッファメモリ、４は処理回路２のクロッ
ク及びバッファメモリの書き込みクロックを発生するク
ロック発生回路、８はイメージセンサの動作クロック、
９は処理回路２の動作クロック及びバッファメモリ３に
データを書き込むクロック、10はバッファメモリからデ
ータを読み出すクロックを発生する発振回路、11はイメ
ージセンサを駆動するクロックを発生する発振回路、12
はバッファメモリから読み出された画像データをプリン
トするプリンタである。
以上のように構成された主走査方向の拡大縮小処理を
行う回路について以下その動作を説明する。
行う回路について以下その動作を説明する。
まず発振回路11から出力される第１のクロック８によ
りイメージセンサ１が駆動される。このクロックの周波
数はf1に固定されている。イメージセンサからの画像信
号５は処理回路２により処理（ディザ処理など）され
る。処理回路２はクロック発生回路４から出力される第
２のクロックにより駆動される。処理回路２の出力６は
第２のクロックでバッファメモリ３に書き込まれる。第
２のクロックの周波数f2は可変である。発振回路10から
出力される第３のクロックでバッファメモリから読み出
された画像データ７は、プリンタ12によりプリントアウ
トされる。第３のクロック周波数はf3に固定されてい
る。
りイメージセンサ１が駆動される。このクロックの周波
数はf1に固定されている。イメージセンサからの画像信
号５は処理回路２により処理（ディザ処理など）され
る。処理回路２はクロック発生回路４から出力される第
２のクロックにより駆動される。処理回路２の出力６は
第２のクロックでバッファメモリ３に書き込まれる。第
２のクロックの周波数f2は可変である。発振回路10から
出力される第３のクロックでバッファメモリから読み出
された画像データ７は、プリンタ12によりプリントアウ
トされる。第３のクロック周波数はf3に固定されてい
る。
画像の主走査方向の拡大率をＲとするとＲ＝f1/f2な
るf2をクロック発生回路４で発生すれば所望の拡大率を
得ることができる（例えば、特開昭59−63868号公
報）。
るf2をクロック発生回路４で発生すれば所望の拡大率を
得ることができる（例えば、特開昭59−63868号公
報）。
発明が解決しようとする問題点 しかしながら上記のような構成では、例えば200％の
主走査方向の拡大率を得ようとするならばf2はf1の２倍
となり高速の処理回路２及びバッファメモリ３が必要で
あるか又はイメージセンサの読み取り速度を遅く設定し
ておく必要がある。
主走査方向の拡大率を得ようとするならばf2はf1の２倍
となり高速の処理回路２及びバッファメモリ３が必要で
あるか又はイメージセンサの読み取り速度を遅く設定し
ておく必要がある。
本発明は上記問題点に鑑み、拡大時も高速な処理回路
やバッファメモリを不要とし、かつ画像の高速読み取り
を可能とする画像処理装置を提供するものである。
やバッファメモリを不要とし、かつ画像の高速読み取り
を可能とする画像処理装置を提供するものである。
問題点を解決するための手段 本発明は上記問題点を解決するため、画像の拡大縮小
に応じてクロック周波数を可変制御するクロック周波数
制御手段を有し、イメージセンサを駆動するクロックの
周波数（f1）と画像信号の処理回路の動作クロック及び
処理された画像信号をバッファメモリに書き込むクロッ
クの周波数（f2）の比、すなわち倍率を、拡大又は縮小
に応じてどちらか一方の周波数を等倍時よりも小さくな
るように変化させて所望の主走査方向の拡大率を得るも
のである。
に応じてクロック周波数を可変制御するクロック周波数
制御手段を有し、イメージセンサを駆動するクロックの
周波数（f1）と画像信号の処理回路の動作クロック及び
処理された画像信号をバッファメモリに書き込むクロッ
クの周波数（f2）の比、すなわち倍率を、拡大又は縮小
に応じてどちらか一方の周波数を等倍時よりも小さくな
るように変化させて所望の主走査方向の拡大率を得るも
のである。
作用 等倍時のクロックの周波数（f0）に対して、拡大時は
f1＜f0,f2＝f0とし、縮小時はf1＝f0,f2＜f0としてf1,f
2をf0より大きくしないで画像の主走査方向の画像の拡
大縮小を行うことにより、高速な画像信号の処理回路及
びバッファメモリなしに画像の読み取る速度を上げるこ
とができ、所望の拡大率Ｒ＝f2/f1を得られる。
f1＜f0,f2＝f0とし、縮小時はf1＝f0,f2＜f0としてf1,f
2をf0より大きくしないで画像の主走査方向の画像の拡
大縮小を行うことにより、高速な画像信号の処理回路及
びバッファメモリなしに画像の読み取る速度を上げるこ
とができ、所望の拡大率Ｒ＝f2/f1を得られる。
実施例 以下本発明の実施例を図面を参照しながら説明する。
第１図は本発明における画像処理装置の拡大縮小を行
う回路を示すブロック図である。第１図においては、１
はイメージセンサ、２はイメージセンサからの画像信号
を処理する処理回路、３は処理された画像信号を一時記
憶するバッファメモリ、４はイメージセンサを駆動する
クロックと画像処理回路２のクロック及びバッファメモ
リの書き込みクロックとを発生するクロック発生回路、
９は処理回路２の動作クロック及びバッファメモリ３に
データを書き込むクロック、８はイメージセンサの動作
クロック、10はバッファメモリからデータを読み出すク
ロックを発生する発振回路、12はバッファメモリから読
み出された画像データをプリントアウトするプリンタで
ある。
う回路を示すブロック図である。第１図においては、１
はイメージセンサ、２はイメージセンサからの画像信号
を処理する処理回路、３は処理された画像信号を一時記
憶するバッファメモリ、４はイメージセンサを駆動する
クロックと画像処理回路２のクロック及びバッファメモ
リの書き込みクロックとを発生するクロック発生回路、
９は処理回路２の動作クロック及びバッファメモリ３に
データを書き込むクロック、８はイメージセンサの動作
クロック、10はバッファメモリからデータを読み出すク
ロックを発生する発振回路、12はバッファメモリから読
み出された画像データをプリントアウトするプリンタで
ある。
以上のように構成された本発明の実施例について以下
その動作を説明する。
その動作を説明する。
まずクロック発生回路４から出力される第１のクロッ
ク８（周波数f1）によりイメージセンサ１が駆動され
る。イメージセンサからの画像信号５は処理回路２によ
り処理（ディザ処理など）される。処理回路２はクロッ
ク発生回路４から出力される第２のクロックにより駆動
される。処理回路２の出力６は第２のクロックでバッフ
ァメモリ３に書き込まれる。発振回路10から出力される
第３のクロックでバッファメモリから読み出された画像
データ７は、プリンタ12によりプリントアウトされる。
第３のクロックの周波数はf3に固定されている。
ク８（周波数f1）によりイメージセンサ１が駆動され
る。イメージセンサからの画像信号５は処理回路２によ
り処理（ディザ処理など）される。処理回路２はクロッ
ク発生回路４から出力される第２のクロックにより駆動
される。処理回路２の出力６は第２のクロックでバッフ
ァメモリ３に書き込まれる。発振回路10から出力される
第３のクロックでバッファメモリから読み出された画像
データ７は、プリンタ12によりプリントアウトされる。
第３のクロックの周波数はf3に固定されている。
等倍時は、f1＝f2＝f0に第１及び第２のクロックの周
波数を設定する。拡大時は、f2＝f0に固定してf1をf0よ
り小さく設定し拡大率Ｒ＝f0/f1で定まる拡大を行う。
縮小時は、f1＝f0に固定してf2をf0より小さく設定し拡
大率Ｒ＝f2/f0で定まる縮小を行う。
波数を設定する。拡大時は、f2＝f0に固定してf1をf0よ
り小さく設定し拡大率Ｒ＝f0/f1で定まる拡大を行う。
縮小時は、f1＝f0に固定してf2をf0より小さく設定し拡
大率Ｒ＝f2/f0で定まる縮小を行う。
以上のように本実施例によれば、f1及びf2は拡大時も
縮小時も等倍時に設定される周波数より大きくならない
ので高速な処理回路及びバッファメモリを用いることな
く画像の入出力の速度を上げることができる。
縮小時も等倍時に設定される周波数より大きくならない
ので高速な処理回路及びバッファメモリを用いることな
く画像の入出力の速度を上げることができる。
次に、第１図のクロック発生回路４の実施例について
図面を用いて説明する。
図面を用いて説明する。
第３図は第１図におけるクロック発生回路４の実施例
のブロック図である。21はf1及びf2を発生するための基
準となるクロック41（周波数fck）を発振する発振器、2
2及び28は位相比較器、23及び29は位相比較器22及び28
の出力をそれぞれ入力とするLPF（ローパスフィルタ
ー）、24及び30はLPF23及び22の出力電圧によってそれ
ぞれ制御されるVCO（ボルテージ・コントロールド・オ
シレータ）、25はVCO24の出力を分周するデバイダ、27
及び32はパルス列をデュティ50％の矩形波にするための
トグルフリップフロップ、26は基準クロック41を分周す
るプログラマブル・デバイダ、31はVCO30の出力を分周
するプログラマブル・デバイダ、51はプログラマブル・
デバイダ26及び31をプログラムするためのCPUのデータ
バスである。なお22,23,24,25及び27と28,29,30,31及び
32はそれぞれPLLを構成している。プログラマブル・デ
バイダ26の分周比を1/Iとする。又デバイダ25の分周比
を1/Kとするならば、VCO24の発振周波数f1は、 f1＝fck×２×K/I となる。
のブロック図である。21はf1及びf2を発生するための基
準となるクロック41（周波数fck）を発振する発振器、2
2及び28は位相比較器、23及び29は位相比較器22及び28
の出力をそれぞれ入力とするLPF（ローパスフィルタ
ー）、24及び30はLPF23及び22の出力電圧によってそれ
ぞれ制御されるVCO（ボルテージ・コントロールド・オ
シレータ）、25はVCO24の出力を分周するデバイダ、27
及び32はパルス列をデュティ50％の矩形波にするための
トグルフリップフロップ、26は基準クロック41を分周す
るプログラマブル・デバイダ、31はVCO30の出力を分周
するプログラマブル・デバイダ、51はプログラマブル・
デバイダ26及び31をプログラムするためのCPUのデータ
バスである。なお22,23,24,25及び27と28,29,30,31及び
32はそれぞれPLLを構成している。プログラマブル・デ
バイダ26の分周比を1/Iとする。又デバイダ25の分周比
を1/Kとするならば、VCO24の発振周波数f1は、 f1＝fck×２×K/I となる。
プログラマブル・デバイダ31の分周比1/N、デバイダ3
3の分周比を1/Jとすれば、VCO30の発振周波数f2、 f2＝fck×Ｎ×2/Jとなる。
3の分周比を1/Jとすれば、VCO30の発振周波数f2、 f2＝fck×Ｎ×2/Jとなる。
例えば拡大率50％〜200％を１％きざみで設定する場
合を考える。上記fck＝7MHz,J＝100,K＝100として、 f1＝14×105KHz/I f2＝140KHz×Ｎとなる。
合を考える。上記fck＝7MHz,J＝100,K＝100として、 f1＝14×105KHz/I f2＝140KHz×Ｎとなる。
等倍時は、Ｉ＝100,N＝100と設定する。よってf0＝14
MHz 100％〜200％の拡大を行うときは、拡大率Ｒ＝f2/f1,
f2＝f0よりＮは100に固定する。拡大率Ｒは、 Ｒ＝I/100となるので、Ｉを100〜200に設定すれば良
い。
MHz 100％〜200％の拡大を行うときは、拡大率Ｒ＝f2/f1,
f2＝f0よりＮは100に固定する。拡大率Ｒは、 Ｒ＝I/100となるので、Ｉを100〜200に設定すれば良
い。
50％〜100％の縮小を行う場合は、拡大率Ｒ＝f2/f1,f
1＝f0よりＩは100に固定する。拡大率Ｒは、 Ｒ＝N/100となるので、Ｎを50〜100に設定すれば良い。
1＝f0よりＩは100に固定する。拡大率Ｒは、 Ｒ＝N/100となるので、Ｎを50〜100に設定すれば良い。
なお、等倍時のf1,f2の周波数（f0）はfckを変えるこ
とにより任意に設定できる。
とにより任意に設定できる。
以上のようにクロック発生回路（第１図４）に２つの
PLLを用い、f1を発生するためのPLLはそのループ外のプ
ログラマブル・デバイダを含み、又f2を発生するPLLは
そのループ中にプログラマブル・デバイダを含むことに
より拡大率を容易に設定できる。
PLLを用い、f1を発生するためのPLLはそのループ外のプ
ログラマブル・デバイダを含み、又f2を発生するPLLは
そのループ中にプログラマブル・デバイダを含むことに
より拡大率を容易に設定できる。
また本実施例では、バッファメモリから読み出され拡
大縮小された画像はプリンタによりプリントアウトされ
る構成となっているが、これに限らずそのまま表示装置
に表示する構成としてもよい。
大縮小された画像はプリンタによりプリントアウトされ
る構成となっているが、これに限らずそのまま表示装置
に表示する構成としてもよい。
発明の効果 以上のように本発明は、画像の主走査方向の拡大率に
応じた周波数のイメージセンサ駆動クロックと、処理回
路の動作クロック及びバッファメモリの書き込みクロッ
クを発生するクロック発生回路を設けることにより、高
速な処理回路及びバッファメモリを用いることなく画像
の入出力の速度を上げることができる。
応じた周波数のイメージセンサ駆動クロックと、処理回
路の動作クロック及びバッファメモリの書き込みクロッ
クを発生するクロック発生回路を設けることにより、高
速な処理回路及びバッファメモリを用いることなく画像
の入出力の速度を上げることができる。
さらに上記クロック発生回路のプログラマブル・デバ
イダと、フェーズ・ロックド・ループ（PLL）を構成す
ることにより所望の拡大率を容易に設定できる。
イダと、フェーズ・ロックド・ループ（PLL）を構成す
ることにより所望の拡大率を容易に設定できる。
第１図は本発明の一実施例における画像処理装置の主走
査方向の拡大縮小を行う回路をブロック図、第２図は従
来の画像処理装置の主走査方向の拡大縮小を行う回路の
ブロック図、第３図は第１図におけるクロック発生回路
４のブロック図である。 １……イメージセンサ、２……処理回路、３……バッフ
ァメモリ、４……クロック発生回路、８……イメージセ
ンサ駆動クロック、９……処理回路動作クロック及びバ
ッファメモリ書き込みクロック、22,28……位相比較
器、23,29……LPF、24,30……VCO、26,31……プログラ
マブル・デバイダ。
査方向の拡大縮小を行う回路をブロック図、第２図は従
来の画像処理装置の主走査方向の拡大縮小を行う回路の
ブロック図、第３図は第１図におけるクロック発生回路
４のブロック図である。 １……イメージセンサ、２……処理回路、３……バッフ
ァメモリ、４……クロック発生回路、８……イメージセ
ンサ駆動クロック、９……処理回路動作クロック及びバ
ッファメモリ書き込みクロック、22,28……位相比較
器、23,29……LPF、24,30……VCO、26,31……プログラ
マブル・デバイダ。
Claims (2)
- 【請求項１】第１のクロック（周波数f1）で動作するイ
メージセンサと、第２のクロック（周波数f2）で動作す
る、前記イメージセンサで入力された画像を処理する処
理回路と、前記処理回路で処理された画像信号を第２の
クロックで書き込むとともに、書き込まれた画像信号を
第３のクロック（周波数f3）で読み出して出力するバッ
ファメモリと、第１、第２のクロックを発生するクロッ
ク発生回路とを備えた画像処理装置であって、 前記クロック発生回路は、画像の拡大縮小に応じてクロ
ック周波数を可変制御するクロック周波数制御手段を有
し、該クロック周波数制御手段は画像拡大時には第２の
クロックの周波数（f2）を等倍時の周波数（f0）と等し
くするとともに第１のクロックの周波数（f1）を拡大率
に応じて等倍時の周波数より小さくし、画像縮小時には
第１のクロック周波数を等倍時のクロック周波数と等し
くするとともに、第２のクロック周波数を縮小率に応じ
て等倍時の周波数より小さくするように制御すること、 を特徴とする画像処理装置。 - 【請求項２】クロック発生回路は、プログラマブル・デ
バイダと、フェーズ・ロックド・ループ（PLL）より構
成された、 ことを特徴とする特許請求の範囲第１項記載の画像処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288546A JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288546A JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62146066A JPS62146066A (ja) | 1987-06-30 |
| JP2578760B2 true JP2578760B2 (ja) | 1997-02-05 |
Family
ID=17731637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288546A Expired - Lifetime JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578760B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09263005A (ja) * | 1996-03-29 | 1997-10-07 | Konica Corp | 画像形成装置 |
| US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| US6525842B1 (en) | 1998-07-09 | 2003-02-25 | Canon Kabushiki Kaisha | Image processing apparatus and method of the same and storage medium |
| JP6277579B2 (ja) * | 2012-03-23 | 2018-02-14 | 株式会社リコー | 画像形成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671306B2 (ja) * | 1983-03-30 | 1994-09-07 | キヤノン株式会社 | 画像読み取り装置 |
| JPS6030262A (ja) * | 1983-07-29 | 1985-02-15 | Canon Inc | 画像処理装置 |
-
1985
- 1985-12-20 JP JP60288546A patent/JP2578760B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62146066A (ja) | 1987-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608770A (en) | Frequency converter outputting a clock signal having a stable and accurate frequency | |
| JP2578760B2 (ja) | 画像処理装置 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JPH06292064A (ja) | ビデオカメラクロックシステム | |
| JP3088590B2 (ja) | 位相同期信号発生装置 | |
| JP3154996B2 (ja) | 画像処理方法 | |
| JP2870804B2 (ja) | 画像処理装置 | |
| JP3794053B2 (ja) | バーコード読取装置 | |
| JPH08330916A (ja) | タイミング発生器 | |
| JPH0453347A (ja) | 画像出力装置 | |
| JPH0392365A (ja) | 画像形成装置 | |
| JP3778180B2 (ja) | 画像表示装置 | |
| JPH07263961A (ja) | 周波数変換器 | |
| JPH04115212A (ja) | 印字装置 | |
| JPH09294252A (ja) | サンプリング装置 | |
| JPH06338138A (ja) | 基準クロック発生装置及び基準クロック発生方法 | |
| JP2533371Y2 (ja) | 多相クロック発生回路 | |
| JP2782202B2 (ja) | 画像形成装置における位相制御回路 | |
| JPH04235616A (ja) | クロック発生装置 | |
| JP2749044B2 (ja) | 表示システム | |
| JPH11263040A (ja) | 画像形成装置 | |
| JP2638381B2 (ja) | モータ駆動装置 | |
| JPH04251312A (ja) | クロツク供給方式 | |
| JPH06311342A (ja) | ファクシミリ装置 | |
| JPS5930357A (ja) | 複写装置の変倍装置 |