JPS62146066A - 画像入出力装置 - Google Patents
画像入出力装置Info
- Publication number
- JPS62146066A JPS62146066A JP28854685A JP28854685A JPS62146066A JP S62146066 A JPS62146066 A JP S62146066A JP 28854685 A JP28854685 A JP 28854685A JP 28854685 A JP28854685 A JP 28854685A JP S62146066 A JPS62146066 A JP S62146066A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- image
- buffer memory
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像の拡大縮小を行う画像入出力装置に関す
るものである。
るものである。
従来の技術
近年、画像入出力装置における拡大縮小処理は変倍が可
能でかつ画像の入出力を高速に行うことが求められてい
る。
能でかつ画像の入出力を高速に行うことが求められてい
る。
幅走査方向の拡大縮小は、ラインイメージセンサと原稿
との相対移動速度を変えることにより可能である。主走
査方向の拡大縮小は、イメージセンサ及び画像信号処理
回路の動作クロックの周波数とバッファメモリの書き込
みやクロックや続出しクロックの周波数を変えることに
より行われている。
との相対移動速度を変えることにより可能である。主走
査方向の拡大縮小は、イメージセンサ及び画像信号処理
回路の動作クロックの周波数とバッファメモリの書き込
みやクロックや続出しクロックの周波数を変えることに
より行われている。
以下、図面を参照しながら、上述した従来の画像入出力
装置の主走査方向の拡大縮小処理の一例について説明す
る。
装置の主走査方向の拡大縮小処理の一例について説明す
る。
第２図は従来の画像入出力装置の主走査方向の拡大縮小
処理を行う回路を示すブロック図である。
処理を行う回路を示すブロック図である。
第２図において、■はイメージセンサ、２はイメージセ
ンサからの画像信号を一時記憶するバッファメモリ、４
は処理回路２のクロック及びバッファメモリの書き込み
クロックを発生するクロック発生回路、９は処理回路２
の動作クロック及びバッファメモリ３にデータを書き込
むクロックを発生するクロック発生回路、１０はバッフ
ァメモリからデータを読み出すクロックを発生する発振
回路、１）はイメージセンサを駆動するブロックを発生
する発振回路、１２はバッファメモリから読み出された
画像データをプリントするプリンタである。
ンサからの画像信号を一時記憶するバッファメモリ、４
は処理回路２のクロック及びバッファメモリの書き込み
クロックを発生するクロック発生回路、９は処理回路２
の動作クロック及びバッファメモリ３にデータを書き込
むクロックを発生するクロック発生回路、１０はバッフ
ァメモリからデータを読み出すクロックを発生する発振
回路、１）はイメージセンサを駆動するブロックを発生
する発振回路、１２はバッファメモリから読み出された
画像データをプリントするプリンタである。
以上のように構成された主走査方向の拡大縮小処理を行
う回路について以下その動作を説明する。
う回路について以下その動作を説明する。
まず発振回路１）から出力される第１のクロック８によ
りイメージセンサ１が駆動される。このクロックの周波
数はｒｌに固定されている。イメージセンサからの画像
信号５は処理回路２により処理（ディザ処理など）され
る。処理回路２はクロック発生回路４から出力される第
２のクロックにより駆動される。処理回路２の出力６は
第２のクロックでバッファメモリ３に書き込まれる。
りイメージセンサ１が駆動される。このクロックの周波
数はｒｌに固定されている。イメージセンサからの画像
信号５は処理回路２により処理（ディザ処理など）され
る。処理回路２はクロック発生回路４から出力される第
２のクロックにより駆動される。処理回路２の出力６は
第２のクロックでバッファメモリ３に書き込まれる。
第２のクロックの周波数ｆ２は可変である。発振回路１
０から出力される第３のクロックでバッファメモリから
読み出力された画像データ７は、プリンタ１２によりプ
リントアウトされる。第３のクロックの周波数はｆ３に
固定されている。
０から出力される第３のクロックでバッファメモリから
読み出力された画像データ７は、プリンタ１２によりプ
リントアウトされる。第３のクロックの周波数はｆ３に
固定されている。
画像の主走査方向の拡大率をＲとするとＲ＝ｆ、／ｆ２
なるｆ２をクロック発生回路４で発生すれば所望の拡大
率を得ることができる。（例えば、特開昭５９−６３８
６８号公報） 発明が解決しようとする問題点 しかしながら上記のような構成では、例えば２００％の
主走査方向の拡大率を得ようとするならばｒ２はｆｌの
２倍となり高速の処理回路２及びバッファメモリ３が必
要であるか又はイメージセンサの読み取り速度を遅く設
定しておく必要がある。
なるｆ２をクロック発生回路４で発生すれば所望の拡大
率を得ることができる。（例えば、特開昭５９−６３８
６８号公報） 発明が解決しようとする問題点 しかしながら上記のような構成では、例えば２００％の
主走査方向の拡大率を得ようとするならばｒ２はｆｌの
２倍となり高速の処理回路２及びバッファメモリ３が必
要であるか又はイメージセンサの読み取り速度を遅く設
定しておく必要がある。
本発明は上記問題点に鑑み、拡大時も高速な処理回路や
バッファメモリを不要とし、かつ画像の高速読み取りを
可能とする画像入出力装置を提供するものである。
バッファメモリを不要とし、かつ画像の高速読み取りを
可能とする画像入出力装置を提供するものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、イメージセンサを
駆動するクロックの周波数（ｆｌ）と画像信号の処理回
路の動作クロック及び処理された画像信号をバッファメ
モリに書き込むクロックの周波数（ｆ２）の比を、拡大
又は縮小に応じてどちらか一方を変化させて所望の主走
査方向の拡大率を得るものである。
駆動するクロックの周波数（ｆｌ）と画像信号の処理回
路の動作クロック及び処理された画像信号をバッファメ
モリに書き込むクロックの周波数（ｆ２）の比を、拡大
又は縮小に応じてどちらか一方を変化させて所望の主走
査方向の拡大率を得るものである。
作用
等倍時のクロックの周波数（ｆ０）に対陽で、拡大時は
ｆ、＜ｆｏ、ｆ２＝ｆｏとし、縮小時はｆ、＝ｆ０．ｆ
２＜ｆｏとしてｆ、、ｆ２をｒ。
ｆ、＜ｆｏ、ｆ２＝ｆｏとし、縮小時はｆ、＝ｆ０．ｆ
２＜ｆｏとしてｆ、、ｆ２をｒ。
より大きくしないで画像の主走査方向の画像の拡大縮小
を行うことにより、高速な画像信号の処理回路及びバッ
ファメモリなしに画像の読み取る速度を上げることがで
き、所望の拡大率Ｒ＝ｆ２／ｒ１を得られる。
を行うことにより、高速な画像信号の処理回路及びバッ
ファメモリなしに画像の読み取る速度を上げることがで
き、所望の拡大率Ｒ＝ｆ２／ｒ１を得られる。
実施例
以下本発明の実施例を図面に参照しながら説明する。
第１図は本発明における画像入出力装置の拡大縮小を行
う回路を示すブロック図である。第１図において、１は
イメージセンサ、２はイメージセンサからの画像信号を
処理する処理回路、３は処理された画像信号を一時記憶
するバッファメモリ、４はイメージセンサを駆動するク
ロックと画像処理回路２のクロック及びバッファメモリ
の書き込みクロックとを発生するクロック発生回路、９
は処理回路２の動作クロック及びバッファメモリ３にデ
ータを書き込むクロックを発生するクロック発生回路、
１０はバッファメモリからデータを読み出すクロックを
発生する発振回路、１２はバッファメモリから読み出さ
れた画像データをプリントアウトするプリンタである。
う回路を示すブロック図である。第１図において、１は
イメージセンサ、２はイメージセンサからの画像信号を
処理する処理回路、３は処理された画像信号を一時記憶
するバッファメモリ、４はイメージセンサを駆動するク
ロックと画像処理回路２のクロック及びバッファメモリ
の書き込みクロックとを発生するクロック発生回路、９
は処理回路２の動作クロック及びバッファメモリ３にデ
ータを書き込むクロックを発生するクロック発生回路、
１０はバッファメモリからデータを読み出すクロックを
発生する発振回路、１２はバッファメモリから読み出さ
れた画像データをプリントアウトするプリンタである。
以上のように構成された本発明の実施例について以下そ
の動作を説明する。
の動作を説明する。
まずクロック発生回路４から出力される第１のクロック
８ （周波数ｆ２）によりイメージセンサ１が駆動され
る。イメージセンサからの画像信号５は処理回路２によ
り処理（ディザ処理など）される。処理回路２はクロッ
ク発生回路４から出力される第２のクロックにより駆動
される。処理回路２の出力６は第２のクロックでバッフ
ァメモリ３に書き込まれる。発振回路１０から出力され
る第３のクロックでバッファメモリから読み出された画
像データ７は、プリンタ１２によりプリントアウトされ
る。第３のクロックの周波数はｆ３に固定されている。
８ （周波数ｆ２）によりイメージセンサ１が駆動され
る。イメージセンサからの画像信号５は処理回路２によ
り処理（ディザ処理など）される。処理回路２はクロッ
ク発生回路４から出力される第２のクロックにより駆動
される。処理回路２の出力６は第２のクロックでバッフ
ァメモリ３に書き込まれる。発振回路１０から出力され
る第３のクロックでバッファメモリから読み出された画
像データ７は、プリンタ１２によりプリントアウトされ
る。第３のクロックの周波数はｆ３に固定されている。
等倍時は、ｆ、−ｆ２ｉｆ０に第１及び第２のクロック
の周波数を設定する。拡大時は、ｆ２＝ｆ０に固定して
ｆｌをｆｏより小さく設定し拡大率Ｒ＝ｆ、／ｆ、で定
まる拡大を行う。縮小時は、ｆ、＝ｆｏに固定してｒ２
を［。より小さく設定し拡大率Ｒ＝ｆ２／ｆ０で定まる
縮小を行う。
の周波数を設定する。拡大時は、ｆ２＝ｆ０に固定して
ｆｌをｆｏより小さく設定し拡大率Ｒ＝ｆ、／ｆ、で定
まる拡大を行う。縮小時は、ｆ、＝ｆｏに固定してｒ２
を［。より小さく設定し拡大率Ｒ＝ｆ２／ｆ０で定まる
縮小を行う。
以上のように本実施例によれば、「１及びｆ２は拡大時
も縮小時も等倍時に設定される周波数より大きくならな
いので高速な処理回路及びバッファメモリを用いること
なく画像の入出力の速度を上げることができる。
も縮小時も等倍時に設定される周波数より大きくならな
いので高速な処理回路及びバッファメモリを用いること
なく画像の入出力の速度を上げることができる。
次に、第１図のクロック発生回路４の実施例について図
面を用いて説明する。
面を用いて説明する。
第３図は第１図におけるクロック発生回路４の実施例の
ブロック図である。２１はｆｌ及びｆ２を発生するため
の基準となるクロック４１ （周波数ｆｃｋ）を発振す
る発振器、２２及び２８は位相比較器、２３＆び２９は
位相比較器２２及び２８の出力をそれぞれ入力とするＬ
ＰＦ （ローパスフィルター）、２４及び３０はＬＰＦ
２３及び２２の出力電圧によってそれぞれ制御されるＶ
ＣＯ（ボルテージ・コンドロールド・オシレータ）、２
５はＶＣＯ２４の出力を分周するプリスケーラ、２７及
び３２はパルス列をデユティ５０％の矩形波にするため
のトグルフリップフロップ、２６はプリスケーラ２５の
出力を入力とするプログラマブル・フレケンシー・レー
ト・マルチプライヤ、３１はＶＣＯ３Ｑの出力を分周す
るプログラマブル・デバイダ、５１はプログラマブル・
フレケンシー・レート・マルチプライヤ２６及びプログ
ラマブル・デバイダ３１をプロゲラするためのＣＰＵの
データバスである。なお２２．２３゜２４．２５．２６
及び２７と２８．２９．３０゜３１及び３２はそれぞれ
ＰＬＬを構成している。
ブロック図である。２１はｆｌ及びｆ２を発生するため
の基準となるクロック４１ （周波数ｆｃｋ）を発振す
る発振器、２２及び２８は位相比較器、２３＆び２９は
位相比較器２２及び２８の出力をそれぞれ入力とするＬ
ＰＦ （ローパスフィルター）、２４及び３０はＬＰＦ
２３及び２２の出力電圧によってそれぞれ制御されるＶ
ＣＯ（ボルテージ・コンドロールド・オシレータ）、２
５はＶＣＯ２４の出力を分周するプリスケーラ、２７及
び３２はパルス列をデユティ５０％の矩形波にするため
のトグルフリップフロップ、２６はプリスケーラ２５の
出力を入力とするプログラマブル・フレケンシー・レー
ト・マルチプライヤ、３１はＶＣＯ３Ｑの出力を分周す
るプログラマブル・デバイダ、５１はプログラマブル・
フレケンシー・レート・マルチプライヤ２６及びプログ
ラマブル・デバイダ３１をプロゲラするためのＣＰＵの
データバスである。なお２２．２３゜２４．２５．２６
及び２７と２８．２９．３０゜３１及び３２はそれぞれ
ＰＬＬを構成している。
プログラマブル・フレケンシー・レート・マルチプライ
ヤ２６の入出力周波数の関係を（出力周波数）＝ （１
／Ｊ）Ｘ （入力周波数）とする。ここでＩはプログラ
マブル、ｊは一定である。又プリスケーラ２５の分周比
を１／にとするならば、ＶＣＯ２４の発振周波数ｆ１は
、 ｒｌ−ｆｃｋ／Ｉ×（２×Ｊ×Ｋ） となる。
ヤ２６の入出力周波数の関係を（出力周波数）＝ （１
／Ｊ）Ｘ （入力周波数）とする。ここでＩはプログラ
マブル、ｊは一定である。又プリスケーラ２５の分周比
を１／にとするならば、ＶＣＯ２４の発振周波数ｆ１は
、 ｒｌ−ｆｃｋ／Ｉ×（２×Ｊ×Ｋ） となる。
プログラマブル・デバイダ３１の分周比１ ／ Ｎとす
れば、ＶＣＯ３０の発振周波数ｆ２は、ｆ２＝ｆ ｃｋ
ｘＮｘ２となる。
れば、ＶＣＯ３０の発振周波数ｆ２は、ｆ２＝ｆ ｃｋ
ｘＮｘ２となる。
例えば拡大率５０％〜２００％を１％きざみで設定する
場合を考える。上記ｒ ｃｋ＝７０ＫＨｚ。
場合を考える。上記ｒ ｃｋ＝７０ＫＨｚ。
Ｊ＝１０００．に＝１０として、
ｒ、＝１４Ｘ１０５ＫＨｚ／１
ｆ ２ ＝ １４０ Ｋ Ｈｚ ｘ Ｎ となる。
等倍時は、Ｉ＝１００．Ｎ＝１００と設定する。
よってｆ ６ ＝ １４ Ｍ Ｈｚ
１００％〜２００％の拡大を行うときは、拡大率Ｒ＝ｆ
２／ｒ、、ｆ２＝ｆｏよりＮは１００に固定する。拡大
率Ｒは、 Ｒ＝ Ｉ／１００となるので、Ｉを１００〜２００に設
定すれば良い。
２／ｒ、、ｆ２＝ｆｏよりＮは１００に固定する。拡大
率Ｒは、 Ｒ＝ Ｉ／１００となるので、Ｉを１００〜２００に設
定すれば良い。
５０％〜１００％の縮小を行う場合は、拡大率Ｒ＝ｆ２
／ｆ、、ｆ、＝−ｆ０よりＩは１００に固定する。拡大
率Ｒは、 Ｒ＝Ｎ／１００となるので、Ｎを５０〜１００に設定す
れば良い。
／ｆ、、ｆ、＝−ｆ０よりＩは１００に固定する。拡大
率Ｒは、 Ｒ＝Ｎ／１００となるので、Ｎを５０〜１００に設定す
れば良い。
なお、等倍時のｆ、、ｆ２の周波数（ｆ０）はｆｃｋを
変えることにより任意に設定できる。
変えることにより任意に設定できる。
以上のようにクロック発生回路（第１図４）に２つのＰ
ＬＬを用い、ｒｌを発生するためのＰＬＬはそのループ
中にフレケンシー・レート・マルチプライヤを含み、又
ｒ２を発生するＰＬＬはそのループ中にフレケンシー・
デバイダを含むことにより拡大率を用意に設定できる。
ＬＬを用い、ｒｌを発生するためのＰＬＬはそのループ
中にフレケンシー・レート・マルチプライヤを含み、又
ｒ２を発生するＰＬＬはそのループ中にフレケンシー・
デバイダを含むことにより拡大率を用意に設定できる。
発明の効果
以上のように本発明は、画像の主走査方向の拡大率に応
じた周波数のイメージセンサ駆動クロックと、処理回路
の動作クロック及びバッファメモリの書き込みクロック
を発生するクロック発生回路を設けることにより、高速
な処理回路及びバッファメモリを用いることなく画像の
入出力の速度を上げることができる。
じた周波数のイメージセンサ駆動クロックと、処理回路
の動作クロック及びバッファメモリの書き込みクロック
を発生するクロック発生回路を設けることにより、高速
な処理回路及びバッファメモリを用いることなく画像の
入出力の速度を上げることができる。
さらに上記クロック発生回路をフレケンシー・デバイダ
及びフレケンシー・レートマルチプライヤを含むフェー
ズ・ロックド・ループ（Ｐ Ｌ Ｌ）より構成すること
により所望の拡大率を用意に設定できる。
及びフレケンシー・レートマルチプライヤを含むフェー
ズ・ロックド・ループ（Ｐ Ｌ Ｌ）より構成すること
により所望の拡大率を用意に設定できる。
第１図は本発明の一実施例における画像入出力装置の主
走査方向の拡大縮小を行う回路のブロック図、第２図は
従来の画像入出力装置の主走査方向の拡大縮小を行う回
路のブロック図、第３図は第１図におけるクロック発生
回路４のブロック図である。 １・・・・・・イメージセンサ、２・・・・・・処理回
路、３・・・・・・バッファメモリ、４・・・・・・ク
ロック発生回路、８・・・・・・イメージセンサ駆動ク
ロック、９・・・・・・処理回路動作クロック及びバッ
ツァメモリ書き込みクロック、２２．２３・・・・・・
位相比較器、２４．３０・・・・・・ＶＣＯ１２６・・
・・・・プログラマブル・フレケンシー・レート・マル
チプライヤ、３１・・・・・・プログラマブル・フレケ
ンシー・デバイダ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図
走査方向の拡大縮小を行う回路のブロック図、第２図は
従来の画像入出力装置の主走査方向の拡大縮小を行う回
路のブロック図、第３図は第１図におけるクロック発生
回路４のブロック図である。 １・・・・・・イメージセンサ、２・・・・・・処理回
路、３・・・・・・バッファメモリ、４・・・・・・ク
ロック発生回路、８・・・・・・イメージセンサ駆動ク
ロック、９・・・・・・処理回路動作クロック及びバッ
ツァメモリ書き込みクロック、２２．２３・・・・・・
位相比較器、２４．３０・・・・・・ＶＣＯ１２６・・
・・・・プログラマブル・フレケンシー・レート・マル
チプライヤ、３１・・・・・・プログラマブル・フレケ
ンシー・デバイダ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図
Claims (2)
- （１）第１のクロック（周波数ｆ＿１）で動作するライ
ンイメージセンサと、前記イメージセンサを幅走査する
幅走査手段と、第２のクロック（周波数ｆ＿２）で動作
する前記イメージセンサからの画像信号を処理する処理
回路と、前記処理回路で処理された画像信号を第２のク
ロックで書き込むバッファメモリと、前記バッファメモ
リから第３のクロック（周波数ｆ＿３）で読みだされた
画像信号をプリントするプリンタと、第１のクロックと
第２のクロックを発生するクロック発生回路とを具備し
、第１のクロックの周波数を等倍時の周波数（ｆ＿０）
より小さくし第２のクロックの周波数を等倍時の周波数
（ｆ＿０）と等しくすることにより画像の主走査方向の
拡大を行い、第１のクロックの周波数を等倍時の周波数
と等しくし第２のクロックの周波数を等倍時の周波数よ
り小さくすることにより画像の主走査方向の縮小を行う
画像入出力装置。 - （２）クロック発生回路は、フレケンシー・デバイダ及
びフレケンシー・レートマルチプライヤを含むフェーズ
・ロックド・ループ（ＰＬＬ）より成ることを特徴とす
る特許請求の範囲第１項記載の画像入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288546A JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288546A JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62146066A true JPS62146066A (ja) | 1987-06-30 |
| JP2578760B2 JP2578760B2 (ja) | 1997-02-05 |
Family
ID=17731637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288546A Expired - Lifetime JP2578760B2 (ja) | 1985-12-20 | 1985-12-20 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578760B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798918A1 (en) * | 1996-03-29 | 1997-10-01 | Konica Corporation | Image forming apparatus |
| EP0973324A3 (en) * | 1998-07-09 | 2001-03-21 | Canon Kabushiki Kaisha | Image processing apparatus and method of the same, and storage medium |
| USRE40859E1 (en) | 1997-02-24 | 2009-07-21 | Genesis Microchip (Delaware) Inc. | Method and system for displaying an analog image by a digital display device |
| US20130278945A1 (en) * | 2012-03-23 | 2013-10-24 | Katsuhiro Ono | Image forming apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178863A (ja) * | 1983-03-30 | 1984-10-11 | Canon Inc | 画像処理装置 |
| JPS6030262A (ja) * | 1983-07-29 | 1985-02-15 | Canon Inc | 画像処理装置 |
-
1985
- 1985-12-20 JP JP60288546A patent/JP2578760B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178863A (ja) * | 1983-03-30 | 1984-10-11 | Canon Inc | 画像処理装置 |
| JPS6030262A (ja) * | 1983-07-29 | 1985-02-15 | Canon Inc | 画像処理装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0798918A1 (en) * | 1996-03-29 | 1997-10-01 | Konica Corporation | Image forming apparatus |
| US5987218A (en) * | 1996-03-29 | 1999-11-16 | Konica Corporation | Image forming apparatus |
| USRE40859E1 (en) | 1997-02-24 | 2009-07-21 | Genesis Microchip (Delaware) Inc. | Method and system for displaying an analog image by a digital display device |
| USRE41192E1 (en) | 1997-02-24 | 2010-04-06 | Genesis Microchip Inc. | Method and system for displaying an analog image by a digital display device |
| EP0973324A3 (en) * | 1998-07-09 | 2001-03-21 | Canon Kabushiki Kaisha | Image processing apparatus and method of the same, and storage medium |
| US6525842B1 (en) | 1998-07-09 | 2003-02-25 | Canon Kabushiki Kaisha | Image processing apparatus and method of the same and storage medium |
| US6917449B2 (en) | 1998-07-09 | 2005-07-12 | Canon Kabushiki Kaisha | Image processing apparatus and method of the same, and storage medium |
| US20130278945A1 (en) * | 2012-03-23 | 2013-10-24 | Katsuhiro Ono | Image forming apparatus |
| US8749838B2 (en) * | 2012-03-23 | 2014-06-10 | Ricoh Company, Limited | Correcting magnification of a scanned original by adjusting a writing clock signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2578760B2 (ja) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW425766B (en) | Non-integer frequency division device | |
| JPH0519156B2 (ja) | ||
| JPS59178863A (ja) | 画像処理装置 | |
| GB2282500A (en) | Frequency converters | |
| JPS62146066A (ja) | 画像入出力装置 | |
| JPS63132288A (ja) | 画像表示装置用サンプリングクロツク発生装置 | |
| TW412724B (en) | Clock frequency multiplying apparatus | |
| JPH08330916A (ja) | タイミング発生器 | |
| JPH06292064A (ja) | ビデオカメラクロックシステム | |
| JPH0453347A (ja) | 画像出力装置 | |
| KR100238747B1 (ko) | 디지탈 위상동기루프(d-pll)의 클럭발생회로 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JP2870804B2 (ja) | 画像処理装置 | |
| JPH06209216A (ja) | 信号発生装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JPH04235616A (ja) | クロック発生装置 | |
| JP3486985B2 (ja) | 画像記録装置 | |
| JPS637016A (ja) | クロツク制御装置 | |
| JPH02262713A (ja) | クロックパルス発生回路 | |
| JPH04115212A (ja) | 印字装置 | |
| KR930012022B1 (ko) | 키보드 컨트롤러용 클럭 발생회로 | |
| JPS63152267A (ja) | 書き込み制御装置 | |
| JPS61133982A (ja) | パタ−ン拡大縮小回路 | |
| JPH03261222A (ja) | 可変分周器 | |
| JPS5930357A (ja) | 複写装置の変倍装置 |