JPS5930357A - 複写装置の変倍装置 - Google Patents
複写装置の変倍装置Info
- Publication number
- JPS5930357A JPS5930357A JP13984082A JP13984082A JPS5930357A JP S5930357 A JPS5930357 A JP S5930357A JP 13984082 A JP13984082 A JP 13984082A JP 13984082 A JP13984082 A JP 13984082A JP S5930357 A JPS5930357 A JP S5930357A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- plls
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/407—Control or modification of tonal gradation or of extreme levels, e.g. background level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/407—Control or modification of tonal gradation or of extreme levels, e.g. background level
- H04N1/4072—Control or modification of tonal gradation or of extreme levels, e.g. background level dependent on the contents of the original
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複写装置の変倍装置、特に、光電変換素子から
読み取られた信号をサンプルホールド回路を介し読み取
り、読取り走査周波数とサンプリングクロック周波数の
比を変えることにより変倍像を得る複写装置の変倍装置
に関する。
読み取られた信号をサンプルホールド回路を介し読み取
り、読取り走査周波数とサンプリングクロック周波数の
比を変えることにより変倍像を得る複写装置の変倍装置
に関する。
通常、このような変倍装置では、原稿の像が例えばＣＣ
Ｄのような光電変換素子上に結像され、これが所定の読
取り走査周波数を持った信梧で順次読み取られ、サンプ
ルホールド回路に入力され、そのサンプリング周波数を
変えることにより変倍像な得ている。従って所定の変倍
比率を得るためにはサンプリングクロックとして光電変
換素子の走査周波数に対して変倍の比率に等しい周波数
のクロックが必要となる。しかし、１つの変倍に対して
１つの発振器を用意することはある限られた倍率の変倍
しか行なえず、装置自体も複雑でコスト高になる欠点が
ある。これに対して、 ＰＬＬ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ ）を用い所定の周波数の信号を形成
するシンセサイザが知られている。このよＬ笈 ウナＰＬｉ＆用いたシンセサイザでは安定した周波数が
得られ、かつ１つのＰＬＬで等間隔でかつ多くの周波数
を合成することができる。しかし、この場合１つのＰＬ
Ｌでは広い帯域の周波数を得ることが困難であるので、
一番低い周波数の数倍の周波数を必要とする複写装置の
変倍装置としては適していない。
Ｄのような光電変換素子上に結像され、これが所定の読
取り走査周波数を持った信梧で順次読み取られ、サンプ
ルホールド回路に入力され、そのサンプリング周波数を
変えることにより変倍像な得ている。従って所定の変倍
比率を得るためにはサンプリングクロックとして光電変
換素子の走査周波数に対して変倍の比率に等しい周波数
のクロックが必要となる。しかし、１つの変倍に対して
１つの発振器を用意することはある限られた倍率の変倍
しか行なえず、装置自体も複雑でコスト高になる欠点が
ある。これに対して、 ＰＬＬ （Ｐｈａｓｅ Ｌｏｃ
ｋｅｄ Ｌｏｏｐ ）を用い所定の周波数の信号を形成
するシンセサイザが知られている。このよＬ笈 ウナＰＬｉ＆用いたシンセサイザでは安定した周波数が
得られ、かつ１つのＰＬＬで等間隔でかつ多くの周波数
を合成することができる。しかし、この場合１つのＰＬ
Ｌでは広い帯域の周波数を得ることが困難であるので、
一番低い周波数の数倍の周波数を必要とする複写装置の
変倍装置としては適していない。
従って本発明はこのような従来の欠点を除去するもので
、簡単な構成；二より広帯域の発振周波数を得ることが
でき、それにより任意の変倍比率を得ることができる複
写装置の変倍装置を提供することを目的とする。
、簡単な構成；二より広帯域の発振周波数を得ることが
でき、それにより任意の変倍比率を得ることができる複
写装置の変倍装置を提供することを目的とする。
本発明によれば、この目的を達成するために、複数個の
Ｐ Ｌ Ｌ素子を使ったシンセサイザを設け、その１つ
のＰＬＬ素子を選択することによりザンブリングクロツ
ク周ａＵ数を得、その周波数で変倍像な形成するような
構成を採用した。
Ｐ Ｌ Ｌ素子を使ったシンセサイザを設け、その１つ
のＰＬＬ素子を選択することによりザンブリングクロツ
ク周ａＵ数を得、その周波数で変倍像な形成するような
構成を採用した。
以下、図面に示す実施例に基づき、本発明の詳細な説明
する。
する。
第１図及び第２図には光電変換素子を用いた複写装置の
変倍の原理が図示されており、第１図において符号１で
示すものは、例えばＣＣＤなとで構成される光電変換素
子から成る読取り素子で、この光電変換素子１上（二不
図示の光学系を用いて原稿の像が結像される。この原稿
の像は所定の走査周波数で順次読み出され、サンプルホ
ールド回路２（二人力される。この場合、読取り走査周
波数は第２図（Ａ）に図示されたような信号であり、そ
れに従って光電変換素子の出力は第２図の）に図示しく
３） たような画像信号が現われる。サンプルホールド回路２
に人力された信号は、第２図Ｃ）に示すようなサンプリ
ングクロックによりサンプリングされ、第２図■）に示
すような信号となって出力される。
変倍の原理が図示されており、第１図において符号１で
示すものは、例えばＣＣＤなとで構成される光電変換素
子から成る読取り素子で、この光電変換素子１上（二不
図示の光学系を用いて原稿の像が結像される。この原稿
の像は所定の走査周波数で順次読み出され、サンプルホ
ールド回路２（二人力される。この場合、読取り走査周
波数は第２図（Ａ）に図示されたような信号であり、そ
れに従って光電変換素子の出力は第２図の）に図示しく
３） たような画像信号が現われる。サンプルホールド回路２
に人力された信号は、第２図Ｃ）に示すようなサンプリ
ングクロックによりサンプリングされ、第２図■）に示
すような信号となって出力される。
このサンプリングホールド回路２からの出力は、いった
ん記憶装置（図示せず）に記憶され、同じ周期で読み出
され、信号が処理される。この場合第２図に図示したよ
うにサンプリングクロックの周波数が光電変換素子の走
査周波数よりも高ければサンプルホールド回路２からは
拡大された画像信号が、また低い場合には縮小された画
像信号が、同じ場合には等倍の信号が得られる。このよ
うにしてサンプリングクロック周波数を変化させること
により主走査方向の変倍を実現することができる。
ん記憶装置（図示せず）に記憶され、同じ周期で読み出
され、信号が処理される。この場合第２図に図示したよ
うにサンプリングクロックの周波数が光電変換素子の走
査周波数よりも高ければサンプルホールド回路２からは
拡大された画像信号が、また低い場合には縮小された画
像信号が、同じ場合には等倍の信号が得られる。このよ
うにしてサンプリングクロック周波数を変化させること
により主走査方向の変倍を実現することができる。
本発明は、このサンプリングクロックを ＰＬＬを複数
個用いたシンセサイザを用いて得ようとするもので、第
３図には１個のＰＬＬを用いたシンセサイザが図示され
ている。符号３で示すものはＰＬＬ素子であり、その出
力は１／ｎ分周器４によ（４） す１／／ｎに分周され、ＰＬＬに戻される。分１周：器
パ；４はプログラマブルカウンタを１個又は複数個並列
に接続することによって実現でき、ｈに所望のデータを
セットすることにより、任意の分周比を得ることができ
る。またＰＬＬ３のｅの入力線には入力周波数ｆｉｎが
入力され、またＰＬＬ３の出力線ｆｏｕｔには電圧制御
発振器（ＶＣＯ）の出力ｆ ｏｕｔが得られる。いま、
ＰＬＬがロック状態にあるとすると、ＰＬＬの働きによ
ってｅとｇに現われる信号は同じ周波数に保たれており
、ｆ ｉｎ ＝ ｆ ｃｏｍとなる。捷た、ｆｒｙｕｔ
＝ｎＸｆｃｃｒｎであるから、ｆ ｏｕｔ＝ｎＸｆｉｎ
となるので、分周比を変えることにより出力として基本
周波数ｆｉｎの任意の整数倍の周波数信号を得ることが
できる。しかし、実際には前述したようにＰＬＬのロッ
クレンジの制限を受けて、前記の広帯域の周波数を得る
ことができない。
個用いたシンセサイザを用いて得ようとするもので、第
３図には１個のＰＬＬを用いたシンセサイザが図示され
ている。符号３で示すものはＰＬＬ素子であり、その出
力は１／ｎ分周器４によ（４） す１／／ｎに分周され、ＰＬＬに戻される。分１周：器
パ；４はプログラマブルカウンタを１個又は複数個並列
に接続することによって実現でき、ｈに所望のデータを
セットすることにより、任意の分周比を得ることができ
る。またＰＬＬ３のｅの入力線には入力周波数ｆｉｎが
入力され、またＰＬＬ３の出力線ｆｏｕｔには電圧制御
発振器（ＶＣＯ）の出力ｆ ｏｕｔが得られる。いま、
ＰＬＬがロック状態にあるとすると、ＰＬＬの働きによ
ってｅとｇに現われる信号は同じ周波数に保たれており
、ｆ ｉｎ ＝ ｆ ｃｏｍとなる。捷た、ｆｒｙｕｔ
＝ｎＸｆｃｃｒｎであるから、ｆ ｏｕｔ＝ｎＸｆｉｎ
となるので、分周比を変えることにより出力として基本
周波数ｆｉｎの任意の整数倍の周波数信号を得ることが
できる。しかし、実際には前述したようにＰＬＬのロッ
クレンジの制限を受けて、前記の広帯域の周波数を得る
ことができない。
この欠点を補うために、第４図に示されたように複数個
のＰＬＬ （同実施例では３個のＰＬＬ ）を用いるよ
うにしている。すなわち、符号５〜７で示された３個の
ＰＬＬが設けられており、その出力線ｊ、〜Ｊ３がゲー
ト８に入力され、そのいずれか１つの出力かに線に現わ
れて変倍周波数が得られる。また、ＰＬＬ ５〜１の入
力には基本周波数が信号線ｉを介して入力され、また１
／ｎ分周器１０を介し工信号線ｌを経てフィードバッ
クされた信号がＰＬＬ ５〜７の他方の入力に入力され
る。
のＰＬＬ （同実施例では３個のＰＬＬ ）を用いるよ
うにしている。すなわち、符号５〜７で示された３個の
ＰＬＬが設けられており、その出力線ｊ、〜Ｊ３がゲー
ト８に入力され、そのいずれか１つの出力かに線に現わ
れて変倍周波数が得られる。また、ＰＬＬ ５〜１の入
力には基本周波数が信号線ｉを介して入力され、また１
／ｎ分周器１０を介し工信号線ｌを経てフィードバッ
クされた信号がＰＬＬ ５〜７の他方の入力に入力され
る。
また、ゲート８にはデコーダ９が接続されており、この
デコーダ９は分周比によってとのＰＬＬの出力かを決定
する働きをする。その分周比を決定するデータはｍのデ
ータ線を介して入力される。
デコーダ９は分周比によってとのＰＬＬの出力かを決定
する働きをする。その分周比を決定するデータはｍのデ
ータ線を介して入力される。
このような構成において、基本周波数ｆｉｎが各ＰＬＬ
５〜７に入力されており、ｍを介して分周比を決める
データが入力され、これが分周器１０ならびにデコーダ
９．を介して入力される。このデコーダ９からの信号に
よってゲート回路８はＰＬＬ５〜７の出力Ｊ１〜Ｊｓの
うち有効な１つの出力を選択し、これを出力線ｋに出力
する。この出力線ｋに現われる信号は、サンプリングク
ロック信号として利用され、前述したよう；：主走査方
向の変倍に利用される。また、信号線ｋに現われる信号
は分周器１０にも入力され、前述したようＥｍのデータ
による分周比で分周され、信号線ｌを経てＰＬＬ５〜７
に帰還される。
５〜７に入力されており、ｍを介して分周比を決める
データが入力され、これが分周器１０ならびにデコーダ
９．を介して入力される。このデコーダ９からの信号に
よってゲート回路８はＰＬＬ５〜７の出力Ｊ１〜Ｊｓの
うち有効な１つの出力を選択し、これを出力線ｋに出力
する。この出力線ｋに現われる信号は、サンプリングク
ロック信号として利用され、前述したよう；：主走査方
向の変倍に利用される。また、信号線ｋに現われる信号
は分周器１０にも入力され、前述したようＥｍのデータ
による分周比で分周され、信号線ｌを経てＰＬＬ５〜７
に帰還される。
前述したよう（−１３つのＰＬＬ５〜７のうち少なくと
も１つはロック状態（二あり、かつそのＰＬＬの出力は
ゲート回路を通過してくるので信号線ｋに現われる周波
数ｆ ｏｕｔはｎ Ｘ ｆ ｉｎとなる。この場合ＰＬ
Ｌを複数個用い、分周比によってそれらのＰＬＬの出力
を選択するデコーダ及びゲート回路を用いているので、
ロック状態になった１つのＰＬＬがロック状態から外れ
ても、所望の周波数帯域内ならば、別のＰＬＬが必ずロ
ック状態となっているので、広帯域の安定した周波数信
号を得ることができる。
も１つはロック状態（二あり、かつそのＰＬＬの出力は
ゲート回路を通過してくるので信号線ｋに現われる周波
数ｆ ｏｕｔはｎ Ｘ ｆ ｉｎとなる。この場合ＰＬ
Ｌを複数個用い、分周比によってそれらのＰＬＬの出力
を選択するデコーダ及びゲート回路を用いているので、
ロック状態になった１つのＰＬＬがロック状態から外れ
ても、所望の周波数帯域内ならば、別のＰＬＬが必ずロ
ック状態となっているので、広帯域の安定した周波数信
号を得ることができる。
以」二説明したように、本発明によれば、複数個のＰＬ
Ｌ素子を用い、その１つのＰＬＬ素子を選択することに
よりサンプリング周波数を得、変倍像を形成するように
しているので、比較的簡単な装置により広範囲でほぼ無
段階に近い変倍画像を（７） 形成することができるという利点が得られる。
Ｌ素子を用い、その１つのＰＬＬ素子を選択することに
よりサンプリング周波数を得、変倍像を形成するように
しているので、比較的簡単な装置により広範囲でほぼ無
段階に近い変倍画像を（７） 形成することができるという利点が得られる。
第１図及び第２図は光電変換素子を用いた変倍の原理を
説明するもので、第１図はその構成を示すブロック図、
第２図へ）〜０）は動作を説明する信号波形図、第３図
はＰＬＬを用いたシンセサイザの構成を示したブロック
図、第４図は本発明によるＰＬＬを複数個用いた複写装
置の変倍装置の実施例を示したブロック図である。 １・・・光電変換素子 ２・・・サンプルホールド回
路３〜７ ・・−ＰＬＬ ４ 、１０−１７
ｎ分周器８・・・ゲート回路 ９・・・デコーダ特
許出願人 キャノン株式会社 代理人 弁理士加藤 卓 （８）
説明するもので、第１図はその構成を示すブロック図、
第２図へ）〜０）は動作を説明する信号波形図、第３図
はＰＬＬを用いたシンセサイザの構成を示したブロック
図、第４図は本発明によるＰＬＬを複数個用いた複写装
置の変倍装置の実施例を示したブロック図である。 １・・・光電変換素子 ２・・・サンプルホールド回
路３〜７ ・・−ＰＬＬ ４ 、１０−１７
ｎ分周器８・・・ゲート回路 ９・・・デコーダ特
許出願人 キャノン株式会社 代理人 弁理士加藤 卓 （８）
Claims (1)
- 光電変換素子からの読取り信号線により変倍像を形成す
る複写装置の変倍装置において、複数個のＰＬＬ素子を
使ったシンセサイザを設け、前記複数個のＰＬＬ素子の
うち１つのＰＬＬ素子を選択することによりサンプリン
グクロック周波数を得、変倍像を形成することを特徴と
する複写装置の変倍装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13984082A JPS5930357A (ja) | 1982-08-13 | 1982-08-13 | 複写装置の変倍装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13984082A JPS5930357A (ja) | 1982-08-13 | 1982-08-13 | 複写装置の変倍装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5930357A true JPS5930357A (ja) | 1984-02-17 |
Family
ID=15254726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13984082A Pending JPS5930357A (ja) | 1982-08-13 | 1982-08-13 | 複写装置の変倍装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129336A (ja) * | 1986-11-19 | 1988-06-01 | Fuji Photo Film Co Ltd | 感光材料 |
| US4992888A (en) * | 1985-10-18 | 1991-02-12 | Canon Kabushiki Kaisha | Image reading apparatus using a motor and controlling driving pulses supplied to the motor |
-
1982
- 1982-08-13 JP JP13984082A patent/JPS5930357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992888A (en) * | 1985-10-18 | 1991-02-12 | Canon Kabushiki Kaisha | Image reading apparatus using a motor and controlling driving pulses supplied to the motor |
| JPS63129336A (ja) * | 1986-11-19 | 1988-06-01 | Fuji Photo Film Co Ltd | 感光材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525615B1 (en) | Oscillator with digitally variable phase for a phase-locked loop | |
| US4916747A (en) | Image processing system | |
| US4912432A (en) | Plural feedback loop digital frequency synthesizer | |
| JPH04506735A (ja) | 周波数ステアリング機能を有する２状態位相検波器 | |
| JPS5930357A (ja) | 複写装置の変倍装置 | |
| KR100795173B1 (ko) | 주파수 합성기 | |
| JPH0210768A (ja) | 半導体チツプ | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| US6934731B1 (en) | Rational frequency synthesizers employing digital commutators | |
| KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
| JP2578760B2 (ja) | 画像処理装置 | |
| JPH0567969A (ja) | 周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH01151824A (ja) | 周波数シンセサイザー | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH0689122A (ja) | クロック信号矯正回路 | |
| JPH07120941B2 (ja) | デイジタルｐｌｌ回路 | |
| JPH01188871A (ja) | レーザ発生装置 | |
| JPS6074789A (ja) | 映像信号処理装置 | |
| JPH0211035A (ja) | 位相差吸収回路 | |
| JP2533371Y2 (ja) | 多相クロック発生回路 | |
| JPH0548452A (ja) | 周波数シンセサイザおよびパルス列発生器 | |
| JPS62198287A (ja) | 映像信号の変換回路 | |
| JP2004142117A (ja) | 画像形成装置 | |
| JPS6086918A (ja) | 分周回路 |