JPH08330916A - タイミング発生器 - Google Patents

タイミング発生器

Info

Publication number
JPH08330916A
JPH08330916A JP7153969A JP15396995A JPH08330916A JP H08330916 A JPH08330916 A JP H08330916A JP 7153969 A JP7153969 A JP 7153969A JP 15396995 A JP15396995 A JP 15396995A JP H08330916 A JPH08330916 A JP H08330916A
Authority
JP
Japan
Prior art keywords
clock
timing generator
timing
waveform
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7153969A
Other languages
English (en)
Inventor
Yasuo Ohashi
康雄 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP7153969A priority Critical patent/JPH08330916A/ja
Publication of JPH08330916A publication Critical patent/JPH08330916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【目的】 タイミング発生器にクロックのデューティー
比を変更する手段を備えることにより、システムに最適
なタイミングを容易に発生し、または、高次の周波数を
持ったクロックを発生して、簡単に全体のサイクルの短
縮を可能としたタイミング発生器を提供する。 【構成】 クロックの立上り、または、立ち下がりに同
期して働く同期回路を動作させるタイミング発生器にお
いて、基準となるクロックを発生するクロック発生手段
1と、上記クロック発生手段1で発生したクロックのデ
ューティー比を変更するデューティー生成手段2を備え
たタイミング発生器。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、クロックの立上り、ま
たは、立ち下がりに同期して働く同期回路を動作させる
タイミング発生器に関し、特にデューティー比の変更機
能を備えたタイミング発生器に関するものである。
【0002】
【従来の技術】複写機、ファクシミリ装置、プリンタ等
の画像形成装置や、その他多くの電子装置にはクロック
信号発振器などのタイミング発生器を備えており、特に
CPU を搭載した電子装置においては、周辺回路との同期
をはかるためにタイミング発生器が不可欠である。一
方、従来のタイミング発生器は、発生したクロック周波
数そのもののクロックの立上り、または、立ち下がりに
同期させて周辺の回路を動作させることが一般的である
が、場合によっては発生したクロックを逓降させること
によって、クロックを間引きしたタイミングで動作させ
るようにしたタイミング発生器が存する。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のタイミング発生器では、発生するクロック
信号周波数により一義的に定まったクロック幅のエッジ
を使うことになるので、その整数倍の関係にあるタイミ
ングしか得られず、設計の自由度が大幅に制限され、シ
ステムに適した最適タイミングを容易に発生することが
出来なかった。
【0004】
【発明の目的】本発明は上述した従来のタイミング発生
器における欠点を除去するためになされたものであっ
て、タイミング発生器にクロックのデューティー比を変
更する手段を備えることによって、システムに最適なタ
イミングを容易に発生し、または高次の周波数を持った
クロックを発生し、簡単に全体のサイクルの短縮を可能
としたタイミング発生器を提供することを目的としてい
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では請求項1の発明において、クロックの立
上り、または、立ち下がりに同期して働く同期回路を動
作させるタイミング発生器において、基準となるクロッ
クを発生するクロック発生手段と、上記クロック発生手
段で発生したクロックのデューティー比を変更するデュ
ーティー生成手段を備えるように構成することを最も主
要な特徴とする。請求項2の発明は、上記1項記載のタ
イミング発生器において、上記クロック発生手段によっ
て発生したクロックと、上記デューティー生成手段でデ
ューティー比を変更したクロックとから、上記クロック
発生手段で発生したクロックより高次の周波数を持った
クロックを生成する高次クロック生成手段を備えたこと
を主要な特徴とする。請求項3の発明は、上記1項、ま
たは、上記2項記載のタイミング発生器が、画像形成装
置に使用するものであることを主要な特徴とする。
【0006】
【作用】請求項1のように構成されたタイミング発生器
は、クロック発生手段で発生させたクロックを、デュー
ティー生成手段によりそのデューティー比を変更するこ
とが出来るので、同期回路を動作させるタイミングを、
従来のクロック発生手段のクロックの立上り、または、
立ち下がりと時間的に違った、任意のタイミングで行う
ことが出来る。従って、システムに適した所望の最適タ
イミングで動作させることが出来るように、容易に動作
サイクルの短縮を可能としたタイミング発生器を提供す
ることが出来る。
【0007】請求項2のタイミング発生器では、上記1
項のクロック発生手段で発生したクロックと、上記デュ
ーティー生成手段でデューティー比を変更したクロック
とから、高次の周波数を持ったクロックを生成する高次
クロック生成手段を備えたので、同期回路に適した高次
の周波数により、最適タイミングで動作させることが出
来る。従って、同期回路の動作サイクルの一層の短縮を
可能としたタイミング発生器を実現することが出来る。
【0008】請求項3のタイミング発生器では、上記1
項、または、上記2項記載のタイミング発生器を画像形
成装置に使用すれば、画像処理を扱う同期回路に要求さ
れる、高速で微妙なマージンを持ったタイミングで動作
するクロック発生器として最適なものを実現することが
可能となる。特に、従来のように、独立した基準クロッ
クから合成したクロックと異なり、一つの基準クロック
から種々の時間的に違ったクロックを発生させているの
で、本発明のタイミング発生器で発生するクロック間に
は時間的な約束関係が自ずと保たれることになるので、
間隔の設定も自由に制御出来る。従って、同期回路のタ
イミング制御に用いる場合であっても確実に、しかも安
定に動作させることが出来る。
【0009】
【実施例】以下、図示した実施例に基づいて、本発明を
詳細に説明する。なお、説明に際しては、画像形成装置
として代表的な電子写真複写機(以下、複写機と記す)
に使用するクロック発生器に適用する場合を例示する
が、タイミング発生器を必要とする他の分野の装置にも
同様に適用可能であることは云うまでもない。図1は本
発明の一実施例を示すブロック図であって、この例で
は、画像形成装置21として複写機21aに本発明を適
用する場合を示している。この複写機21a は、本発明
に係るタイミング発生器10と、画像読み取りを行う読
取部11と、読み取った画像デ−タや外部から受理した
画像デ−タを記憶する画像記憶部12と、条件設定部1
3と、画像処理部14と、各種操作を行う操作部15
と、画像形成部16と、メモリROM 17およびRAM 18
と、外部装置22とデ−タの授受を行うためのインタフ
ェース19とを備えたものである。以上の構成におい
て、基本的な動作を説明する。
【0010】複写機21a はパソコン等の外部装置22
に接続されていて、外部装置22からの画像データがイ
ンタフェース19を介して画像記憶部12に取り込まれ
る。また、外部装置22からの画像データに換わって原
稿をコピーする場合には、読取部11で読み取った原稿
の画像データが画像記憶部12に記憶される。条件設定
部13には、画像を形成する際に必要な条件、例えば、
コピー倍率、印刷濃度、転写用紙サイズ、コピー枚数等
が、操作部15や外部装置22から前以て設定されてい
て、設定されている条件通りの処理が画像処理部14に
より行われ、画像形成部16により求める画像を用紙に
転写する。
【0011】制御部20にはマイクロCPUが内蔵され
ていて、この処理の全体の流れを制御する役目を持って
おり、手順を指示するプログラムはROM17に記憶さ
れている。また、マイクロCPUの計算や判断処理に必
要なデ−タの一時的な記憶場所としてRAM18が使用
される。 上記のマイクロCPUの動作や、各部の回路
の動作は、タイミング発生器10で発生するクロックに
基づいたタイミングによる。
【0012】本発明は、上記タイミング発生器10に関
するもので、その具体的な実施例を以下に詳細に説明す
る。図2、図3は、上記タイミング発生器10の具体的
な一実施例を示すブロック構成図と、その動作を説明す
るための要部の内部波形図であり、両図を参照しながら
説明する。クロック発生手段1は水晶振動子等を含む発
振器を使用して基準となるクロック信号を発生し、一部
はタイミング発生器10の外部にタイミング信号A(図
3のa波形)として出力し、また同時にデューティー生
成手段2にも入力される。
【0013】デューティー生成手段2は2点鎖線にて囲
まれたように、波形生成部4と、比較電圧発生部B5
と、比較部B6とから構成されている。波形生成部4で
は、クロック発生手段1からの基準クロックを受けて、
コンデンサと抵抗素子等よりなる積分回路(CR回路)に
よって図3(b)に示すようなノコギリ歯の波形を発生
させ、コンパレータ回路を含む比較部B6のプラス入力
端子に入力される。
【0014】また、外部から比較信号が供給されてお
り、それに応じて比較電圧が比較電圧発生部B5から発
生すると共に、上記比較部B6のマイナス入力端子に供
給される(図3cの一点鎖線の直線)。比較部B6で
は、入力端子の両方の信号電圧を比較し、その大小によ
って比較部B6の出力端には、電源電圧+Vc、−Vc
cによって決まる所定の値の電圧値が出力する。その様
子を図3(c)、(d)を参照しつつ説明すると、比較
部B6のプラス入力端子に入力するノコギリ歯の波形が
点線で示され、マイナス入力端子に入力される比較電圧
が一点鎖線の直線で描かれており、プラス入力端子の信
号電圧(点線のノコギリ歯波形)の方がマイナス入力端
子の信号電圧(一点鎖線の直線)より大きければ(斜線
部分)、比較部B6の出力はハイレベルとなり、その逆
の場合はローレベルとなる。従って、比較部B6の出力
波形、タイミング信号Bは、図3(d)に示したような
波形となる。ここで、比較部B6のマイナス入力端子に
入力される信号電圧(一点鎖線の直線)が上下すれば、
即ち、信号電圧値が増減すれば、タイミング信号B(図
3のd波形)の幅t2は、それに対応して減少、または
増加する。
【0015】タイミング信号A(図3のa波形)の基準
クロックの1周期時間をT1、クロックの幅をt1(=
T1/2)とし、タイミング信号B(図3のd波形)の
クロックの1周期時間をT2、幅をt2とすると、T2
=T1となり1周期時間は等しくなる。また、クロック
の幅t2は種々違った値を取り得る。即ち、基準クロッ
クのデューティー比を変化したことになる。
【0016】図4、図5は、本発明の他の実施例(請求
項2記載の発明)を示すブロック構成図と、その動作を
説明するための信号波形図である。以下、両図を参照し
ながら説明する。ここに示す実施例では、上記図2の構
成に、更に、高次クロック生成手段3を追加した点が特
徴である。即ち、高次クロック生成手段3は、比較電圧
発生部C7と、比較部C8と、波形合成部8とを含んで
いる。上記構成において、上記図2と同一部分の動作
は、図2、図3を参照して説明した通り、基準クロック
を発生し、更に、デューティ比を変更することができる
ことは、上述した通りである。更に、高次クロック生成
手段3にも、外部からの比較信号が供給されており、こ
の信号に応じて比較電圧発生部C7から比較電圧が発生
し(図5のeの一点鎖線の直線)、比較部C8のプラス
入力端子に入力されている。また、比較部C8のマイナ
ス入力端子には、図3に関連して説明したように、波形
生成部4の出力(図5のb波形)を入力する。
【0017】図5(e)を参照しながら説明すると、比
較電圧発生部C7の波形は、ノコギリ歯の波形の中心線
に対して比較電圧発生部B5の出力と対称になるような
一点鎖線eの直線である。比較部C8のプラス入力端子
に入力されている一点鎖線eの直線が、マイナス入力端
子に入力されているノコギリ歯の波形より大きければ
(斜線部分)、比較部C8の出力はハイレベルとなり、
その逆ではローレベルとなる。従って、比較部C8出力
波形、タイミング信号Cは、図5(f)に示したような
波形となる。タイミング信号B(図5のd波形)とタイ
ミング信号C(図5のf波形)を較べれば明らかなよう
に、互いに1/2周期づれた位置関係の波形になってい
る。従って、波形合成部9で両者を合成した合成信号g
は、図5の(g)の波形のように基準クロックに対し2
倍の周波数を持ったタイミングクロックとなる。
【0018】上記の説明からも判るように、タイミング
信号B(図5のd波形)、タイミング信号C(図5のf
波形)、合成信号(図5のg波形)は、全て基準クロッ
クであるタイミング信号A(図5のa波形)から生成さ
れていることから、形成の過程からクロックのエッジが
互いに重なることはなく、合成信号(図5のg波形)の
エッジで動作させている限りは同期回路は安定に動作す
る。また、クロックのデューティー比(T2:t2)も
簡単に変えることが可能で、装置、回路に適したデュー
ティー比のタイミング発生器を供給することが出来る。
特に図1で説明した複写機21aのような画像形成装置
21では、画像処理のために種々の同期回路を採用して
おり、本実施例のように任意にデューティー比を変更可
能なタイミング発生器があれば、タイミング制御の上で
有用であることが容易に理解できよう。
【0019】また、図4、図5では高次クロック生成手
段3として2倍の周波数を持ったクロックを生成した例
を述べたが、図5の合成信号(図5のg波形)の波形を
タイミング信号Aとして用いれば、さらに高次クロック
を簡単に得られることは容易に判断出来る。
【0020】
【発明の効果】以上説明したように、本発明では、請求
項1の発明によれば、基準クロックに基づいて、そのデ
ューティ比を変更するように構成したので、同期回路を
動作させるタイミングを、任意にクロック発生手段のク
ロックと時間的に異なったタイミングで発生することが
できる。従って、システムに最適なタイミングで動作さ
せることが出来るようになり、同期回路の誤動作がなく
なり、動作サイクルの短縮を可能としたタイミング発生
器を提供することが出来る。
【0021】請求項2の発明によれば、更に、高次クロ
ック生成手段を備えることによって、基準クロックと所
定の時間関係をもった高次の周波数のクロックを生成す
ることが可能となり、同期回路の誤動作がなく、動作サ
イクルの一層の短縮を可能としたタイミング発生器を提
供することが出来る。
【0022】請求項3の発明によれば、上記1項、また
は、2項記載のタイミング発生器を画像形成装置に使用
すれば、画像処理を扱う同期回路のように高速で微妙な
マージンを持ったタイミングで動作するものには最適の
クロック発生器となり、二つ以上の独立した基準クロッ
クから合成したクロックと異なり、一つの基準クロック
から種々の時間的に異なったクロックを発生させている
ので、本発明のタイミング発生器で発生するクロック間
には時間的な所要の関係が満たされ、間隔の設定も自由
に制御出来る。従って、本発明によれば、画像形成装置
の同期回路のタイミング制御に用いても確実に、しかも
安定に動作させることが出来る。
【図面の簡単な説明】
【図1】本発明によるタイミング発生器を用いた画像形
成装置の一実施例示す要部のブロック図である。
【図2】本発明の具体的なタイミング発生器の一実施例
を示す要部のブロック図である。
【図3】(a) 乃至(d) は本発明の実施例の動作を説明す
るための要部の出力波形を説明する説明図である。
【図4】は本発明の他の実施例を示す高次クロック生成
手段を備えたタイミング発生器の要部のブロック図であ
る。
【図5】(a) 乃至(g) は本発明の実施例を示す高次クロ
ック生成手段を備えたタイミング発生器の要部の出力波
形を説明する説明図である。
【符号の説明】
1・・・クロック発生手段、2・・・デューティー生成
手段、3・・・高次クロック生成手段、4・・・波形生
成部、5・・・比較電圧発生部B、6・・・比較部B、
7・・・比較電圧発生部C、8・・・比較部C、9・・
・波形合成部、10・・・タイミング発生器、11・・
・読取部、12・・・画像記憶部、13・・・条件設定
部、14・・・画像処理部、15・・・操作部、16・
・・画像形成部、17・・・ROM、18・・・RA
M、19・・・インタフェース、20・・・制御部、2
1・・・画像形成装置、21a・・・複写機、22・・
・外部装置。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 クロックの立上り、または、立ち下がり
    に同期して働く同期回路を動作させるタイミング発生器
    において、基準となるクロックを発生するクロック発生
    手段と、上記クロック発生手段で発生したクロックのデ
    ューティー比を変更するデューティー生成手段を備えた
    ことを特徴とするタイミング発生器。
  2. 【請求項2】 請求項1記載のタイミング発生器におい
    て、上記クロック発生手段で発生したクロックと、上記
    デューティー生成手段によりデューティー比を変更した
    クロックとから、上記クロック発生手段で発生したクロ
    ックより高次の周波数のクロックを生成する高次クロッ
    ク生成手段を備えたことを特徴とするタイミング発生
    器。
  3. 【請求項3】 請求項1、または、請求項2記載のタイ
    ミング発生器が、画像形成装置用に構成されたものであ
    ることを特徴とするタイミング発生器。
JP7153969A 1995-05-29 1995-05-29 タイミング発生器 Pending JPH08330916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7153969A JPH08330916A (ja) 1995-05-29 1995-05-29 タイミング発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7153969A JPH08330916A (ja) 1995-05-29 1995-05-29 タイミング発生器

Publications (1)

Publication Number Publication Date
JPH08330916A true JPH08330916A (ja) 1996-12-13

Family

ID=15574040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7153969A Pending JPH08330916A (ja) 1995-05-29 1995-05-29 タイミング発生器

Country Status (1)

Country Link
JP (1) JPH08330916A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313673B1 (en) 1999-03-30 2001-11-06 Mitsubishi Denki Kabushiki Kaisha Frequency-dividing circuit capable of generating frequency-divided signal having duty ratio of 50%
WO2009001653A1 (ja) * 2007-06-25 2008-12-31 Nagasaki University, National University Corporation 波形処理回路
JP2010056594A (ja) * 2008-08-26 2010-03-11 Nec Electronics Corp パルス生成装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313673B1 (en) 1999-03-30 2001-11-06 Mitsubishi Denki Kabushiki Kaisha Frequency-dividing circuit capable of generating frequency-divided signal having duty ratio of 50%
WO2009001653A1 (ja) * 2007-06-25 2008-12-31 Nagasaki University, National University Corporation 波形処理回路
KR101161004B1 (ko) * 2007-06-25 2012-06-28 고쿠리츠다이가쿠호진 나가사키다이가쿠 파형 처리 회로
US8314642B2 (en) 2007-06-25 2012-11-20 Nagasaki University Pulse width adjusting circuit
JP5303762B2 (ja) * 2007-06-25 2013-10-02 国立大学法人 長崎大学 波形処理回路。
JP2010056594A (ja) * 2008-08-26 2010-03-11 Nec Electronics Corp パルス生成装置

Similar Documents

Publication Publication Date Title
JP3613819B2 (ja) ディジタル遅延線
JP6429549B2 (ja) 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。
JPH04282954A (ja) レーザビームを用いた画像形成装置の水平同期信号生成装置
JPH08330916A (ja) タイミング発生器
JP5820840B2 (ja) 半導体集積回路、情報処理装置及び画像形成装置
US7369151B2 (en) Laser control circuit and image forming apparatus
JP2578760B2 (ja) 画像処理装置
US20060103712A1 (en) Multi-beam image output apparatus and method
JP4194430B2 (ja) 同期化装置
JP6410538B2 (ja) 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。
JP2001191585A (ja) 電子機器、画像形成装置、複写機およびファクシミリ装置
JP4199473B2 (ja) 同期クロック位相制御回路
JPH1065910A (ja) 画像データ処理装置
JPH07212568A (ja) 画像形成装置
JPH0392365A (ja) 画像形成装置
JP2006157662A (ja) 情報処理装置
KR920007339Y1 (ko) 페이지 프린터의 레프트 마진 조정회로
JP5297760B2 (ja) 集積回路及びこれを備えた回路基板、画像形成装置
JP2002209092A (ja) プリンタ用に水平解像度を変換するシステムと方法
JP4391074B2 (ja) 同期化装置
JP2014207624A (ja) 画像処理装置及びプログラム
JP2005148541A (ja) 連続紙使用の電子写真装置
JPS637016A (ja) クロツク制御装置
JPH08127161A (ja) ページプリンタ制御装置及び印刷制御方法
JPH04251312A (ja) クロツク供給方式