JP4391074B2 - 同期化装置 - Google Patents
同期化装置 Download PDFInfo
- Publication number
- JP4391074B2 JP4391074B2 JP2002317493A JP2002317493A JP4391074B2 JP 4391074 B2 JP4391074 B2 JP 4391074B2 JP 2002317493 A JP2002317493 A JP 2002317493A JP 2002317493 A JP2002317493 A JP 2002317493A JP 4391074 B2 JP4391074 B2 JP 4391074B2
- Authority
- JP
- Japan
- Prior art keywords
- gray code
- count
- signal
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
この発明は、レーザプリンタ,複写機等の画像形成装置を含む電子装置に用いられる同期化装置に関し、特に非同期に発生する基準トリガ信号を基準とするインタフェース方式を採用し、その基準トリガ信号に同期精度良く同期させてデータ出力を開始するようにした同期化装置に関する。
【0002】
【従来の技術】
例えば、レーザプリンタ,複写機等の画像形成装置においては、基準トリガ信号である同期基準信号BD(半導体レーザから射出されたレーザビームを偏向して感光体上を走査するためのポリゴンミラーがある特定の位置に来たことを示す信号)に同期したビデオデータ(画像データ)を生成する必要がある。この場合の同期精度は、印字品質(画像品質)に影響し、ある特定の値以上にする必要がある。このため、ビデオ画素周波数の1/8精度で同期合わせを行うために、ビデオ画素周波数の8倍の周波数のサンプリングクロックを用いて同期基準信号BDをサンプリングし、この同期化された同期基準信号BDをトリガとして、ビデオデータの同期化を行うというようなことが行われている。
【0003】
ところが、画素周波数の高速化により、サンプリングクロックが極めて高い周波数となってしまい、問題となっている。
そこで、これに対応する手段として、例えば特許文献1に見られるような画像信号同期回路が提案されている。
これは、ビデオデータに対して、遅延素子を使用して複数種類の遅延量を持つ遅延ビデオデータを生成するとともに、水平同期信号に対しても、遅延素子を使用して複数種類の遅延量を持つ遅延水平同期信号を生成し、この複数の遅延水平同期信号を使用して水平同期信号と基本クロック信号との位相差を検知し、その位相差に見合った遅延ビデオデータを選択するようにして、高速のクロックを使用したものと同等の効果を得るというものである。
【0004】
【特許文献1】
特開平11−245447号公報
【0005】
【発明が解決しようとする課題】
しかしながら、このような従来例では、遅延素子を使用して基本クロックに対して位相差を持ったクロックを生成するため、温度,電源電圧,プロセスばらつき等の影響を受けやすく、精度が悪化してしまうという問題がある。
この発明は上記の点に鑑みてなされたものであり、サンプリング周波数の倍周波数相当の同期精度を、アナログ的遅延要素を使用することなく実現できるようにすることを目的とする。
【0006】
【課題を解決するための手段】
この発明は、基準トリガ信号に同期させ、データ出力を開始させる動作を所定のクロックを用いて行う同期化装置において、上記の目的を達成するため、次のようにしたことを特徴とする。
請求項1の発明による同期化装置は、グレイコードでカウントするカウント動作を行い、そのカウント値を示す信号を出力するグレイコードカウント手段と、該グレイコードカウント手段の出力信号を上記クロックの半クロック分遅延させて出力するグレイコードカウント値遅延手段と、上記グレイコードカウント手段および上記グレイコードカウント値遅延手段の各出力信号を上記基準トリガ信号によってラッチして出力するグレイコード・ラッチ手段と、外部からのデータを上記クロックの半クロック分遅延させるデータ遅延手段と、上記グレイコード・ラッチ手段の各出力信号の組み合わせに基づいて、上記データ遅延手段によって上記クロックの半クロック分遅延された上記データあるいは遅延されていない上記データを選択して出力するデータ選択手段とを設けたものである。
【0007】
請求項2の発明による同期化装置は、請求項1の同期化装置において、上記グレイコードカウント手段のカウント動作を停止させるカウント停止手段を設けたものである。
請求項3の発明による同期化装置は、請求項1の同期化装置において、上記グレイコードカウント手段のカウント動作又は停止をビデオDMAの制御信号に連動して行わせるカウント制御手段を設けたものである。
【0008】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて具体的に説明する。
図1は、この発明の一実施形態であるレーザプリンタコントローラに使用する同期化装置を含む主要部の構成例を示すブロック図である。
この実施形態の主要部は、低速クロックCLKで動作するビデオDMAコントローラ(VDMAC)101と、低速クロックCLKを4逓倍(これに限らない)して高速クロックSCLKを出力する逓倍用PLL(Phase Locked Loop)102と、その高速クロックSCLKで動作する同期化装置103とによって構成される。但し、ビデオDMAコントローラ101も、同期化装置103の高速動作クロック動作部分とインタフェースするため、インタフェース部分は高速クロックSCLKで動作する。
【0009】
ビデオDMAコントローラ101は、ビデオDMAの起動をかけるためのVENレジスタ101aを備えており、このVENレジスタ101aに「1」を設定することにより、図示しない画像メモリ内の画像データ(ビデオデータ)をCPUを介さずにプロッタ部(画像形成手段)へ直接転送するビデオDMAをスタートさせる。VENレジスタ101aの設定値は、ビデオDMA完了時に自動的に「0」に戻る。このVENレジスタ101aの設定値は、同期化装置103にも供給される。同期化装置103の内部回路は、VENレジスタ101aの設定値が「1」の時にのみ動作する。
よって、ビデオDMAコントローラ101は、カウント停止手段あるいはカウント制御手段としての機能も果たすことができ、後述するグレイコードカウント部104のカウント動作を停止させたり、ビデオDMAの制御信号VENに連動してグレイコードカウント部104のカウント動作又は停止を行わせることができる。なお、このビデオDMAコントローラ101を同期化装置103に内蔵することもできる。
【0010】
この同期化装置103は、グレイコードカウント部104,グレイコードカウント値遅延部105,グレイコード・ラッチ部106,基準トリガ発生検出部107,デコーダ108,データ選択部109,データ遅延部110,および比較部111によって構成されている。
グレイコードカウント部104は、グレイコードカウント手段であり、グレイコードでカウントし、そのカウント値を示す信号N_CUNT[1:0]を出力する。
グレイコードカウント値遅延部105は、グレイコードカウント値遅延手段であり、グレイコードカウント部104からの信号N_CUNT[1:0]を半クロック分遅延させ、信号I_CUNT[1:0]として出力する。これは、高速クロックSCLKの逆相で信号N_CUNTを取得することで実現している。
【0011】
グレイコード・ラッチ部106は、グレイコード・ラッチ手段であり、同期基準信号BD_Nの立下りエッジで信号N_CUNT[1:0],I_CUNT[1:0]を取り込んでラッチし、信号N_LATCH[1:0],I_LATCH[1:0]として出力する。
基準トリガ発生検出部107は、基準トリガ発生検出手段であり、基準トリガ信号である同期基準信号(図示しないプロッタ部における半導体レーザから射出されたレーザビームを偏向して感光体上を走査するためのポリゴンミラーがある特定の位置に来たことを示す信号)BD_Nの立下りエッジを検出し、出力信号BD_DETをアサートする。
デコーダ108は、グレイコード・ラッチ部106の出力信号N_LATCH(N_CUNT)[1:0],I_LATCH(I_CUNT)[1:0]の組み合わせ、および信号BD_DETにより、信号DSELを決定出力する。
【0012】
データ選択部109は、データ選択手段であり、デコーダ108からの信号DSELに基づいてビデオDMAコントローラ101からの直接の画像データN_VDあるいはデータ遅延部110で半クロック分遅延させた画像データIVDを選択し、ビデオデータVDとして出力する。なお、このデータ選択部109が、基準トリガ発生検出部107およびデコーダ108としての機能を備えるようにしてもよい。
データ遅延部110は、データ遅延手段であり、逆相クロックで取り直すことで半クロック分遅延した画像データIVDの出力を実現している。
比較部111は、比較手段であり、グレイコードカウント部104からの信号N_CUNT[1:0]とグレイコード・ラッチ部106からの信号N_LATCH[1:0]との比較を行い、これらの値が一致し、信号BD_DETがアサートされている場合に、出力信号CODE_DETをアサートする。
【0013】
次に、この同期化装置103の動作を図2を参照して説明する。
図2は、同期化装置103の動作例を示すタイミングチャートである。
図2において、SCLKは4逓倍された高速クロックであり、同期化装置103はこの高速クロックSCLKで動作する。
VENは、ビデオDMAコントローラ101内のVENレジスタ101aからの信号であり、「1」の場合、イネーブルである。
N_CUNTは、グレイコードカウント部104の出力信号である。グレイコードカウント部104は、VEN=「1」を検出した高速クロックSCLKの立上がりエッジから動作を開始する。
【0014】
I_CUNTは、グレイコードカウント値遅延部105の出力信号であり、信号N_CUNT[1:0]を半クロック分遅延させたものである。
BD_Nは同期基準信号であり、この信号の立下りエッジに同期させる。
N_LATCH[1:0],I_LATCH[1:0]は、いずれもグレイコード・ラッチ部106の出力信号である。グレイコード・ラッチ部106は、同期基準信号BD_Nの立下りエッジで信号N_CUNT[1:0],I_CUNT[1:0]を取り込んでラッチし、信号N_LATCH[1:0],I_LATCH[1:0]として出力する。この例では、同期基準信号BD_Nの立下りエッジが図2の“A”の地点となる。この場合、I_CUNT[0]の値が微妙であり、「0」「1」のどちらでもありえるが、ここではN_LATCH[1:0],I_LATCH[1:0]とも2’b11としている。これにより、高速クロックSCLKの半クロック分の精度で、同期基準信号BD_Nの立下りエッジの位置が計測できたことになる。
【0015】
BD_1D_NとBD_2D_Nは、同期基準信号BD_Nを高速クロックSCLKで取り直したものである。本来は、非同期信号を同期化するため、メタステーブルの影響を低減するために、更に同期化すべきであるが、ここでは説明を簡単にするため、その部分について省略する。
基準トリガ発生検出部107は、BD_1D_N=0かつBD_2D_N=1を条件に、信号BD_DETをアサートする。これにより、基準トリガ発生検出手段としての機能を果たす。
比較部111は、信号BD_DETのアサート中に、信号N_CUNT[1:0]と信号N_LATCH[1:0]とを比較し、両信号の値が一致したところで出力信号CODE_DETをアサートする。
【0016】
DSELは、データ選択部109を制御するための制御信号である。
デコーダ108は、信号BD_DETアサート時に、例えば図3に示す条件によって出力信号DSELの値を「0」にするか「1」にするかを決定し、その決定した値を示す信号DSELを出力する。この例では、同期基準信号BD_Nの立下りエッジが高速クロックSCLKの“H”の期間に発生した場合に「0」を、“L”の期間に発生した場合に「1」を出力するように制御している。
N_VDは、ビデオDMAコントローラ101から出力される遅延させていない画像データ、I_VDはデータ遅延部110にて遅延させた画像データである。ここでは、DSEL=1となっているので、データ遅延部110にて遅延された側の画像データN_VDがデータ選択部109によって選択され、ビデオデータVDとして出力される。
【0017】
この同期化装置103では、同期基準信号BD_Nの立下りエッジから、ビデオデータVDの出力開始までの間隔が一定になるように制御し、その誤差を高速クロックSCLKの半クロック分に抑えることができている。
よって、高速クロックSCLK(サンプリングクロック)のエッジ間で論理を構成する必要がなく、高速クロックSCLKの2倍相当の同期精度で画像データの同期化を行えることになる。
すなわち、サンプリング周波数の倍周波数相当の同期精度を、アナログ的遅延要素を使用することなく、しかもサンプリングクロックの立上がりエッジで確定した結果を使用して次の立下りエッジまでに論理を確定させるというような、サンプリングクロックのエッジ間で論理を構成する必要がなく、容易に実現することができる。
【0018】
また、ビデオDMAコントローラ101に、同期化装置103のグレイコードカウント部104のカウント動作を停止させる機能を備えることにより、高速動作部分であるグレイコードカウント部104を停止させることができるため、消費電力を低減することができる。
あるいは、ビデオDMAコントローラ101に、ビデオDMAの制御信号VENに連動して同期化装置103のグレイコードカウント部104のカウント動作又は停止を行わせる機能を備えることにより、レーザプリンタコントローラに同期化装置103を使用する場合に、グレイコードカウント部104を停止させるということを意識することなく、消費電力を低減することができる。
【0019】
以上、この発明をレーザプリンタコントローラに適用した実施形態について説明したが、この発明はこれに限らず、デジタル複合機,ファクシミリ装置,プリンタ等の他の画像形成装置を含む各種電子装置のコントローラに適用可能である。
【0020】
【発明の効果】
以上説明してきたように、この発明の同期化装置103によれば、サンプリング周波数の倍周波数相当の同期精度を、アナログ的遅延要素を使用することなく実現することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態であるレーザプリンタコントローラに使用する同期化装置を含む主要部の構成例を示すブロック図である。
【図2】図1に示した同期化装置103の動作例を示すタイミング図である。
【図3】図1のデコーダ108の出力条件を示す説明図である。
【符号の説明】
101:ビデオDMAコントローラ
101a:VENレジスタ 102:逓倍用PLL
103:同期化装置 104:グレイコードカウント部
105:グレイコードカウント値遅延部
106:グレイコード・ラッチ部
107:基準トリガ発生検出部 108:デコーダ
109:データ選択部 110:データ遅延部
111:比較部
Claims (3)
- 基準トリガ信号に同期させ、データ出力を開始させる動作を所定のクロックを用いて行う同期化装置において、
グレイコードでカウントするカウント動作を行い、そのカウント値を示す信号を出力するグレイコードカウント手段と、
該グレイコードカウント手段の出力信号を前記クロックの半クロック分遅延させて出力するグレイコードカウント値遅延手段と、
前記グレイコードカウント手段および前記グレイコードカウント値遅延手段の各出力信号を前記基準トリガ信号によってラッチして出力するグレイコード・ラッチ手段と、
外部からのデータを前記クロックの半クロック分遅延させるデータ遅延手段と、
前記グレイコード・ラッチ手段の各出力信号の組み合わせに基づいて、前記データ遅延手段によって前記クロックの半クロック分遅延された前記データあるいは遅延されていない前記データを選択して出力するデータ選択手段と
を設けたことを特徴とする同期化装置。 - 請求項1記載の同期化装置において、
前記グレイコードカウント手段のカウント動作を停止させるカウント停止手段を設けたことを特徴とする同期化装置。 - 請求項1記載の同期化装置において、
前記グレイコードカウント手段のカウント動作又は停止をビデオDMAの制御信号に連動して行わせるカウント制御手段を設けたことを特徴とする同期化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317493A JP4391074B2 (ja) | 2002-10-31 | 2002-10-31 | 同期化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002317493A JP4391074B2 (ja) | 2002-10-31 | 2002-10-31 | 同期化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004148715A JP2004148715A (ja) | 2004-05-27 |
JP4391074B2 true JP4391074B2 (ja) | 2009-12-24 |
Family
ID=32460880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002317493A Expired - Fee Related JP4391074B2 (ja) | 2002-10-31 | 2002-10-31 | 同期化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4391074B2 (ja) |
-
2002
- 2002-10-31 JP JP2002317493A patent/JP4391074B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004148715A (ja) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09183250A (ja) | 画像形成装置 | |
TW390093B (en) | A method of HSYNC synchronization | |
US6493830B2 (en) | Clock control device used in image formation | |
JPH04282954A (ja) | レーザビームを用いた画像形成装置の水平同期信号生成装置 | |
JP4391074B2 (ja) | 同期化装置 | |
JP4379380B2 (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
US8994984B2 (en) | Information processing apparatus, image forming apparatus, and image processing method | |
JP2000022959A (ja) | 画像形成装置及びそのクロック制御方法 | |
US7746366B2 (en) | Multi-beam image output apparatus and method using a small number of pixel clock generation units | |
US7369151B2 (en) | Laser control circuit and image forming apparatus | |
JP2001077989A (ja) | 画像形成装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
JP3516154B2 (ja) | レーザビーム走査光学系の走査速度補正方法 | |
JPH0537753A (ja) | 画像処理装置 | |
JP2004254080A (ja) | Ccd用パルスジェネレータ | |
JP3116600B2 (ja) | タイミングジェネレータ | |
JP2001285726A (ja) | 撮像素子の駆動装置、撮像装置並びに撮像素子の駆動方法 | |
JPH10126595A (ja) | 画像データ処理装置 | |
JP3280724B2 (ja) | 画像インタフェース回路 | |
JP2004255849A (ja) | 画像形成装置 | |
JP2606094B2 (ja) | 画像サンプリング回路 | |
JP3302023B2 (ja) | 信号同期化装置および画像記録装置 | |
EP1051022A2 (en) | Clock signal generator | |
JPH01162073A (ja) | 同期クロック生成回路 | |
JP2010130108A (ja) | 画像読取装置及びその制御方法 | |
JPH09247394A (ja) | デジタル読取装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091007 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |